JP2602355B2 - 固体撮像素子の駆動回路 - Google Patents
固体撮像素子の駆動回路Info
- Publication number
- JP2602355B2 JP2602355B2 JP2283742A JP28374290A JP2602355B2 JP 2602355 B2 JP2602355 B2 JP 2602355B2 JP 2283742 A JP2283742 A JP 2283742A JP 28374290 A JP28374290 A JP 28374290A JP 2602355 B2 JP2602355 B2 JP 2602355B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- vertical
- counter
- field
- reset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、固体撮像素子の駆動回路に関し、特に、各
種垂直系の制御信号を発生させる固体撮像素子の駆動回
路に関する。
種垂直系の制御信号を発生させる固体撮像素子の駆動回
路に関する。
［従来の技術］ 第４図は従来のこの種固体撮像素子の駆動回路のブロ
ック図であり、第５図（ａ）、（ｂ）はそれぞれその第
１フィールドと第２フィールドのタイミングチャートで
ある。
ック図であり、第５図（ａ）、（ｂ）はそれぞれその第
１フィールドと第２フィールドのタイミングチャートで
ある。
第４図において、101は、垂直駆動信号（一フィール
ド期間毎に発生される同期信号）と水平駆動信号（一水
平ライン毎に発生される同期信号）とを受けて１フィー
ルド毎にリセット信号を発生するリセット信号発生回
路、102はリセット信号発生回路101によってリセットさ
れ水平駆動信号のパルス数をカウントする垂直カウン
タ、401（1a）、401（1b）、…、401（na）、401（nb）
は、垂直カウンタ102の並列出力信号をデコードする垂
直デコーダ、402（1a）、402（1b）、…、402（na）、4
02（nb）は、垂直デコーダの出力信号を受け、第１フィ
ールドでは垂直デコーダの出力信号DO（1aa）、DO（1b
a）、…、DO（nba）を出力信号SL（1a）、SL（1b）、
…、SL（nb）として出力し、第２フィールドでは垂直デ
コーダの出力信号DO（1ab）、DO（1bb）、…、DO（nb
b）を出力信号SL（1a）、SL（1b）、…、SL（nb）とし
て出力するようにフィールド信号によって制御されるセ
レクタ、105（１）、105（２）、…、105（ｎ）は、セ
レクタ402（1a）、…、402（na）の出力信号SL（1a）、
…、SL（na）によってセットされ、セレクタ402（1
b）、…、402（nb）の出力信号SL（1b）、…、SL（nb）
によってリセットされる、出力信号として垂直系信号VS
（１）、VS（２）、…、VS（ｎ）を出力するＲ−Ｓフリ
ップフロップである。
ド期間毎に発生される同期信号）と水平駆動信号（一水
平ライン毎に発生される同期信号）とを受けて１フィー
ルド毎にリセット信号を発生するリセット信号発生回
路、102はリセット信号発生回路101によってリセットさ
れ水平駆動信号のパルス数をカウントする垂直カウン
タ、401（1a）、401（1b）、…、401（na）、401（nb）
は、垂直カウンタ102の並列出力信号をデコードする垂
直デコーダ、402（1a）、402（1b）、…、402（na）、4
02（nb）は、垂直デコーダの出力信号を受け、第１フィ
ールドでは垂直デコーダの出力信号DO（1aa）、DO（1b
a）、…、DO（nba）を出力信号SL（1a）、SL（1b）、
…、SL（nb）として出力し、第２フィールドでは垂直デ
コーダの出力信号DO（1ab）、DO（1bb）、…、DO（nb
b）を出力信号SL（1a）、SL（1b）、…、SL（nb）とし
て出力するようにフィールド信号によって制御されるセ
レクタ、105（１）、105（２）、…、105（ｎ）は、セ
レクタ402（1a）、…、402（na）の出力信号SL（1a）、
…、SL（na）によってセットされ、セレクタ402（1
b）、…、402（nb）の出力信号SL（1b）、…、SL（nb）
によってリセットされる、出力信号として垂直系信号VS
（１）、VS（２）、…、VS（ｎ）を出力するＲ−Ｓフリ
ップフロップである。
ここで、各垂直系信号は１フィールド毎に１回発生せ
しめられ、固体撮像素子を駆動するための各種垂直系駆
動パルスのタイミングを規定する同期信号として用いら
れる信号であって、通常、垂直系信号としては数個乃至
拾数個の信号が形成される。
しめられ、固体撮像素子を駆動するための各種垂直系駆
動パルスのタイミングを規定する同期信号として用いら
れる信号であって、通常、垂直系信号としては数個乃至
拾数個の信号が形成される。
上述した従来例では垂直デコーダの出力をフィールド
信号によりセレクタにおいて切り換えてＲ−Ｓフリップ
フロップに入力しているが、このような操作を行わなけ
ればならない理由は次の通りである。
信号によりセレクタにおいて切り換えてＲ−Ｓフリップ
フロップに入力しているが、このような操作を行わなけ
ればならない理由は次の通りである。
第５図（ａ）、（ｂ）に示されるように、リセット信
号発生回路101は垂直駆動信号の後縁後の最初の水平駆
動信号の後縁のタイミングでリセット信号を発生するの
で、垂直カウンタ102は次の水平駆動信号から、即ち、
第１フィールドではラインNO.11番からまた第２フィー
ルドではラインNO.の274番からカウントを開始する。こ
のため、垂直カウンタ102は第１フィールドの状態に比
べて第２フィールドの状態が一ライン分遅れる。いま仮
に、この垂直カウンタ102の出力で直接垂直系信号VS
（１）〜VS（ｎ）を発生させるものとすると、第１フィ
ールドに比べて第２フィールドではタイミングが１ライ
ンずれることになる。これを避けるために従来例では、
この垂直カウンタの出力を垂直デコーダ401（1a）、401
（1b）、…、401（nb）へ入力し、垂直デコーダの出力
をセレクタにより切り換え、第１フィールドでは第２フ
ィールドに対して、１ライン分遅れた出力信号を出力す
るようになされている。
号発生回路101は垂直駆動信号の後縁後の最初の水平駆
動信号の後縁のタイミングでリセット信号を発生するの
で、垂直カウンタ102は次の水平駆動信号から、即ち、
第１フィールドではラインNO.11番からまた第２フィー
ルドではラインNO.の274番からカウントを開始する。こ
のため、垂直カウンタ102は第１フィールドの状態に比
べて第２フィールドの状態が一ライン分遅れる。いま仮
に、この垂直カウンタ102の出力で直接垂直系信号VS
（１）〜VS（ｎ）を発生させるものとすると、第１フィ
ールドに比べて第２フィールドではタイミングが１ライ
ンずれることになる。これを避けるために従来例では、
この垂直カウンタの出力を垂直デコーダ401（1a）、401
（1b）、…、401（nb）へ入力し、垂直デコーダの出力
をセレクタにより切り換え、第１フィールドでは第２フ
ィールドに対して、１ライン分遅れた出力信号を出力す
るようになされている。
［発明が解決しようとする課題］ 第４図における垂直デコーダ401（1a）、401（1b）、
…、401（nb）は、実際には第１フィールド用のデータ
をデコードするデコーダと第２フィールド用のデータを
デコードするデコーダの２個のデコーダを含んでいる。
そして従来の構成では、第１フィールド用のデコーダの
出力と第２フィールド用のデコーダの出力とをセレクタ
によって切り換えてＲ−Ｓフリップフロップに入力する
ようになっていたので、回路構成が複雑で大規模なもの
となり、回路構成部品が多くなるという欠点があった。
…、401（nb）は、実際には第１フィールド用のデータ
をデコードするデコーダと第２フィールド用のデータを
デコードするデコーダの２個のデコーダを含んでいる。
そして従来の構成では、第１フィールド用のデコーダの
出力と第２フィールド用のデコーダの出力とをセレクタ
によって切り換えてＲ−Ｓフリップフロップに入力する
ようになっていたので、回路構成が複雑で大規模なもの
となり、回路構成部品が多くなるという欠点があった。
［課題を解決するための手段］ 本発明の固体撮像素子の駆動装置は、水平駆動信号の
パルス数をカウントする垂直カウンタと、垂直駆動信号
の前縁後または後縁後Ｎ個目の水平駆動信号のタイミン
グで前記垂直カウンタのリセット信号を発生させるリセ
ット信号発生回路と、前記垂直カウンタのカウント値が
（一垂直期間の水平走査線数−１）/2に達する前の所定
のカウント値においてカウンタ基準信号を発生するカウ
ンタ基準信号発生回路と、前記カウンタ基準信号を基準
として所定の数の水平駆動信号パルスが発せられた後に
所定のパルス幅の垂直系信号を発生する垂直系信号発生
回路と、を具備するするものである。そして、前記垂直
系信号発生回路は、前記カウンタ基準信号をデータ入力
信号とし前記水平駆動信号をクロックとするシフトレジ
スタと前記シフトレジスタの所定の２箇所の出力信号を
セットおよびリセット用入力信号とするフリップフロッ
プとを含んで、あるいは、前記カウンタ基準信号をリセ
ット信号とし前記水平駆動信号のパルス数をカウントす
るバイナリカウンタと、前記バイナリカウンタの出力信
号をデコードするデコーダと、前記デコーダの２つの出
力信号をセットおよびリセット用入力信号とするフリッ
プフロップとを含んで構成されている。
パルス数をカウントする垂直カウンタと、垂直駆動信号
の前縁後または後縁後Ｎ個目の水平駆動信号のタイミン
グで前記垂直カウンタのリセット信号を発生させるリセ
ット信号発生回路と、前記垂直カウンタのカウント値が
（一垂直期間の水平走査線数−１）/2に達する前の所定
のカウント値においてカウンタ基準信号を発生するカウ
ンタ基準信号発生回路と、前記カウンタ基準信号を基準
として所定の数の水平駆動信号パルスが発せられた後に
所定のパルス幅の垂直系信号を発生する垂直系信号発生
回路と、を具備するするものである。そして、前記垂直
系信号発生回路は、前記カウンタ基準信号をデータ入力
信号とし前記水平駆動信号をクロックとするシフトレジ
スタと前記シフトレジスタの所定の２箇所の出力信号を
セットおよびリセット用入力信号とするフリップフロッ
プとを含んで、あるいは、前記カウンタ基準信号をリセ
ット信号とし前記水平駆動信号のパルス数をカウントす
るバイナリカウンタと、前記バイナリカウンタの出力信
号をデコードするデコーダと、前記デコーダの２つの出
力信号をセットおよびリセット用入力信号とするフリッ
プフロップとを含んで構成されている。
［実施例］ 次に、本発明の実施例について図面を参照して説明す
る。
る。
第１図は本発明の第１の実施例を示すブロック図であ
り、第２図（ａ）、（ｂ）はそれぞれ第１フィールドと
第２フィールドにおけるそのタイミングチャートであ
る。
り、第２図（ａ）、（ｂ）はそれぞれ第１フィールドと
第２フィールドにおけるそのタイミングチャートであ
る。
第１図において、101は、垂直駆動信号の後縁後の最
初の水平駆動信号の後縁において立ち上がるリセット信
号を発生するリセット信号発生回路、102はリセット信
号発生回路101によってリセットされ水平駆動信号のパ
ルス数をカウントする垂直カウンタ、103は垂直カウン
タのカウント値が（一垂直期間の水平走査線数−１）/2
−１である261に達したときにカウンタ基準信号を発生
するカウンタ基準信号発生回路、104はカウンタ基準信
号をデータ入力とし水平駆動信号をクロックとする10段
のシフトレジスタ、105（１）、105（２）、…、105
（ｎ）はシフトレジスタの出力信号SR（1a）、…、SR
（na）がセット信号としてまたSR（1b）、…、SR（nb）
がリセット信号として入力され、垂直系信号VS（１）、
…、VS（ｎ）を出力するＲ−Ｓフリップフロップであ
る。
初の水平駆動信号の後縁において立ち上がるリセット信
号を発生するリセット信号発生回路、102はリセット信
号発生回路101によってリセットされ水平駆動信号のパ
ルス数をカウントする垂直カウンタ、103は垂直カウン
タのカウント値が（一垂直期間の水平走査線数−１）/2
−１である261に達したときにカウンタ基準信号を発生
するカウンタ基準信号発生回路、104はカウンタ基準信
号をデータ入力とし水平駆動信号をクロックとする10段
のシフトレジスタ、105（１）、105（２）、…、105
（ｎ）はシフトレジスタの出力信号SR（1a）、…、SR
（na）がセット信号としてまたSR（1b）、…、SR（nb）
がリセット信号として入力され、垂直系信号VS（１）、
…、VS（ｎ）を出力するＲ−Ｓフリップフロップであ
る。
このように構成された駆動回路は次のように動作す
る。
る。
垂直カウンタ102がリセットされる位置は、第１フィ
ールドでは第２図（ａ）に示されるようにラインNO.で
第10ラインであり、第２フィールドでは第２図（ｂ）に
示されるように第273ラインである。従って、垂直カウ
ンタ102は第１フィールドでは11ラインから第２フィー
ルドでは第274ラインからカウントを開始する。そし
て、垂直カウンタ102はカウント値が261でカウンタ基準
信号を発生するので、第１フィールドでは第９ライン目
で、また第２フィールド第271ライン目にカウンタ基準
信号が発生される。本実施例では、この基準信号がシフ
トレジスタ104にデータとして入力され、そして、この
データは水平駆動信号をクロックとして転送される。而
して、シフトレジスタ104には、リセット信号発生回路
のリセット信号が入力されないので、このシフトレジス
タの出力をＲ−Ｓフリップフロップに入力することによ
り、第１フィールドと第２フィールドでセレクタを用い
てデータを切り換えることなく、同じタイミングの垂直
系信号を得ることができる。
ールドでは第２図（ａ）に示されるようにラインNO.で
第10ラインであり、第２フィールドでは第２図（ｂ）に
示されるように第273ラインである。従って、垂直カウ
ンタ102は第１フィールドでは11ラインから第２フィー
ルドでは第274ラインからカウントを開始する。そし
て、垂直カウンタ102はカウント値が261でカウンタ基準
信号を発生するので、第１フィールドでは第９ライン目
で、また第２フィールド第271ライン目にカウンタ基準
信号が発生される。本実施例では、この基準信号がシフ
トレジスタ104にデータとして入力され、そして、この
データは水平駆動信号をクロックとして転送される。而
して、シフトレジスタ104には、リセット信号発生回路
のリセット信号が入力されないので、このシフトレジス
タの出力をＲ−Ｓフリップフロップに入力することによ
り、第１フィールドと第２フィールドでセレクタを用い
てデータを切り換えることなく、同じタイミングの垂直
系信号を得ることができる。
第３図は本発明の第２の実施例を示すブロック図であ
って、この実施例の第１の実施例と相違する点は、カウ
ンタ基準信号発生回路103aの発生するカウンタ基準信号
のパルス幅を水平駆動信号の10ライン分程度とするとと
もに第１の実施例のシフトレジスタをバイナリカウンタ
106と垂直デコーダ107で置き換えた点である。
って、この実施例の第１の実施例と相違する点は、カウ
ンタ基準信号発生回路103aの発生するカウンタ基準信号
のパルス幅を水平駆動信号の10ライン分程度とするとと
もに第１の実施例のシフトレジスタをバイナリカウンタ
106と垂直デコーダ107で置き換えた点である。
カウンタ基準信号発生回路103aは、垂直カウンタのカ
ウント値が261となったときにカウンタ基準信号を発生
する。このカウンタ基準信号はバイナリカウンタ106の
動作を規制する。即ち、バイナリカウンタ106は、カウ
ンタ基準信号の前縁でリセットされるとともにこの基準
信号がハイレベルである期間（水平駆動信号の10ライン
分程度）中にカウント動作を継続する。
ウント値が261となったときにカウンタ基準信号を発生
する。このカウンタ基準信号はバイナリカウンタ106の
動作を規制する。即ち、バイナリカウンタ106は、カウ
ンタ基準信号の前縁でリセットされるとともにこの基準
信号がハイレベルである期間（水平駆動信号の10ライン
分程度）中にカウント動作を継続する。
バイナリカウンタ106にはリセット信号発生回路101の
リセット信号が入力されないので、バイナリカウンタの
出力が入力される垂直デコーダ107の出力をＲ−Ｓフリ
ップフロップ105（１）〜105（ｎ）に入力することによ
り、セレクタを用いることなく、第１フィールドと第２
フィールドで同じタイミングの垂直系信号を得ることが
できる。
リセット信号が入力されないので、バイナリカウンタの
出力が入力される垂直デコーダ107の出力をＲ−Ｓフリ
ップフロップ105（１）〜105（ｎ）に入力することによ
り、セレクタを用いることなく、第１フィールドと第２
フィールドで同じタイミングの垂直系信号を得ることが
できる。
なお、以上の実施例では、カウンタ基準信号は垂直カ
ウンタのカウント値が（一垂直期間の水平走査線数−
１）/2−１であるときに発生するものであったが、本発
明はこれに限定されるものではなく、より早いタイミン
グでこの信号を発生させるようにすることができる。
ウンタのカウント値が（一垂直期間の水平走査線数−
１）/2−１であるときに発生するものであったが、本発
明はこれに限定されるものではなく、より早いタイミン
グでこの信号を発生させるようにすることができる。
［発明の効果］ 以上説明したように、本発明は、一フィールド期間毎
に発生されるカウンタ基準信号を基準としてシフトレジ
スタまたはカウンタとデコーダを用いて垂直系信号を得
るものであるので、本発明によれば、第１フィールドと
第２フィールドとでの垂直系信号の１ライン分のずれ
を、従来例のようにセレクタを用いることなく、修正す
ることができるようになり、従来例と比較して回路構成
が簡素化され回路構成部品を削減することができる。
に発生されるカウンタ基準信号を基準としてシフトレジ
スタまたはカウンタとデコーダを用いて垂直系信号を得
るものであるので、本発明によれば、第１フィールドと
第２フィールドとでの垂直系信号の１ライン分のずれ
を、従来例のようにセレクタを用いることなく、修正す
ることができるようになり、従来例と比較して回路構成
が簡素化され回路構成部品を削減することができる。
第１図は、本発明の第１の実施例を示すブロック図、第
２図（ａ）、（ｂ）は、その動作タイミング図、第３図
は、本発明の第２の実施例を示すブロック図、第４図
は、従来例のブロック図、第５図（ａ）、（ｂ）は、そ
の動作タイミング図である。 101……リセット信号発生回路、102……垂直カウンタ、
103、103a……カウンタ基準信号発生回路、104……シフ
トレジスタ、105（１）〜105（ｎ）……Ｒ−Ｓフリップ
フロップ、106……バイナリカウンタ、107、401（1
a）、401（1b）、…、401（nb）……垂直デコーダ、402
（1a）、402（1b）、…、402（nb）……セレクタ、DO
（1aa）、DO（1ab）、…、DO（nba）、DO（nbb）……垂
直デコーダ出力、SR（1a）、SR（1b）、…、SR（nb）…
…シフトレジスタ出力、SL（1a）、SL（1b）、…、SL
（nb）……セレクタ出力、VS（１）〜VS（ｎ）……垂直
系信号。
２図（ａ）、（ｂ）は、その動作タイミング図、第３図
は、本発明の第２の実施例を示すブロック図、第４図
は、従来例のブロック図、第５図（ａ）、（ｂ）は、そ
の動作タイミング図である。 101……リセット信号発生回路、102……垂直カウンタ、
103、103a……カウンタ基準信号発生回路、104……シフ
トレジスタ、105（１）〜105（ｎ）……Ｒ−Ｓフリップ
フロップ、106……バイナリカウンタ、107、401（1
a）、401（1b）、…、401（nb）……垂直デコーダ、402
（1a）、402（1b）、…、402（nb）……セレクタ、DO
（1aa）、DO（1ab）、…、DO（nba）、DO（nbb）……垂
直デコーダ出力、SR（1a）、SR（1b）、…、SR（nb）…
…シフトレジスタ出力、SL（1a）、SL（1b）、…、SL
（nb）……セレクタ出力、VS（１）〜VS（ｎ）……垂直
系信号。
Claims (3)
- 【請求項１】水平駆動信号のパルス数をカウントする垂
直カウンタと、垂直駆動信号および水平駆動信号のタイ
ミングに従ってフィールドが切り替わる度に前記垂直カ
ウンタに対するリセット信号を発生するリセット信号発
生回路と、前記垂直カウンタのカウント値が（一垂直期
間の水平走査線数−１）/2に達する前の所定の値に達し
たときにカウンタ基準信号を発生するカウンタ基準信号
発生回路と、前記カウンタ基準信号を基準として所定の
数の水平駆動信号パルスが発せられた後に所定のパルス
幅の垂直系信号を発生する垂直系信号発生回路と、を具
備する固体撮像素子の駆動回路。 - 【請求項２】前記垂直系信号発生回路が、前記カウンタ
基準信号をデータ入力信号とし前記水平駆動信号をクロ
ックとするシフトレジスタと、前記シフトレジスタの所
定の２箇所の出力信号をセットおよびリセット用入力信
号とするフリップフロップとを含んで構成されている第
１項記載の固体撮像素子の駆動回路。 - 【請求項３】前記垂直系信号発生回路が、前記カウンタ
基準信号をリセット信号とし前記水平駆動信号のパルス
数をカウントするバイナリカウンタと、前記バイナリカ
ウンタの出力信号をデコードするデコーダと、前記デコ
ーダの２つの出力信号をセットおよびリセット用入力信
号とするフリップフロップとを含んで構成されている第
１項記載の固体撮像素子の駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283742A JP2602355B2 (ja) | 1990-10-22 | 1990-10-22 | 固体撮像素子の駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2283742A JP2602355B2 (ja) | 1990-10-22 | 1990-10-22 | 固体撮像素子の駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04157989A JPH04157989A (ja) | 1992-05-29 |
| JP2602355B2 true JP2602355B2 (ja) | 1997-04-23 |
Family
ID=17669521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2283742A Expired - Lifetime JP2602355B2 (ja) | 1990-10-22 | 1990-10-22 | 固体撮像素子の駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2602355B2 (ja) |
-
1990
- 1990-10-22 JP JP2283742A patent/JP2602355B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04157989A (ja) | 1992-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0553823A2 (en) | Horizontal driver circuit with fixed pattern eliminating function | |
| JPH02894A (ja) | 表示装置をアドレス指定する装置及び方法 | |
| JP2602355B2 (ja) | 固体撮像素子の駆動回路 | |
| JP2760670B2 (ja) | 表示素子の駆動用集積回路 | |
| JP2586377B2 (ja) | 液晶表示パネル駆動回路 | |
| JPH09233393A (ja) | １チップ固体撮像装置 | |
| JPH05101689A (ja) | シフトレジスタ及びこれを用いたイメージセンサ | |
| JP3377558B2 (ja) | 画像読取装置 | |
| JPS5940347B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2858442B2 (ja) | 記録ヘッド駆動装置 | |
| SU1539826A1 (ru) | Устройство дл отображени информации на экране электронно-лучевой трубки | |
| JP2625778B2 (ja) | 画信号修正装置 | |
| JPH073727Y2 (ja) | 画信号補整装置 | |
| SU1302300A1 (ru) | Устройство дл вычислени амплитудных гистограмм телевизионных изображений | |
| JPH0831984B2 (ja) | ビデオエフエクト装置 | |
| JP2502883B2 (ja) | ファクシミリ制御装置 | |
| JPH0450699Y2 (ja) | ||
| JPH0693740B2 (ja) | 画信号修正装置 | |
| JPH0649012Y2 (ja) | 画信号修正装置 | |
| JPH05183397A (ja) | パターン発生回路 | |
| JPH06233054A (ja) | Ｃｃｄラインセンサ駆動装置 | |
| JPS61269462A (ja) | Ｃｃｄ密着センサの制御回路 | |
| JPH04354418A (ja) | パルス幅変調回路 | |
| JPH07288660A (ja) | 撮像装置 | |
| JPH05165427A (ja) | 走査線駆動回路 |