JP2858442B2 - 記録ヘッド駆動装置 - Google Patents
記録ヘッド駆動装置Info
- Publication number
- JP2858442B2 JP2858442B2 JP12659591A JP12659591A JP2858442B2 JP 2858442 B2 JP2858442 B2 JP 2858442B2 JP 12659591 A JP12659591 A JP 12659591A JP 12659591 A JP12659591 A JP 12659591A JP 2858442 B2 JP2858442 B2 JP 2858442B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- drive
- time
- circuit
- common
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Printers Or Recording Devices Using Electromagnetic And Radiation Means (AREA)
Description
【０００１】
【産業上の利用分野】本発明は主としてプリンタやファ
ックス等に用いるＬＥＤヘッド、サーマルヘッド、液晶
ヘッドその他の記録ヘッド駆動装置に係り、特に前記記
録素子群をnビットづつ複数ブロック（m）に分割し、該
分割したブロックを順次選択しながら前記記録素子群を
時分割にて駆動可能に構成した記録ヘッド駆動装置に関
する。
ックス等に用いるＬＥＤヘッド、サーマルヘッド、液晶
ヘッドその他の記録ヘッド駆動装置に係り、特に前記記
録素子群をnビットづつ複数ブロック（m）に分割し、該
分割したブロックを順次選択しながら前記記録素子群を
時分割にて駆動可能に構成した記録ヘッド駆動装置に関
する。
【０００２】
【従来の技術】従来より、プリンタ、ファックスその他
に組込まれるＬＥＤヘッドには１走査ライン分のＬＥＤ
素子群を同時に点灯制御する一ライン同時駆動方式と、
前記一走査ライン分のＬＥＤ素子群をnビットづつ複数
ブロック（m）に分割し、該分割したブロック単位で前
記ＬＥＤ素子を順次点灯制御するようにした、時分割駆
動方式が存在するが、前者は１走査ラインに対応する数
のメモリ容量を有するシフトレジスタやラッチ回路を用
意しなければならずＩＣチップ数の増加とコストアップ
につながる為に、近年は時分割方式の駆動回路を採用す
る場合が多い。
に組込まれるＬＥＤヘッドには１走査ライン分のＬＥＤ
素子群を同時に点灯制御する一ライン同時駆動方式と、
前記一走査ライン分のＬＥＤ素子群をnビットづつ複数
ブロック（m）に分割し、該分割したブロック単位で前
記ＬＥＤ素子を順次点灯制御するようにした、時分割駆
動方式が存在するが、前者は１走査ラインに対応する数
のメモリ容量を有するシフトレジスタやラッチ回路を用
意しなければならずＩＣチップ数の増加とコストアップ
につながる為に、近年は時分割方式の駆動回路を採用す
る場合が多い。
【０００３】かかる時分割駆動回路は図３に示すよう
に、前記各ブロック毎のＬＥＤ素子数ｎと対応する数の
メモリ容量を有するシフトレジスタ１１、ラッチ回路１
２、及びスイッチ回路１３からなる点灯制御回路１０と
ともに、該スイッチ回路１３とヘッド１内のＬＥＤブロ
ックとの接続を時分割にて選択的に切換えるカウンタ回
路２、デコーダ３及び前記ＬＥＤブロックと対応する数
のコモンドライバ群（以下コモンドライバ回路４とい
う）からなるブロック指定回路から構成される。（尚、
図３はインヒビット信号を送出する点を除いて従来技術
と同様の為に、その共通する部分を従来技術として説明
している。）
に、前記各ブロック毎のＬＥＤ素子数ｎと対応する数の
メモリ容量を有するシフトレジスタ１１、ラッチ回路１
２、及びスイッチ回路１３からなる点灯制御回路１０と
ともに、該スイッチ回路１３とヘッド１内のＬＥＤブロ
ックとの接続を時分割にて選択的に切換えるカウンタ回
路２、デコーダ３及び前記ＬＥＤブロックと対応する数
のコモンドライバ群（以下コモンドライバ回路４とい
う）からなるブロック指定回路から構成される。（尚、
図３はインヒビット信号を送出する点を除いて従来技術
と同様の為に、その共通する部分を従来技術として説明
している。）
【０００４】次に、先ず前記点灯制御回路１０について
説明するに、先ずクロックＣＬＫに同期させてシリアル
データをｎビットづつシフトレジスタ11に転送した後、
カウンタ回路２よりのラッチ信号（キャリー信号）に基
づいて該ｎビットデータをパラレルにラッチ回路１２に
ラッチさせると共に、スイッチ回路１３を介して該ラッ
チデータに基づいてヘッド１内の始位のブロックのＬＥ
Ｄ素子群（ｎ）を点灯制御する事が出来る。
説明するに、先ずクロックＣＬＫに同期させてシリアル
データをｎビットづつシフトレジスタ11に転送した後、
カウンタ回路２よりのラッチ信号（キャリー信号）に基
づいて該ｎビットデータをパラレルにラッチ回路１２に
ラッチさせると共に、スイッチ回路１３を介して該ラッ
チデータに基づいてヘッド１内の始位のブロックのＬＥ
Ｄ素子群（ｎ）を点灯制御する事が出来る。
【０００５】そして前記シフトレジスタ１１には前記ラ
ッチ回路１２にデータ転送後、引続いて次位のシリアル
データがｎビット格納され、カウンタ回路２よりラッチ
信号が後記する駆動タイミングで転送させてラッチ回路
１２側に前記データをラッチさせるとともに、後記する
ブロック指定方法に基づいてスイッチ回路１３の接続を
次位のＬＥＤブロックに切換え、以下前記動作を繰り返
すものである。
ッチ回路１２にデータ転送後、引続いて次位のシリアル
データがｎビット格納され、カウンタ回路２よりラッチ
信号が後記する駆動タイミングで転送させてラッチ回路
１２側に前記データをラッチさせるとともに、後記する
ブロック指定方法に基づいてスイッチ回路１３の接続を
次位のＬＥＤブロックに切換え、以下前記動作を繰り返
すものである。
【０００６】一方、ブロック指定回路側では、図４のタ
イムチャート図で示すように、カウンタ回路２で先ず前
記クロックＣＬＫをカウントし、各ブロックのＬＥＤ素
子数と対応するｎビットカウント毎に、ラッチ回路１２
と共にデコーダ３側にキャリー信号を送出し、さらにブ
ロックを選択する為に該キャリー信号をカウントし、こ
のカウンタ出力をデコードする。デコーダ３へ入力しコ
モン信号を得、このコモン信号をドライバ４へ入力しド
ライブ信号を得、時分割駆動される。
イムチャート図で示すように、カウンタ回路２で先ず前
記クロックＣＬＫをカウントし、各ブロックのＬＥＤ素
子数と対応するｎビットカウント毎に、ラッチ回路１２
と共にデコーダ３側にキャリー信号を送出し、さらにブ
ロックを選択する為に該キャリー信号をカウントし、こ
のカウンタ出力をデコードする。デコーダ３へ入力しコ
モン信号を得、このコモン信号をドライバ４へ入力しド
ライブ信号を得、時分割駆動される。
【０００７】しかしながら前記コモンドライバにはドラ
イバ４の入力信号と、ＬＥＤヘッド１への出力信号の遅
れ（ディレイ）が必ずあり、而も該ディレイは立ち下が
り時点のディレイ（ｔｄ１）より立上がり時点のディレ
イ（ｔｄ２）の遅延時間が長い。この為前記コモンドラ
イバを介してＬＥＤブロックを時分割駆動しようとする
と前記入力信号の切換わる時点で隣接する出力信号コモ
ン１Ｄとコモン２Ｄの双方が駆動してしまうｔの時間が
発生する。
イバ４の入力信号と、ＬＥＤヘッド１への出力信号の遅
れ（ディレイ）が必ずあり、而も該ディレイは立ち下が
り時点のディレイ（ｔｄ１）より立上がり時点のディレ
イ（ｔｄ２）の遅延時間が長い。この為前記コモンドラ
イバを介してＬＥＤブロックを時分割駆動しようとする
と前記入力信号の切換わる時点で隣接する出力信号コモ
ン１Ｄとコモン２Ｄの双方が駆動してしまうｔの時間が
発生する。
【０００８】従って前記コモン１Ｄにより駆動されるビ
デオデータＡとコモン２Ｄにより駆動されるビデオデー
タＢが前記Ｔの時間領域で両データＡ、Ｂがオーバラッ
プしてしまい、その部分で画像の乱れが生じてしまう。
デオデータＡとコモン２Ｄにより駆動されるビデオデー
タＢが前記Ｔの時間領域で両データＡ、Ｂがオーバラッ
プしてしまい、その部分で画像の乱れが生じてしまう。
【０００９】かかる欠点を解消するために、外部に設け
たカウンタ回路２や単安定マルチバイブレータを利用し
て前記オーバラップ領域を非駆動にする制御信号を生成
可能に構成する事も可能であるが、外部にこの様な制御
回路を設ける事は回路構成が煩雑化するのみならず、前
記駆動サイクル（入力信号）との同期を取るのが中々困
難であり、コスト的に又信頼性の面でも問題があった。
たカウンタ回路２や単安定マルチバイブレータを利用し
て前記オーバラップ領域を非駆動にする制御信号を生成
可能に構成する事も可能であるが、外部にこの様な制御
回路を設ける事は回路構成が煩雑化するのみならず、前
記駆動サイクル（入力信号）との同期を取るのが中々困
難であり、コスト的に又信頼性の面でも問題があった。
【００１０】本発明はかかる従来技術の欠点に鑑み、簡
単な回路構成で而も精度よく前記オーバラップが生じる
のを防止し、該オーバラップに起因する画像の乱れを解
消し、高品質な画像を形成し得る記録素子駆動装置を提
供する事にある。
単な回路構成で而も精度よく前記オーバラップが生じる
のを防止し、該オーバラップに起因する画像の乱れを解
消し、高品質な画像を形成し得る記録素子駆動装置を提
供する事にある。
【００１１】
【課題を解決する為の手段】本発明は、前記オーバラッ
プが生じるのを防止する為に、非駆動パルス信号の生成
手段を設けるも、該生成手段を外部側に設ける事なく、
前記シリアルデータを送出する同期信号（クロックＣＬ
Ｋ）に基づいて時分割用の前記駆動タイミングを生成す
る回路、より具体的には、前記カウンタ２側に設け、該
カウンタ回路２等より取り出した信号に基づいて前記非
駆動パルス信号を生成可能に構成した点を特徴とするも
のである。
プが生じるのを防止する為に、非駆動パルス信号の生成
手段を設けるも、該生成手段を外部側に設ける事なく、
前記シリアルデータを送出する同期信号（クロックＣＬ
Ｋ）に基づいて時分割用の前記駆動タイミングを生成す
る回路、より具体的には、前記カウンタ２側に設け、該
カウンタ回路２等より取り出した信号に基づいて前記非
駆動パルス信号を生成可能に構成した点を特徴とするも
のである。
【００１２】
【作用】かかる技術手段によれば、前記非駆動パルス信
号が常に駆動タイミングと同期して生成される事となる
為に、例え前記クロックＣＬＫを高速化させる場合にも
又前記ＬＥＤヘッド１やコモンドライバ回路４の特性に
合せて前記オーバラップ領域と対応する非駆動パルス幅
を変更する場合にも容易に且つ精度よく行なう事が出来
る。又、前記非駆動パルス生成手段はカウンタ回路２に
設け、言換えれば該カウンタ２を構成するフリップフロ
ップ等を利用して前記非駆動パルス信号を生成可能に構
成する事により、前記回路内に非駆動パルス生成手段を
組込むか、若しくは該回路の一部を利用して前記生成手
段を構成できる為に、回路構成が極めて簡単化する。
号が常に駆動タイミングと同期して生成される事となる
為に、例え前記クロックＣＬＫを高速化させる場合にも
又前記ＬＥＤヘッド１やコモンドライバ回路４の特性に
合せて前記オーバラップ領域と対応する非駆動パルス幅
を変更する場合にも容易に且つ精度よく行なう事が出来
る。又、前記非駆動パルス生成手段はカウンタ回路２に
設け、言換えれば該カウンタ２を構成するフリップフロ
ップ等を利用して前記非駆動パルス信号を生成可能に構
成する事により、前記回路内に非駆動パルス生成手段を
組込むか、若しくは該回路の一部を利用して前記生成手
段を構成できる為に、回路構成が極めて簡単化する。
【００１３】
【実施例】以下、図面に基づいて本発明の実施例を例示
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。
的に詳しく説明する。但しこの実施例に記載されている
構成部品の寸法、材質、形状、その相対配置などは特に
特定的な記載がない限りは、この発明の範囲をそれのみ
に限定する趣旨ではなく単なる説明例に過ぎない。
【００１４】図１は本発明の実施例にかかる前記ブロッ
ク指定回路の要部構成図を示す。カウンタ回路２は、前
記シリアルデータ転送クロックＣＬＫをカウントし、ｎ
ビットカウント毎にカウント更新されながらラッチ信号
に対応するキャリーＡ信号を生成するｎビットカウンタ
２１と、該ｎビットカウンタ２１を構成するフリップフ
ロップよりカウントデータを取込み、前記非駆動パルス
信号に対応するインヒビット信号を生成する内部デコー
ダ２２、不図示のプリントエンジン側より出力される水
平同期信号により、一走査ライン毎にカウント内容をク
リアした後、前記キャリーＡ信号を順次カウントしなが
ら対応する各ＬＥＤブロックの駆動タイミングを指定す
るキャリーＢ信号をデコーダ３側に送出する第二のカウ
ンタ２３からなり、そして前記内部デコーダ２２では、
前記ｎビットカウンタ２１を構成するフリップフロップ
よりキャリーＡ信号が生成する直前の複数のカウントデ
ータを取込み、前記オーバラップ時間領域に対応するイ
ンヒビット信号を生成するとともに、該インヒビット信
号を直接コモンドライバ回路４側に送出可能に構成して
いる。
ク指定回路の要部構成図を示す。カウンタ回路２は、前
記シリアルデータ転送クロックＣＬＫをカウントし、ｎ
ビットカウント毎にカウント更新されながらラッチ信号
に対応するキャリーＡ信号を生成するｎビットカウンタ
２１と、該ｎビットカウンタ２１を構成するフリップフ
ロップよりカウントデータを取込み、前記非駆動パルス
信号に対応するインヒビット信号を生成する内部デコー
ダ２２、不図示のプリントエンジン側より出力される水
平同期信号により、一走査ライン毎にカウント内容をク
リアした後、前記キャリーＡ信号を順次カウントしなが
ら対応する各ＬＥＤブロックの駆動タイミングを指定す
るキャリーＢ信号をデコーダ３側に送出する第二のカウ
ンタ２３からなり、そして前記内部デコーダ２２では、
前記ｎビットカウンタ２１を構成するフリップフロップ
よりキャリーＡ信号が生成する直前の複数のカウントデ
ータを取込み、前記オーバラップ時間領域に対応するイ
ンヒビット信号を生成するとともに、該インヒビット信
号を直接コモンドライバ回路４側に送出可能に構成して
いる。
【００１５】次にかかる回路に基づく動作を図２のタイ
ムチャート図に基づいて詳細に説明する。先ず、ｎビッ
トカウンタ２１で前記データ転送クロックＣＬＫをカウ
ントし、ｎビットカウント毎にキャリーＡ信号を生成
し、該信号を利用して前記したラッチ回路１２側にラッ
チ信号を送出するとともに前記キャリーＡ信号を第二の
カウンタ２３でカウントしながらこのカウンタ出力をデ
コーダ３側に送出し、該デコーダ３で時分割の駆動サイ
クルを設定する信号（コモン１、コモン２）がコモンド
ライバ回路４側に送出される。一方コモンドライバ回路
４側には前記コモン信号１、２…とともに、インヒビッ
ト信号が入力されている為に、対応する夫々のコモンド
ライバが、前記コモン信号に対応する時間幅いっぱい駆
動される事なく、該駆動時間が前記インヒビット信号に
対応する時間だけ短縮されて、実際の通電時間がコモン
１Ａのパルス時間となる。従って前記対応するコモンド
ライバの出力信号が前記ディレイ（ｔｄ２）分だけ遅延
しても次位のコモンドライバ出力信号コモン２Ｄの立ち
下がり時期とオーバラップする事がない。
ムチャート図に基づいて詳細に説明する。先ず、ｎビッ
トカウンタ２１で前記データ転送クロックＣＬＫをカウ
ントし、ｎビットカウント毎にキャリーＡ信号を生成
し、該信号を利用して前記したラッチ回路１２側にラッ
チ信号を送出するとともに前記キャリーＡ信号を第二の
カウンタ２３でカウントしながらこのカウンタ出力をデ
コーダ３側に送出し、該デコーダ３で時分割の駆動サイ
クルを設定する信号（コモン１、コモン２）がコモンド
ライバ回路４側に送出される。一方コモンドライバ回路
４側には前記コモン信号１、２…とともに、インヒビッ
ト信号が入力されている為に、対応する夫々のコモンド
ライバが、前記コモン信号に対応する時間幅いっぱい駆
動される事なく、該駆動時間が前記インヒビット信号に
対応する時間だけ短縮されて、実際の通電時間がコモン
１Ａのパルス時間となる。従って前記対応するコモンド
ライバの出力信号が前記ディレイ（ｔｄ２）分だけ遅延
しても次位のコモンドライバ出力信号コモン２Ｄの立ち
下がり時期とオーバラップする事がない。
【００１６】
【発明の効果】以上記載した如く本発明によれば、簡単
な回路構成で而も精度よく前記オーバラップが生じるの
を防止し、これにより該オーバラップに起因する画像の
乱れを解消し、高品質な画像を形成し得る。等の種々の
著効を有す。
な回路構成で而も精度よく前記オーバラップが生じるの
を防止し、これにより該オーバラップに起因する画像の
乱れを解消し、高品質な画像を形成し得る。等の種々の
著効を有す。
【図１】本発明の実施例に係るＬＥＤヘッド回路の要部
構成を示すブロック図
構成を示すブロック図
【図２】図１の動作を示すタイムチャート図
【図３】本発明が適用されるＬＥＤヘッドの全体回路構
成を示すブロック図
成を示すブロック図
【図４】従来技術の動作を示すタイムチャート図
２ カウンタ回路 ２１ ｎビットカウンタ ２２ 内部デコーダ（非駆動時間生成手段） ３ デコーダ ４ コモンドライバ回路 １ 記録素子ヘッド
Claims (1)
- 【請求項１】 シリアルデータに基づいて駆動制御され
る記録素子群をnビットづつ複数ブロック（m）に分割
し、該分割したブロックを順次選択しながら前記記録素
子群を時分割にて駆動可能に構成した記録ヘッド駆動装
置において、所定の駆動タイミングに基づいて前記ブロ
ックを順次時分割駆動するための駆動制御信号を出力す
る駆動時間制御手段と、前記シリアルデータを送出する
同期信号に基づいて時分割用の前記駆動タイミングを生
成する回路と、時系列的に隣接する前記駆動制御信号間
に生成され該制御信号間のオーバラップを阻止可能にそ
のパルス幅を設定した非駆動パルス信号の生成手段から
なり、該非駆動信号生成手段を少なくとも前記駆動タイ
ミング生成回路側に設け、該生成回路より取り出した信
号に基づいて前記非駆動パルス信号を生成可能に構成し
た事を特徴とする記録ヘッド駆動装置
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12659591A JP2858442B2 (ja) | 1991-04-30 | 1991-04-30 | 記録ヘッド駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12659591A JP2858442B2 (ja) | 1991-04-30 | 1991-04-30 | 記録ヘッド駆動装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04329163A JPH04329163A (ja) | 1992-11-17 |
| JP2858442B2 true JP2858442B2 (ja) | 1999-02-17 |
Family
ID=14939078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12659591A Expired - Fee Related JP2858442B2 (ja) | 1991-04-30 | 1991-04-30 | 記録ヘッド駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2858442B2 (ja) |
-
1991
- 1991-04-30 JP JP12659591A patent/JP2858442B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04329163A (ja) | 1992-11-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4454516A (en) | Heat-sensitive recording device | |
| US5315320A (en) | Mirror image printing printhead | |
| JP2858442B2 (ja) | 記録ヘッド駆動装置 | |
| JPH081996A (ja) | ラインヘッド | |
| EP0079208B1 (en) | Picture data recording apparatus | |
| JPS6258584B2 (ja) | ||
| JPH07154557A (ja) | 画像形成方式 | |
| JP3160303B2 (ja) | 画像記録装置 | |
| JPS61129975A (ja) | プリンタ制御回路 | |
| JP2563014B2 (ja) | サーマルヘッド | |
| JP2002347278A (ja) | ビデオ転送回路 | |
| JPS6139681A (ja) | 感熱記録方式 | |
| JPS58161465A (ja) | 記録制御方式 | |
| JPH1127484A (ja) | 書き込み装置 | |
| JP2602355B2 (ja) | 固体撮像素子の駆動回路 | |
| JPS6028180B2 (ja) | 記録ヘツド | |
| JP3084137B2 (ja) | ファクシミリ用記録装置 | |
| JPH0379371A (ja) | 印字制御回路 | |
| KR0158105B1 (ko) | 감열 기록 소자의 스트로브 펄스 시작점 가변회로 | |
| JPH0137912B2 (ja) | ||
| JPS6153876A (ja) | 感熱ヘツドの駆動制御方式 | |
| JPS63239069A (ja) | サ−マルヘツド駆動回路 | |
| JPH04316864A (ja) | 電子写真プリンタ | |
| JPS62262574A (ja) | 能動素子の駆動回路 | |
| JPS59152877A (ja) | サ−マルヘツド |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091204 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |