JPH10334226A

JPH10334226A - 画像データ記憶装置

Info

Publication number: JPH10334226A
Application number: JP9146391A
Authority: JP
Inventors: Shoji Muramatsu; 彰二村松; Yoshiki Kobayashi; 小林　　芳樹; Kenji Hirose; 健二廣瀬; Manabu Araoka; 学荒岡; Shigeru Naoi; 茂直井; Takahito Kaneda; 隆仁金田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1997-06-04
Filing date: 1997-06-04
Publication date: 1998-12-18

Abstract

(57)【要約】【課題】画像処理に用いることが容易な形式で並行して
入力する２種類の画像データを単一の画像メモリに記憶
する。【解決手段】画像メモリ４０を複数のバンクを備えたバ
ンク形式のダイナミックRAMとする。入力データ生成回
路２００は２種類の画像データを交互に時分割多重化
し、FIFO100、メモリ入力制御回路６００を介して画像
メモリ４０に出力する。メモリアドレス制御回路７００
は、画像メモリ４０に画像データが出力するたびにカウ
ントアップするアドレスカウンタを供え、アドレスカウ
ンタの最下位ビットによって、画像データを記憶する画
像メモリ４０のバンクを切り換える。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、同時に入力する複
数種の画像データを画像メモリに記憶する技術に関し、
特に、その低コスト化に関するものである。

【０００２】

【従来の技術】異なる種類の画像データを同時に出力す
るカメラとしては、たとえば、偶数フィールドと奇数フ
ィールドの画像データを同時に出力するカメラが知られ
ている。このようなカメラでは、画像の１フレーム中に
おいて隣り合う２ライン（奇数ライン：oddラインと、
偶数ライン：evenライン）の画像データを同時に出力す
る。また、この他、異なる種類の画像データを同時に出
力するカメラとしては、輝度信号：Y信号と、色差信
号：UV信号を同時に出力するカメラや、RGB信号を同時
に出力するカメラが知られている。

【０００３】いま、偶数フィールドと奇数フィールドの
画像データを同時に出力するカメラからの画像データを
記憶する場合を例にとると、このような画像データを記
憶する画像データ記憶装置の構成としては、次のよう
な、いくつか構成が知られている。

【０００４】図９（a）に示した構成では、中間バッフ
ァとしてフレームメモリを用意し、入力データ制御装置
において、偶数フィールドの画像データと奇数フィール
ドの各画素の画像データを交互に出力線上に時分割多重
化し、これを順次フレームメモリに記憶する。そして、
その後に、メモリ制御装置がフレームメモリより画像デ
ータを読み出し、画像メモリ上に、画像フレーム中のラ
インやライン中の画素の並びに従った並びで各画像デー
タを記憶する。この結果、画像メモリ上に、画像フレー
ムを再構成することができる。

【０００５】また、図９（ｂ）に示すように、画素単位
に時分割した偶数フィールドと奇数フィールドの画像デ
ータを直接画像メモリに記憶する技術も知られている。
この場合の画像データ記憶装置の構成は、図９(a)の構
成において、入力データ制御装置の出力を、直接画像メ
モリに書き込む構成となる。

【０００６】また、この他、図９（ｃ）に示すように、
画像メモリを複数使用する構成や、図９（d）に示すよ
うに、スタティックRAMの様に任意のアドレスをオーバ
ヘッドなしにアクセスできるメモリを使用する構成が知
られている。

【０００７】複数の画像メモリを使用する構成では、奇
数フィールドの画像データと偶数フィールドの画像デー
タを、各々異なる画像メモリに記憶する。

【０００８】また、スタティックRAMを使用した構成
は、直接、画像メモリ上に、画像フレーム中のラインや
ライン中の画素の並びに従った並びで各画像データを記
憶する。

【０００９】

【発明が解決しようとする課題】たとえば、図９（a）
に示す構成では、フレームメモリを必要とするため、比
較的コストが高くなる。また、一旦、フレームメモリを
バッファとして使用しているために、最終的に画像メモ
リに画像データが記憶されるまでに時間がかかる。この
ため、画像メモリに記憶された画像データを用いて行わ
れる画像処理に比較的大きな遅延が生じてしまう。これ
は、動画像処理などの高速な画像処理を行う場合に、特
に問題となる。

【００１０】また、図９（ｂ）に示したように画像デー
タを記憶する、直接一つの画像メモリに記憶する構成で
は、画像処理に適した並び、形式で画像データが画像メ
モリに記憶されず、奇数フィールドと偶数フィールドの
画像データが混在して記憶されるため、この画像データ
を画像処理に用いることが容易ではない。

【００１１】また、図９（ｃ）の画像メモリを複数使用
する構成では、一つの画像フレームの記憶に二つの画像
メモリを要するため比較的コストが高くなる。

【００１２】また、図９（d）のスタティックRAMを使用
した場合は、スタティックRAMが比較的高価であること
や、スタティックRAMのアクセスに必要な信号線が多い
ことより、コストが高くなってしまう。ここで、この構
成において、スタティックRAMに代えて、ダイナミックR
AMを用いることができない理由は、ダイナミックRAMで
は異なるロウアドレスにアクセスする場合には、比較的
大きなオーバーヘッド時間を要することによるものであ
る。

【００１３】本発明は、このような事情を考慮し、画像
処理に用いることが容易な形式で画像データを記憶する
画像データ記憶装置を、比較的低コストで実現すること
を課題とする。

【００１４】

【課題を解決するための手段】前記課題達成のために、
本発明は、並行して入力する複数種類の画像データを記
憶する画像データ記憶装置であって、シンクロナスDRAM
などの連続的にアクセス可能な複数の記憶領域を備えた
単一の画像メモリと、並行して入力する複数種類の画像
データを各種類の画像データが順次現れるように時分割
多重化し、前記画像メモリに出力する手段と、各画像デ
ータの画像メモリへの出力に同期して、当該画像データ
を書き込む画像メモリのアドレスとして、当該画像デー
タの種類に対して排他的に設定した記憶領域内のアドレ
スを生成するアドレス制御手段とを有することを特徴と
する画像データ記憶装置を提供する。

【００１５】このような画像データ記憶装置によれば、
単一のシンクロナスDRAMなどの画像メモリを用いて、並
行して入力する画像データを、オーバーヘッドなしに、
それぞれ異なる記憶領域に記憶することができる。この
ように、画像データの種類毎に、異なる記憶領域に画像
データを記憶することにより、画像データの利用、管理
がたやすくなる。

【００１６】また、さらに、前記メモリアドレス制御手
段に、前記アクセスアドレスを、予め設定されたアクセ
スアドレスと画像メモリのアドレスとの対応関係に従っ
て、画像メモリの記憶領域内のアドレスをアクセスする
アドレスに変換する手段を備え、このような記憶領域毎
に異なる種類の画像データを記憶する形式以外の所望の
形式の記憶空間中で、画像メモリ中の画像データにアク
セスできるようにすることもできる。

【００１７】

【発明の実施の形態】以下、本発明に係る画像データ記
憶装置の一実施形態について説明する。

【００１８】まず、本実施形態を、ODD/EVEN同時取り込
み式カメラからの画像データの記憶に適用した場合つい
て説明する。ここで、ODD/EVEN同時取り込み式カメラと
は、同一画像フレームの奇数フィールドと偶数フィール
ドの画像データを二本の信号線を介して同時に出力する
カメラであり、奇数フィールドと偶数フィールドの画像
データをフィールド毎に交互に出力する従来のビデオ式
カメラに比べ画面転送速度が二倍となっているカメラで
ある。後述するように、本実施形態においては、奇数フ
ィールドと偶数フィールドの画像データを同時に取り込
み、信号線上で画像データが転送される周波数の倍以上
の周波数でそれらのデータをサンプリングし、時分割多
重化した画像データに変換し、奇数フィールドと偶数フ
ィールドそれぞれの画像データを、バンク方式を採用す
る画像メモリの異なるバンク領域に記憶する。

【００１９】図１に、本実施形態に係る画像データ記憶
装置の構成を示す。

【００２０】図中において、撮像装置１０から出力され
たアナログの画像データ（同一画像フレームの奇数フィ
ールドと偶数フィールドの画像データ）を、A/D変換器
１５を用いてデジタルの画像データに変換し、画像メモ
リ４０を制御するメモリ制御装置１００に奇数フィール
ドと偶数フィールドの画像データを同時に入力する。A/
D変換器１５は、アナログの画像データから垂直同期信
号、水平同期信号などの同期信号を分離し、メモリ制御
装置１００に出力する機能も有する。

【００２１】メモリ制御装置１００では、入力された画
像データとA/D変換器１５から入力される同期信号を使
用して、画像メモリ４０にデータを記憶するために、画
像データの時分割多重化やメモリアドレスの発生、リー
ド／ライトといったメモリアクセス制御信号の生成を行
なう。

【００２２】画像処理装置３０は、画像メモリ４０に記
憶された画像データにアクセスし画像処理を行う装置で
ある。ここで、本実施形態では、画像処理装置３０は、
ユーザよりの指定などに基づいてメモリ制御装置１００
が扱う画像データの形態を把握し、これに従ったメモリ
制御装置１００の各種制御も行う。

【００２３】また、画像データ記憶装置は、D/A２５、
受像装置２０を備えている。D/A２５は、メモリ制御装
置１００が画像メモリから読み出した画像データをアナ
ログの画像データに変換し、受像装置２０に出力する。
受像装置２０は、受け取った画像データに従った画像の
表示を行う。

【００２４】ここで、本実施形態では、画像メモリ４０
として、シンクロナスDRAMなどの、バンク方式を採用し
たダイナミックRAMを使用する。ここで、バンク方式を
採用したダイナミックRAMは、バンクと呼ばれる複数の
記憶領域を持ち、バンクが異なれば、オーバヘッドなし
に、異なるロウアドレスにデータをライトすることが可
能である特徴をもっている。

【００２５】以下、図２を用いて、メモリ制御装置１０
０の動作について説明する。

【００２６】図中において、A/D変換器１５から入力さ
れる奇数フィールドデータ１６と偶数フィールドデータ
１７は、入力データ生成回路２００で、時分割多重化さ
れ交互化される。このとき、A/D変換器１５から入力さ
れる垂直同期信号、水平同期信号は、入力制御回路３０
０に入力され、現在入力されている画像データが画面の
どの位置の画像データかを調べるのに使用される。入力
制御回路３００には、画像処理装置３０からバス１を介
して、有効な画像データ領域を設定することができ、入
力制御回路３００は、この設定に従い有効領域の画像デ
ータが入力されたことを、有効データ信号３０１を介し
てメモリアドレス制御回路７００に伝達する。有効デー
タ信号３０１を受け取ったメモリアドレス制御回路７０
０は、これを基に、メモリアドレスの生成や、画像メモ
リ４０に画像データを記憶するのに必要な制御信号の生
成などを行う。また、メモリアドレス制御回路７００
は、有効な画像データが、画像メモリに出力されるよう
に、メモリ入力制御回路６００を制御する。

【００２７】図３を用いて、より詳細に、画像データの
流れを説明すると、まず、入力データ生成回路２００に
おいて、画像データ１６、１７は、マルチプレクサ２１
０によって、画像データ１６、１７が交互に現れるよう
時分割多重化された画像データ２０１に変換される。こ
こで、マルチプレクサ２１０は、入力された画像データ
をA/D変換器１５のサンプリング周波数の二倍の周波数
に同期して交互にセレクトし、画像データ２０１を生成
する。そして、生成された画像データ２０１は、FIFO１
１０に入力される。有効データ信号３０１に従い、有効
な画像データだけがFIFO１１０に記憶される。このFIFO
１１０は、画像メモリ４０にアクセスする動作周波数と
A/D変換器１５のサンプリング周波数との間に差がある
場合、その速度差を吸収するために設けたものである。
本実施形態におけるFIFO１１０は、前記の周波数の差を
吸収するのに最低限必要な段数を備えた交代バッファ方
式のFIFO１１０としている。ここで、二組のFIFO１１０
を交互に用いる交代バッファ方式のFIFO１１０を備える
ことにより、メモリ入力制御回路６００は、一方のFIFO
１１０の画像データを処理した後は、他方のFIFO１１０
が満たされるまで動作する必要が無い。したがい、その
期間、画像メモリ４０とのインタフェースであるバス５
０を、画像メモリ４０に対する他のアクセスに用いるこ
とができる。

【００２８】FIFO１１０の制御は、メモリ入力回路６０
０において、FIFO１１０の片方のバッファが有効な画像
データで満たされたか否かをデータ選択回路６２０が判
断し、満たされたならばFIFOアドレス発生回路６１０が
発生するアドレスに従って画像データ１１１を満たされ
た方のFIFO１１０より読み出し、画像メモリ４０に出力
する。前記データ選択回路６２０の判断は、メモリアド
レス制御回路７００が有効データ信号３０１に従って出
力する、有効画像データがFIFO１１０に入力されたこと
を示す信号７０１をカウントすることにより実行され
る。ただし、信号７０１に代えて有効データ信号３０１
を用いるようにしてもよい。

【００２９】ここで、A/D変換器１５から画像メモリ４
０までの各信号線上への画像データの出力のタイミング
チャートを図４に示す。

【００３０】図４では、入力画像データの伝送周波数の
クロック（A/D変換器１５のサンプリングクロック）をC
LK1、マルチプレクサ２１０でサンプリングするのに使
用されるクロックをCLK2と記述している。本実施形態に
おいて、奇数フィールドの画像データ１６と、偶数フィ
ールドの画像データ１７は、時分割多重化された画像デ
ータ２０１に変換される（以下の図では、奇数フィール
ドODDのデータをoで、偶数フィールドEVENのデータをe
で示す）。また、メモリアドレス制御回路７００で生成
され、画像データを書き込むために画像メモリ４０に与
えられるアドレスデータ４２は、FIFO１１０より画像デ
ータが出力されるタイミングを示すデータ選択信号７２
０によって制御される。データ選択信号７２０は、有効
データ信号３０１に従って、メモリ入力制御回路６００
から画像データが画像メモリに出力される期間中、有効
を示すように制御される。ただし、画像データを画像メ
モリに出力している期間中、有効を示すように、メモリ
入力制御回路６００が、データ選択信号７２０をメモリ
アドレス制御回路７００に与えるようにしてもよい。

【００３１】なお、図４では、簡明化のため、FIFO１０
０に入力される画像データ２０１の転送レートと、FIFO
１１０より画像メモリに出力される画像データの転送レ
ートが等しいものとして示した。

【００３２】以下、メモリアドレス制御回路７００が生
成する画像メモリ４０のメモリアドレスについて説明す
る。

【００３３】まず、画像処理装置３０から、画像データ
の形態として図４データ１６、１７に示したように、奇
数フィールドのデータと偶数フィールドのデータが並列
に入力される形態が、メモリ制御装置１００に設定され
ている場合について説明する。

【００３４】この場合、図５(b)のように、図２のメモ
リ入力制御回路６００から画像メモリ４０に出力される
画像データに対して、これらが図５(C)に示すように奇
数フィールドの画像データと偶数フィールドの画像デー
タが異なる画像メモリ４０のバンクA, Bに格納されるよ
うに、メモリアドレス制御回路７００はメモリアドレス
を生成する。

【００３５】このようなメモリアドレスは、次のように
して生成される。

【００３６】すなわち、メモリアドレス制御回路７００
は、有効データ信号３０１に基づいて、メモリ入力制御
回路６００から画像データが画像メモリに出力されてい
る期間中、内部に備えたカラムアドレスカウンタを画像
メモリ４０への画像データの出力サイクル毎に、予め設
定された画像フレームの横方向有効画素数の２倍の数ま
で、カウントアップしていく。そして、画像フレームの
横方向有効画素数の２倍の数までカウントしたら、ま
た、初めからカウントアップを行う動作を行う。また、
内部に備えたロウアドレスカウンタを、カラムアドレス
カウンタが画像フレームの横方向有効画素数の２倍の数
までカウントする毎に、画像フレームの有効ライン数
（奇数フィールドの有効ライン数と偶数フィールドの有
効ライン数の和）までカウントアップしていく。そし
て、画像フレームの有効ライン数までカウントしたら、
また、初めからカウントアップを行う動作を行う。

【００３７】そして、メモリアドレス制御回路は、図６
(b)に示す、このようなカラムアドレスカウンタのカウ
ントしたカラムアドレス７６１と、ロウアドレスカウン
タがカウントしたロウアドレス７６２を、図６(c)に示
すように変換することにより、画像メモリ４０のアクセ
スに用いるカラムアドレス７７１とロウアドレス７７２
を生成する。

【００３８】すなわち、いま、カラムアドレスが１０ビ
ット、ロウアドレスが９ビットで表現されるものとする
と、図６(b)に示すカラムアドレス７６１の２ビット目
から１０ビット目のビット（x0〜x8）を下位側に１ビッ
トづつずらして、１ビット目から９ビット目のビットと
し、最下位ビットy0を最上位の１０ビット目ビットとし
て、画像メモリに与えるカラムアドレス７７１を生成す
る。ここで、このようにして生成されたカラムアドレス
７７１の最上位ビットy0は、画像メモリ４０のバンクを
指定するビット７６５となる。

【００３９】このようなメモリアドレスの変換によっ
て、奇数フィールドの画像データと偶数フィールドの画
像データは、図５(ｃ)に示すように、それぞれ異なるバ
ンクに、画像フレーム中の画素の並びに従って格納され
る。

【００４０】次に、このようにして画像メモリ４０に記
憶された画像データを、図１の画像処理装置３０からア
クセスする場合について説明する。

【００４１】ここで、画像処理装置３０上において、ユ
ーザ（ユーザアプリケーション）は、一枚の画像フレー
ムを、図５(a)に示すように、奇数フィールドと偶数フ
ィールドの画像データがライン毎に交互に配置されたも
のして管理している。言い換えるならば、奇数フィール
ド偶数フィールドの区別なし、一枚の画像フレームを一
つの画像データの２次元の配列として管理している。

【００４２】画像処理装置３０から、画像メモリ４０の
画像データにリードアクセスする場合、画像処理装置
は、この図５(a)の配列（ユーザ論理空間）に従ったカ
ラムアドレス、ロウアドレスを、メモリ制御装置１００
に渡す。メモリ制御装置１００は、受け取ったアドレス
を以下に説明するように変換して、画像メモリ４０の画
像データにアクセスし、読み出した画像データを画像処
理装置３０に渡す。画像処理装置３０から、画像メモリ
４０の画像データにライトアクセスする場合も同様に、
画像処理装置は、図５(a)の配列に従ったカラムアドレ
ス、ロウアドレスを、ライトするデータと共にメモリ制
御装置１００に渡す。メモリ制御装置１００は、受け取
ったアドレスを以下に説明するように変換して、画像メ
モリ４０の画像データにアクセスし、画像処理装置３０
から受け取った画像データを画像メモリに書き込む。

【００４３】このようなメモリ制御装置１００のメモリ
アドレスの変換は、メモリアドレス制御回路７００によ
って次のように行う。

【００４４】すなわち、図６(a)に示す画像処理装置３
０から渡されたロウアドレス７５２の最下位ビットy0を
取り除いて、図６(c)に示す画像メモリ４０に与えるロ
ウアドレス７７２とし、取り除いた最下位ビットy0を、
図６(a)に示す画像処理装置３０から渡されたカラムア
ドレス７５２の最上位ビット（画像メモリのバンク指定
ビット７６５）として付加し、図６(c)に示す画像メモ
リ４０に与えるカラムアドレス７７１とする。

【００４５】もちろん、ハードウエア構成上有利であれ
ば、一旦、図６(a)に示したメモリアドレスを、図６(b)
に示したメモリアドレスに変換した後に、入力画像デー
タの画像メモリ４０への記憶の際と同様にして図６(c)
に示したメモリアドレスに変換するようにしてもよい。

【００４６】次に、画像処理装置３０から、画像データ
の形態として通常の形態が、メモリ制御装置１００に設
定されている場合に、メモリアドレス制御回路７００が
生成する画像メモリ４０のメモリアドレスについて説明
する。ここで、通常の形態とは、１種類の画像データの
みがシーケンシャルに画像データ記憶装置に入力する形
態である。

【００４７】この場合、図１において、A/D変換器１５
は、信号線１５もしくは１６の一方のみに画像データを
出力する。入力データ生成回路２００は信号線１５もし
くは１６の一方から受け取った画像データをそのままFI
FO１１０に出力する。他の動作は、先に説明した画像デ
ータの形態が奇数フィールドのデータと偶数フィールド
のデータが並列に入力される形態の場合と同様である。

【００４８】この場合、メモリアドレス制御回路７００
は、画像メモリ４０のアドレスとして、入力する画像デ
ータを記憶する場合は、図６(b)に示した内部のカラム
アドレスカウンタによるカラムアドレス７６１と、ロウ
アドレスカウンタによるロウアドレス７６２を、そのま
ま画像メモリ４０のカラムアドレス、ロウアドレスとし
て画像メモリ４９に出力する。また、画像処理装置３０
から画像メモリのアクセスを行う場合は、メモリアドレ
ス制御回路７００は、図６(a)に示した画像処理装置３
０から受け取ったカラムアドレス７５１と、画像処理装
置３０から受け取ったロウアドレス７５２を、そのまま
画像メモリ４０のカラムアドレス、ロウアドレスとして
画像メモリ４９に出力する。

【００４９】以上、本発明の一実施形態を、ODD/EVEN同
時取り込み式カメラからの画像データの記憶に適用した
場合について説明した。

【００５０】以上説明した実施形態によれば、同時に入
力する２種類（奇数フィールドと偶数フィールド）の画
像データを、それぞれ単一の画像メモリの異なるバンク
に記憶することができる。従って、書き込みに際しての
オーバーヘッドの問題は生じない。また、本実施形態で
は、このような入力画像データ書き込みを、アドレスカ
ウンタのカウント値のビット入れ替えによって実現する
と共に、ユーザアプリケーションからのユーザ論理空間
による画像メモリのアクセスもアドレスのビット入れ替
えによって実現する。したがって、画像メモリのアクセ
スに複雑な回路は必要ない。また、入力する画像データ
が通常の形態の場合は、アドレスのビット入れ替えを行
わないなど、その形態に応じてビットの入れ替えのルー
ルを変更することにより、ユーザアプリケーションが、
入力画像の形態を意識せず、同じように画像メモリの画
像データを、ユーザアプリケーションが管理する画像空
間（ユーザ論理空間）上で利用することを可能としてい
る。もちろん、この他の入力する画像データの形態につ
いても、その形態に応じてビットの入れ替えのルールを
変更することにより、同様に対応することができる。

【００５１】なお、このように、ユーザアプリケーショ
ンから各形態の画像データを同じようにユーザアプリケ
ーションが管理する画像空間（ユーザ論理空間）におい
て利用できるということは、ユーザアプリケーションが
様々な画像処理が容易になることの他、画像データのＤ
ＭＡ転送などを行えることなどより処理を高速化するこ
とができるいう利点もある。また、二種類の入力画像デ
ータを異なるバンクに分離して記録できるため、各画像
データを独立に管理することが容易になるという利点も
ある。

【００５２】さて、以上の実施形態では、ODD/EVEN同時
取り込み式カメラを対象にして、奇数フィールドと偶数
フィールドの画像データが同時にシステムに入力される
場合への適用した場合について説明したが、図７に示す
カラー画像のように、Ｙデータ１６（輝度データ）とUV
データ１７（色差データ）が同時に入力されるような場
合にも、以上の実施形態を同様に適用することができ
る。

【００５３】この場合、入力する画像データが図７(a)
に示されるようなものである場合には、図７(b)で示さ
れるような形式で画像データが画像メモリ４０に記憶さ
れる。

【００５４】なお、この場合に、ユーザアプリケーショ
ンは、先に示した奇数フィールド、偶数フィールド同時
入力の場合と異なり、図７(b)と同じ形式で画像データ
を管理するのがよい。このようにすることにより、ユー
ザアプリケーションは、輝度データと色差データに対す
る画像処理を容易に行なうことができる。また、この場
合には、メモリ制御装置１００において、画像処理装置
３０からの設定に従い、画像処理装置３０からのカラム
アドレス、ロウアドレスの変換は行わないようにする。

【００５５】また、以上の実施形態は、同一画像フレー
ムを構成する複数種類の画像データではなく、異なる撮
像装置で取得された２つの画像フレームの画像データが
同時に入力する場合にも適用することができる。この場
合、本実施形態によって、同一画像メモリの異なるバン
クに、各カメラの画像データを各々記憶することができ
る。

【００５６】これによって、同時刻の複数の画像データ
の取得を、少ない資源で達成することができる。

【００５７】また、以上で説明した実施形態では、二種
類の画像対するものであったが、メモリを構成するバン
クが三つ以上の複数の場合には、そのバンクの数以下の
範囲において、同時に入力する三種類以上の画像データ
を、同時に一つの画像メモリの異なるバンクに記憶する
ようにすることもできる。たとえば、R, G, B の三種類
の画像データが同時に入力されるRGB形式のカラー画像
を入力する場合には、メモリ制御装置１００の入力デー
タ生成回路２００のマルチプレクサ２１０における時分
割多重化の切り替えを、各画像データのサンプリング周
波数の三倍に設定し、メモリアドレス制御回路７００に
おいて、一つ画像データが画像メモリ４０に送られるサ
イクル毎に、指定するバンクを３つのバンクのうちで切
り換えるカラムアドレスを生成するようにする。

【００５８】また、以上の実施形態で示した画像データ
記憶装置において、ユーザアプリケーションが、画像デ
ータの空間（ユーザ論理空間）を図８(a)に示すように
ページ（Ｐ００〜Ｐ１３）に分けて管理するような場
合、画像データ記憶装置において、図８(b)に示すよう
に隣り合うページが画像メモリ４０の同じバンクに記憶
されないよう、各ページを画像メモリ上の空間（実メモ
リ空間）に配置するようにしてもよい。

【００５９】これは、図８(c),(d)に示すように、画像
処理装置３０からの設定に従ってメモリ制御装置１００
のメモリ制御回路７００において、画像処理装置３０か
らのカラムアドレス８０１から上位２ビットxa,x9を除
去し、代わりに画像処理装置３０からのロウアドレス８
０２の最上位ビットy9を上位２ビット目とし、最上位ビ
ットを、除去したカラムアドレス８０１の上位２ビット
目x9と画像処理装置３０からのロウアドレス８０２の最
上位ビットy9との排他的論理和（図９e)によって求めた
値とした、画像メモリ４０のカラムアドレス８０３を作
成し、画像処理装置のロウアドレス８０２から、最上位
ビットy9を除去し、画像処理装置３０からのカラムアド
レス８０１の上位２ビットxa,x9を、最上位ビット上位
２ビット目として付加した画像メモリ４０のロウアドレ
ス８０４を生成することにより実現することができる。

【００６０】このような方法は、画像メモリ４０のバン
クよりも大きな画像を取り扱う場合に有利であり、この
ような場合は、画像処理装置３０からの設定に従って、
入力した大きな画像の画像データを、メモリアドレス制
御回路７００において、内部のアドレスカウンタによる
カラムアドレス、ロウアドレスを、画像処理装置３０か
らのアドレスの画像メモリ４０へのアドレスへの変換と
同様にして変換したアドレスによって画像メモリに記憶
するようにする。このようにすることにより、たとえ
ば、図８(a)のP00,P01,P10,P11にまたがって配置される
画像の一ラインを画像処理装置３０からアクセスする場
合に、同じバンクの異なるロウにアクセスすることはな
い。したがって、オーバーヘッドが生ぜず、高速な処理
が可能となる。

【００６１】

【発明の効果】以上のように、本発明によれば、画像処
理に用いることが容易な形式で画像データを記憶する画
像データ記憶装置を、単一の画像メモリによって比較的
低コストで実現することができる。

【図面の簡単な説明】

【図１】画像データ記憶装置の構成を示すブロック図で
ある。

【図２】メモリ制御装置の構成を示すブロック図であ
る。

【図３】入力データ生成回路およびメモリ入力制御回路
の構成を示すブロック図である。

【図４】画像データの各部の入出力のタイミングを示す
タイミングチャートである。

【図５】アドレス空間の関係を示した図である。

【図６】アドレス変換のようすを示した図である。

【図７】アドレス空間の関係を示した図である。

【図８】ページを使用する場合のアドレス空間の関係
と、アドレス変換のようすを示した図である。

【図９】画像データ記憶装置の従来例を示す図である。

【符号の説明】

１画像処理装置とのバスインタフェース１０撮像装置１５ A/D変換器２０受像装置２５ D/A変換器３０画像処理装置４０画像メモリ５０メモリとのバスインタフェース１００メモリ制御装置

フロントページの続き (72)発明者荒岡学茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者直井茂茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内 (72)発明者金田隆仁茨城県日立市大みか町五丁目２番１号株式会社日立製作所大みか工場内

Claims

【特許請求の範囲】

【請求項１】並行して入力する複数種類の画像データを
記憶する画像データ記憶装置であって、連続的にアクセス可能な複数の記憶領域を備えた、単一
の画像メモリと、並行して入力する複数種類の画像データを各種類の画像
データが順次現れるように時分割多重化し、前記画像メ
モリに出力する手段と、各画像データの画像メモリへの出力に同期して、当該画
像データを書き込む画像メモリのアドレスとして、当該
画像データの種類に対して排他的に設定した記憶領域内
のアドレスを生成するアドレス制御手段とを有すること
を特徴とする画像データ記憶装置。
【請求項２】請求項１記載の画像データ記憶装置であっ
て、前記画像メモリは、バンク構成を具備したダイナミック
RAMであり、前記各記憶領域はバンクであることを特徴
とする画像データ記憶装置。
【請求項３】請求項１記載の画像データ記憶装置であっ
て、前記画像メモリへの、アクセスアドレスを伴うアクセス
を受け付ける手段を有し、前記メモリアドレス制御手段は、前記アクセスアドレス
を、予め設定されたアクセスアドレスと画像メモリのア
ドレスとの対応関係に従って、画像メモリの記憶領域内
のアドレスをアクセスするアドレスに変換する手段を有
することを特徴とする画像データ記憶装置。