JP2010204360A - 画像処理装置および表示用画像メモリアクセス方法 - Google Patents

画像処理装置および表示用画像メモリアクセス方法 Download PDF

Info

Publication number
JP2010204360A
JP2010204360A JP2009049351A JP2009049351A JP2010204360A JP 2010204360 A JP2010204360 A JP 2010204360A JP 2009049351 A JP2009049351 A JP 2009049351A JP 2009049351 A JP2009049351 A JP 2009049351A JP 2010204360 A JP2010204360 A JP 2010204360A
Authority
JP
Japan
Prior art keywords
image memory
display
display image
data
character data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009049351A
Other languages
English (en)
Other versions
JP5218915B2 (ja
JP2010204360A5 (ja
Inventor
Masayoshi Tomita
昌良 富田
Hiroyuki Tokita
博之 時田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yaskawa Electric Corp
Original Assignee
Yaskawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yaskawa Electric Corp filed Critical Yaskawa Electric Corp
Priority to JP2009049351A priority Critical patent/JP5218915B2/ja
Publication of JP2010204360A publication Critical patent/JP2010204360A/ja
Publication of JP2010204360A5 publication Critical patent/JP2010204360A5/ja
Application granted granted Critical
Publication of JP5218915B2 publication Critical patent/JP5218915B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Image Input (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】画像データおよび文字データの表示用画像メモリへの書込みおよび読出しの高速化および効率化を図る。
【解決手段】CPUと表示用画像メモリ・インタフェースの間に書込み用FIFOを設け、該CPUは該書込み用FIFOに画像データ、文字データまたは文字データ読出しコマンドを書込む。表示用画像メモリ・インタフェースは、該書込み用FIFOに蓄積されているデータ等を読んで、表示用画像メモリからの画像データ若しくは文字データのバースト読出し、画像データ若しくは文字データの表示用画像メモリへのバースト書込みまたは編集のための表示用画像メモリからの文字データ読出しを調停する機能を備える。
【選択図】図1

Description

本発明は、画像データ更新を高速化する画像処理装置に関する。
画像処理装置において、一般に、表示用画像メモリから画像データを表示のために読出す処理および表示用画像メモリへ更新された画像データを書込む処理は、お互いに衝突しないように調停されかつ効率的に行われる必要がある。
たとえば、画像データが表示用画像メモリから読出されていないときに、CPUがメインメモリに保存されている更新された画像データを表示用画像メモリに転送するために、CPUがDMAコントローラに、メインメモリの読出し開始アドレスとDMA転送データ量を設定してDMAコントローラにDMA転送を指示することが開示されている(特許文献1)。
特開2002−278528号公報(図5、段落0042)
しかし、特許文献1に記載の方法では、更新された画像データをメインメモリに保存するフェーズと、該更新された画像データを表示用画像メモリへDMA転送するフェーズとが分離される必要があり、かつ、該DMA転送は画像データが表示用画像メモリから表示のために読出されていない期間に行われなければならない。従って、画像データを更新して表示用画像メモリに蓄積する処理の効率がよくなかった。
また、特許文献1に記載の方法は、画像データに重畳して表示される文字データを表示用画像メモリに書込むことおよび該文字データを表示用画像メモリから読出すことまでを含めた表示用画像メモリへのアクセスについては言及していない。
本発明はこのような問題点に鑑みてなされたものであり、更新された画像データの表示用画像メモリへ書込みの効率化を図るとともに、文字データまで含めた表示用画像メモリへのアクセスを効率的に行うことが可能な画像処理装置および表示用画像メモリへのアクセス方法を提供することを目的とする。
上記問題を解決するため、本発明は、次のように構成したのである。
請求項1に記載の発明は、カメラで撮像された画像を保持するカメラ用画像メモリと、前記カメラ画像メモリに保持された画像に対して画像処理を行うCPUと、その結果得られた画像データおよび前記画像データに重畳する文字データを保持する表示用画像メモリと、前記表示用画像メモリをアクセスする表示用画像メモリアクセス手段と、を少なくとも有する画像処理装置において、前記表示用画像メモリアクセス手段が、前記CPUが前記画像データまたは前記文字データを書込むメモリである書込み用FIFOと、前記書込み用FIFOに書込まれる前記画像データまたは前記文字データのロウアドレスを保持するロウアドレス保持部と、前記ロウアドレスと前記ロウアドレス保持部に保持されたロウアドレスを比較し一致する場合前記画像データまたは前記文字データのバースト可能フラグをセットし、一致しない場合前記バースト可能フラグをリセットする比較器と、前記表示用画像メモリへのアクセスを調停するアービタを有する表示用画像メモリ・インタフェースと、前記表示用画像メモリから読出された前記画像データまたは前記文字データが保持される表示用FIFOと、表示のための水平同期信号を生成する同期信号ジェネレータと、を備えたことを特徴とする画像処理装置。
また、請求項2に記載の発明は、請求項1に記載の発明において、前記表示用画像メモリ・インタフェースは、前記アービタの調停により、表示用画像メモリに保持されている前記画像データまたは前記文字データの前記表示用FIFOへの転送を、前記水平同期信号に同期して最優先で実行することを特徴とするものである。
また、請求項3に記載の発明は、請求項または請求項2に記載の発明において、前記表示用画像メモリ・インタフェースは、前記アービタの調停により、前記表示用FIFOへの読出しが1単位終了する毎に、前記書込み用FIFOに蓄積されている前記画像データまたは前記文字データを前記表示用画像メモリにバースト書込みすることを特徴とするものである。
また、請求項4に記載の発明は、請求項1〜請求項3のいずれかに記載の発明において、前記画像データの書込みまたは前記文字データの書込みは、バースト可能フラグがセットされている限り前記書込みFIFOから前記表示用画像メモリへバースト転送されるものであることを特徴とするものである。
また、請求項5に記載の発明は、請求項1〜請求項4のいずれかに記載の発明において、前記表示用画像メモリは前記画像データの記憶領域と前記文字データ記憶領域を持つことを特徴とするものである。
また、請求項6に記載の発明は、請求項1〜請求項5のいずれかに記載の発明において、 前記書込み用FIFOに、読出しフラグと文字データが保持されているアドレスを含む文字データの読出しコマンドが書込まれた場合、前記表示用画像メモリ・インタフェースは、前記アドレスで指定される領域に保持されている前記文字データを読出して、前記表示用画像メモリ・インタフェースのレジスタに格納することを特徴とするものである。
また、請求項7に記載の発明は、請求項1〜請求項6のいずれかに記載の発明において、前記表示用画像メモリアクセス手段は、前記書込み用FIFOと、ロウアドレス保持部と、前記比較器と、前記表示用画像メモリ・インタフェースと、前記表示用FIFOと、前記同期信号ジェネレータと、を少なくとも含むASICであることを特徴とするものである。
また、請求項8に記載の発明は、カメラで撮像された画像を保持するカメラ用画像メモリと、前記カメラ画像メモリに保持された画像に対して画像処理を行うCPUと、その結果得られた画像データおよび前記画像データに重畳する文字データを保持する表示用画像メモリと、前記表示用画像メモリをアクセスする表示用画像メモリアクセス手段と、を少なくとも有する画像処理装置における表示用画像メモリのアクセス方法において、前記表示用画像メモリ・インタフェースは、前記表示用画像メモリから表示用FIFOへの前記画像データまたは前記文字データのバースト読出しを最優先で実行し、該バースト読出しが1単位終了したときに、書込み用FIFOから前記表示用画像メモリへ前記画像データ若しくは前記文字データのバースト書込みまたは前記文字データの読出しコマンドを1回実行することを特徴とするものである。
また、請求項9に記載の発明は、請求項8に記載の発明において、前記バースト読出しは、モニタ用の水平同期信号に同期して最優先で実行されることを特徴とするものである。
また、請求項10に記載の発明は、請求項8〜請求項9のいずれかに記載の発明において、前記画像データの書込みまたは文字データのバースト書込みは、バースト可能フラグがセットされている限り継続するものであることを特徴とするものである。
また、請求項11に記載の発明は、請求項8〜請求項10のいずれかに記載の発明において、前記文字データの読出しコマンドは、読出しフラグと前記文字データが保持されているアドレスとを含み、前記表示用画像メモリ・インタフェースは、前記アドレスで指定される領域に保持されている前記文字データを読出し、前記表示用画像メモリ・インタフェースのレジスタに格納するという手順で実行されることを特徴とするものである。
また、請求項12に記載の発明は、請求項8〜請求項10のいずれかに記載の発明において、前記1単位とは、あらかじめ決められた画素数またはあらかじめ決められた文字数であることを特徴とするものである。
請求項1〜請求項7に記載の発明によると、CPU2が画像データまたは文字データを書込み用FIFO5に書込む処理と、表示用画像メモリ・インタフェースが書込み用FIFO5から表示用画像メモリ9へ該画像データまたは文字データをバースト転送する処理が非同期で効率的に実行され、
また、編集のために文字データを表示用画像メモリ9から読出すことも、文字読出しコマンドを書込み用FIFO5に書込むことにより、上記の画像データまたは文字データの書込みおよび読出しと非同期で効率的に実行されることが可能な画像処理装置を提供することができる。
また、請求項8〜請求項12に記載の発明によると、CPU2が画像データまたは文字データを書込み用FIFO5に書込む処理と、表示用画像メモリ・インタフェースが書込み用FIFO5から表示用画像メモリ9へ該画像データまたは文字データをバースト転送する処理が非同期で効率的に実行され、
また、編集のために文字データを表示用画像メモリ9から読出すことも、文字読出しコマンドを書込み用FIFO5に書込むことにより、上記の画像データまたは文字データの書込みおよび読出しと非同期で効率的に実行されることが可能な表示用画像メモリの効率的なアクセス方法を提供することができる。
本発明の画像処理装置のブロック図 本発明の比較回路の動作を示すフロー図 本発明の書込み用FIFOから表示用画像メモリへの書込み等を示すフロー図 本発明の表示用画像メモリからのバースト読出しのタイミング図 本発明の表示用画像メモリへのバースト書込みのタイミング図 本発明の書込み用FIFOのフォーマット図
以下、本発明の実施の形態について図を参照して説明する。
図1は、本発明の画像処理装置のブロック図である。
1はカメラ(非図示)で撮像された画像データを記憶するカメラ用画像メモリ、2は画像データの処理および該画像データに重畳する文字データ(以降、文字データという)に係る処理を行うCPU、3は書込み用FIFO5に転送される画像データのロウアドレスを先回の画像データのロウアドレスと比較する比較器、4は書込み用FIFO5に先回転送された画像データのロウアドレスを保持するロウアドレス保持部、5はCPU2から転送された画像データおよび文字データを表示用画像メモリに書込むためにバッファリングするための書込み用FIFO、6は画像データおよび文字データを表示用画像メモリ9からモニタ(非図示)へ転送するときにバッファリングするための表示用FIFO、7は表示用画像メモリを読み/書きするときの表示用画像メモリ・インタフェース、8は表示用画像メモリ・インタフェース7が有し画像データの読出し、書込み、文字データの読出し、書込みに係る表示用画像メモリへのアクセスを調停するアービタ、9は表示のための画像データおよび文字データを保持するための表示用画像メモリ、10はモニタ表示のHSYNC信号(水平同期信号)を生成する同期信号ジェネレータである。なお、表示用画像メモリ9の画像データ領域と文字データ領域はロウアドレスによって区別される。
11は表示用画像メモリへのアクセス手段であり、比較器3、ロウアドレス保持部4、書込み用FIFO5、表示用FIFO6、表示用画像メモリ・インタフェース7、アービタ8、同期信号ジェネレータ10を含み、たとえば、ASICで実現される。
20は書込み用FIFO5に書込まれた画像データまたは文字データを表示用画像メモリ9へバースト書込みできるか否かを示すバースト可能フラグ、21は同期信号ジェネレータ10が生成しモニタ(非図示)および表示用画像メモリ・インタフェース7へ出力されるHSYNC信号(水平同期信号)、22はHSYNC信号21からあらかじめ設定された時間遅れて表示用FIFO6へ蓄積している画像データまたは文字データのモニタ(非図示)出力を指示するDISP信号、23はモニタ(非図示)へ出力される画像データまたは文字データ、24はカメラ(非図示)から転送されるカメラ画像データである。
本発明が従来技術と異なる部分は、比較器3、ロウアドレス保持部4および書込み用FIFO5を備えた部分および表示用画像メモリ・インタフェース7にアービタ8を設けた点である。
なお、図1では、比較器3を、CPU2と書込み用FIFO5の間に配置したが、書込み用FIFO5と表示用画像メモリ・インタフェースとの間に配置することも可能である。
また、表示用画像メモリへのアクセス手段11は、ASICのみならず個別の論理回路で構成することも可能であることは言うまでもない。
次に、画像データの表示用画像メモリ9からの読出し、画像データの表示用画像メモリ9への書込み、文字データの読出しおよび書込みに関わる一連の動作について図4を用いて説明する。
その一連の動作のタイミングのベースとして、同期信号ジェネレータ10が、モニタへ出力する水平同期信号となるHSYNC信号を生成する。該HSYNC信号は、モニタへ出力する画像データまたは文字データを表示用画像メモリ9から読出すためのトリガとしても利用される。
HSYNC信号が出力されると、図4に示すように、モニタへ送出する画像データまたは文字データが表示用画像メモリ9から読出される。
たとえば、水平方向の画素数が640であるVGAタイプのモニタへ送出する場合、画像データを読出す16BURSTと文字データを読出す16BURSTを交互にそれぞれ20回繰り返して、表示用FIFO6に1水平ライン分の画像データおよび文字データとを読出す。該文字データを画像データに重畳する処理は、モニタ側で行われる。
そして、16BURSTと16BURSTとの間、または、画像データと文字データの16BURSTをそれぞれ20回繰り返した後であって次のHSYNC信号が立ち上がるまでは、書込み用FIFO5に蓄積されているデータを読出すCPUWRITEが実行されるが、その詳細は後述する。
また、これらの16BURSTおよびCPUWRITEの実行制御をアービタ8がHSYNC信号に同期して行うことによって表示用画像メモリ9へのアクセスが調停される。
なお、BURSTとはバーストアクセスを意味し、本例では、32ビットのデータのバーストアクセスを意味する。nBURSTは、BURSTをn回(nは整数)行うことを意味する。1画素は16ビットで構成されており、1BURSTで2画素のバーストアクセスが可能であり、16BURSTを20回繰り返すと640画素を表示用画像メモリ9から読出して表示用FIFO6へ転送できることになる。
また、文字データについても、漢字1文字は16ビットで構成されており、1BURSTで2文字のバーストアクセスが可能である。アルファベット1文字は8ビットで構成されており、1BURSTで4文字のバーストアクセスが可能である。そして、16BURSTを20回繰り返すと、1水平ライン分の漢字またはアルファベットを読出すことができる。このような1単位のバースト読出しは、ロウアドレスが同一で、カラムアドレスをあらかじめ決められた値、たとえば、16ずつずらしながら実行されるが、これに限定される訳ではない。
図2に示すフロー図を用いて、CPU2から書込み用FIFO5に転送される画像データまたは文字データにバースト可能フラグをセットする比較器3の動作について説明する。
まず比較器3は、CPU2が書込み用FIFO5に書込む画像データまたは文字データをフェッチする(Step1)。Step1において、データと記載しているのは、画像データまたは文字データを総称することを意味するが、他の場所においても同様である。
次に、ロウアドレス保持部4に保持されている先回のロウアドレスと今回のロウアドレスを比較し(Step2)、両者が等しい場合、バースト可能フラグをセット(たとえば‘1’)しStep1へ移行する(Step3)。先回のロウアドレスと今回のロウアドレスが異なる場合、バースト可能フラグをリセット(たとえば‘0’)し処理を抜ける(Step4)。
なお、バースト可能フラグは、図6に示すように書込み用FIFO5に書込まれる情報に割り付けられた1ビットの情報であり、セットされている場合はバースト転送可能であることを、リセットされている場合はバースト転送不可能であることを示す。
次に、先に述べたCPUWRITE、すなわち、CPU2が書込み用FIFO5に書込んだ画像データまたは文字データを表示用画像メモリ9に書込む動作および表示用画像メモリ9から文字データを読出す動作について、図3に示すフロー図を用いて説明する。
表示用画像メモリ・インタフェース7のアービタ8は、表示用FIFO6への画像データまたは文字データのバースト転送を一単位(たとえば16BURST)終了した後、図3に示すCPUWRITE処理を起動する。
起動されると最初に、書込み用FIFO5にデータが存在するか確認し(Step10)、データが存在しない場合は処理を抜ける。
データが存在する場合、先頭のデータのR/WフラグがR(Read)であるか確認する(Step11)。
R/WフラグがRであれば、編集等のための文字データ読出しコマンドなので、アドレス(ロウ、カラム)で指定された文字データを表示用画像メモリ9からバースト読出しして、表示用画像メモリ・インタフェース7内のレジスタ(非図示)に格納する(Step18)。CPU2は該レジスタをアクセスすることによって文字データを得る。
R/WフラグがRでなくてWであれば、書込み用FIFO5から、その1段分のデータを読み込み(Step12)表示用画像メモリ9へバースト転送する(Step13)。転送先は、そのロウアドレスによって決定され、画像データまたは文字データの領域のいずれかになる。
続けて、書込み用FIFO5にデータが存在するか否か確認し(Step14)、存在しない場合はStep17へ移行する。
書込み用FIFO5にデータが存在する場合は、その先頭のデータのR/WフラグがR(Read)であるか確認し(Step15)、Rであれば、そのデータを読み込まないでStep17へ移行する。
R/WフラグがRでなくてWであれば、そのデータのバースト可能フラグがセットされているか確認し(Step16)、セットされていればStep12へ移行し、Step12以降の処理を繰り返す。そのバースト可能フラグがセットされていなければ、Step17へ移行する。
Step17では、プリチャージ・コマンドを実行し、一連の処理を抜ける。なお、プリチャージ・コマンドとは、表示用画像メモリ9の内部バッファにバースト書込みされた画像データまたは文字データを、実際のメモリアレイへ一括して転送するコマンドのことである。
一連のバースト転送は、書込み用FIFO5の先頭のデータのバースト可能フラグがリセットされているとき、書込み用FIFO5の先頭にデータが存在しないときまたは書込み用FIFO5の先頭のデータが文字データ(R)であるときに終了する。
バースト可能フラグがリセットされるのは、画像データのロウアドレスが変化したときのみならず、画像データの後に文字データ(W)が続いてそのロウアドレスが変化したときまたは文字データ(W)の後に画像データが続いてそのロウアドレスが変化したときである。表示用画像メモリ9において、画像データの領域と文字データの領域はロウアドレスが異なる領域に設定されているので、画像データの後に文字データ(W)が続いた場合または文字データ(W)の後に画像データが続いた場合、必然的にそのロウアドレスが変化するからである。
なお、文字データ(W)とは表示用画像メモリ9の文字データ領域に書込まれる文字データであり、文字データ(R)とは表示用画像メモリ9の文字データ領域の指定されたアドレスから文字データを読出すコマンドを意味する。
なお、CPU2は、図3に示すCPUWRITE処理とは非同期で、カメラ用画像メモリ1から画像データを読み込んで画像処理を行い、いつでも書込み用FIFO5に書込むことができる。また、画像データに重畳される文字データを編集して、いつでも書込み用FIFO5に書込むことができるし、編集のために文字データを読出すコマンドをいつでも書込み用FIFO5に書込むことができる。
図5に、表示用画像メモリ9へ画像データをバースト転送で書込むタイミングの例を示す。
同図中、CLKは同期信号ジェネレータ10にて、水晶発振子(非図示)が生成する基本クロックを分周して生成されたバーストアクセスのためのクロック信号であって、該クロック信号の1周期で、1回のバーストアクセスが行われる。1回のバーストアクセスで書込み用FIFO5の1段分のデータが転送される。
同図中のコマンドのAct(Actv)は、表示用画像メモリ9をアクティヴェイトして読出しおよび書込みを可能にするものである。その後、16BURST(非図示)により画像データまたは文字データをバースト読出しする。
それに続くW(Write)は、16BURSTによる読出しが終了した後、画像データまたは文字データの4回のバースト書込みを行う例である。
最後のP(Pre)はプリチャージ・コマンドであり、バースト可能フラグがリセットされる等してそれまでのバーストアクセスを終了したことを表示用画像メモリ9に知らせ、表示用画像メモリ9は、内部バッファに保持されている画像データまたは文字データを実際のメモリアレイへ一括して転送する。
なお、CA(Column Address)はカラムアドレス、RA(Row Address)はロウアドレス、D(Data)は、バースト書込みされる画像データまたは文字データである。
図6は、書込み用FIFO5に書込まれる画像データ、文字データまたは文字データ読出しコマンドのフォーマットを示すものである。
同図中、データは、表示用画像メモリ9に書込まれる画像データまたは文字データである。ただし、文字データ読出しコマンドの場合は不定で構わない。
同図中、R/Wは、R(Read)/W(Write)フラグを意味し、表示用画像メモリ9に書込まれる画像データおよび文字データにはWフラグが設定される。編集のために表示用画像メモリ9から文字データを読出すコマンドにはRフラグが設定される。たとえば、Rフラグは‘1’、Wフラグは‘0’に設定される。
同図中Fは、画像データまたは文字データを表示用画像メモリ9にバースト書込み可能か否かを示すバースト可能フラグである。
アドレス欄には、書込み先または読み込み元のロウアドレス(たとえば、13ビット)とカラムアドレス(たとえば、10ビット)が設定される。
このように、書込み用FIFO5には、表示用画像メモリ9へ書込まれる画像データ、表示用画像メモリ9へ書込まれる文字データ、表示用画像メモリ9からの文字データの読出しコマンドが蓄積される。
以上述べたように、本発明によれば、CPU2が画像データまたは文字データを書込み用FIFO5に書込む処理と、表示用画像メモリ・インタフェースが書込み用FIFO5から表示用画像メモリ9へ該画像データまたは文字データをバースト転送する処理が非同期で効率的に実行される。
また、編集のために文字データを表示用画像メモリ9から読出すことも、文字読出しコマンド(文字データ(R))を書込み用FIFO5に書込むことにより、上記の画像データまたは文字データの書込みおよび読出しと非同期で効率的に実行される。
1 カメラ用画像メモリ
2 CPU
3 比較器
4 ロウアドレス保持部
5 書込み用FIFO
6 表示用FIFO
7 表示用画像メモリ・インタフェース
8 アービタ
9 表示用画像メモリ
10 同期信号ジェネレータ
11 表示用画像メモリへのアクセス手段
20 バースト可能フラグ
21 HSYNC信号(水平同期信号)
22 DISP信号
23 モニタ表示用画像データ・文字データ

Claims (12)

  1. カメラで撮像された画像を保持するカメラ用画像メモリと、前記カメラ画像メモリに保持された画像に対して画像処理を行うCPUと、その結果得られた画像データおよび前記画像データに重畳する文字データを保持する表示用画像メモリと、前記表示用画像メモリをアクセスする表示用画像メモリアクセス手段と、を少なくとも有する画像処理装置において、
    前記表示用画像メモリアクセス手段が、
    前記CPUが前記画像データまたは前記文字データを書込むメモリである書込み用FIFOと、
    前記書込み用FIFOに書込まれる前記画像データまたは前記文字データのロウアドレスを保持するロウアドレス保持部と、
    前記ロウアドレスと前記ロウアドレス保持部に保持されたロウアドレスを比較し一致する場合前記画像データまたは前記文字データのバースト可能フラグをセットし、一致しない場合前記バースト可能フラグをリセットする比較器と、
    前記表示用画像メモリへのアクセスを調停するアービタを有する表示用画像メモリ・インタフェースと、
    前記表示用画像メモリから読出された前記画像データまたは前記文字データが保持される表示用FIFOと、
    表示のための水平同期信号を生成する同期信号ジェネレータと、
    を備えたことを特徴とする画像処理装置。
  2. 前記表示用画像メモリ・インタフェースは、前記アービタの調停により、表示用画像メモリに保持されている前記画像データまたは前記文字データの前記表示用FIFOへの転送を、前記水平同期信号に同期して最優先で実行することを特徴とする請求項1に記載の画像処理装置。
  3. 前記表示用画像メモリ・インタフェースは、前記アービタの調停により、前記表示用FIFOへの読出しが1単位終了する毎に、前記書込み用FIFOに蓄積されている前記画像データまたは前記文字データを前記表示用画像メモリにバースト書込みする
    ことを特徴とする請求項1または請求項2のいずれかに記載の画像処理装置。
  4. 前記画像データの書込みまたは前記文字データの書込みは、バースト可能フラグがセットされている限り前記書込みFIFOから前記表示用画像メモリへバースト転送されるものであることを特徴とする請求項1〜請求項3に記載の画像処理装置。
  5. 前記表示用画像メモリは、そのロウアドレスによって区分される前記画像データの記憶領域と前記文字データの記憶領域を持つことを特徴とする請求項1〜請求項4のいずれかに記載の画像処理装置。
  6. 前記書込み用FIFOに、読出しフラグと文字データが保持されているアドレスを含む文字データの読出しコマンドが書込まれた場合、前記表示用画像メモリ・インタフェースは、前記アドレスで指定される領域に保持されている前記文字データを読出して、前記表示用画像メモリ・インタフェースのレジスタに格納することを特徴とする請求項1〜請求項5のいずれかに記載の画像処理装置。
  7. 前記表示用画像メモリアクセス手段は、前記書込み用FIFOと、ロウアドレス保持部と、前記比較器と、前記表示用画像メモリ・インタフェースと、前記表示用FIFOと、前記同期信号ジェネレータと、を少なくとも含むASICであることを特徴とする請求項1〜請求項6のいずれかに記載の画像処理装置。
  8. カメラで撮像された画像を保持するカメラ用画像メモリと、前記カメラ画像メモリに保持された画像に対して画像処理を行うCPUと、その結果得られた画像データおよび前記画像データに重畳する文字データを保持する表示用画像メモリと、前記表示用画像メモリをアクセスする表示用画像メモリアクセス手段と、を少なくとも有する画像処理装置における表示用画像メモリのアクセス方法において、
    前記表示用画像メモリ・インタフェースは、前記表示用画像メモリから表示用FIFOへの前記画像データまたは前記文字データのバースト読出しを最優先で実行し、該バースト読出しが1単位終了したときに、書込み用FIFOから前記表示用画像メモリへ前記画像データ若しくは前記文字データのバースト書込みまたは前記文字データの読出しコマンドを1回実行することを特徴とする表示用画像メモリのアクセス制御方法。
  9. 前記バースト読出しは、モニタ用の水平同期信号に同期して最優先で実行されることを特徴とする請求項8に記載の表示用画像メモリのアクセス制御方法。
  10. 前記画像データの書込みまたは文字データのバースト書込みは、バースト可能フラグがセットされている限り継続するものであることを特徴とする請求項8または請求項9のいずれかに記載の表示用画像メモリのアクセス制御方法。
  11. 前記文字データの読出しコマンドは、読出しフラグと前記文字データが保持されているアドレスとを含み、前記表示用画像メモリ・インタフェースは、前記アドレスで指定される領域に保持されている前記文字データを読出し、前記表示用画像メモリ・インタフェースのレジスタに格納するという手順で実行されることを特徴とする請求項8〜請求項10に記載の表示用画像メモリのアクセス制御方法。
  12. 前記1単位とは、あらかじめ決められた画素数またはあらかじめ決められた文字数であることを特徴とする請求項8〜請求項11のいずれかに記載の表示用画像メモリのアクセス制御方法。
JP2009049351A 2009-03-03 2009-03-03 画像処理装置及び画像処理方法 Expired - Fee Related JP5218915B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009049351A JP5218915B2 (ja) 2009-03-03 2009-03-03 画像処理装置及び画像処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049351A JP5218915B2 (ja) 2009-03-03 2009-03-03 画像処理装置及び画像処理方法

Publications (3)

Publication Number Publication Date
JP2010204360A true JP2010204360A (ja) 2010-09-16
JP2010204360A5 JP2010204360A5 (ja) 2010-11-25
JP5218915B2 JP5218915B2 (ja) 2013-06-26

Family

ID=42965913

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049351A Expired - Fee Related JP5218915B2 (ja) 2009-03-03 2009-03-03 画像処理装置及び画像処理方法

Country Status (1)

Country Link
JP (1) JP5218915B2 (ja)

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05318983A (ja) * 1992-05-20 1993-12-03 Iwatsu Electric Co Ltd ラスタプロッタ
JPH06149662A (ja) * 1992-11-02 1994-05-31 Toshiba Corp Romバースト転送の連続読みだし拡大方式およびその方式を用いたrom内蔵型マイクロコンピュータシステム
JPH1013841A (ja) * 1996-06-20 1998-01-16 Oki Electric Ind Co Ltd 画像復号方法および画像復号装置
JPH10334226A (ja) * 1997-06-04 1998-12-18 Hitachi Ltd 画像データ記憶装置
JP2002132577A (ja) * 1993-10-15 2002-05-10 Hitachi Ltd データ処理システム
JP2005190092A (ja) * 2003-12-25 2005-07-14 Matsushita Electric Ind Co Ltd メモリアクセスコントロール回路
JP2005354173A (ja) * 2004-06-08 2005-12-22 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
JP2007072910A (ja) * 2005-09-08 2007-03-22 Ricoh Co Ltd 画像入力装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05318983A (ja) * 1992-05-20 1993-12-03 Iwatsu Electric Co Ltd ラスタプロッタ
JPH06149662A (ja) * 1992-11-02 1994-05-31 Toshiba Corp Romバースト転送の連続読みだし拡大方式およびその方式を用いたrom内蔵型マイクロコンピュータシステム
JP2002132577A (ja) * 1993-10-15 2002-05-10 Hitachi Ltd データ処理システム
JPH1013841A (ja) * 1996-06-20 1998-01-16 Oki Electric Ind Co Ltd 画像復号方法および画像復号装置
JPH10334226A (ja) * 1997-06-04 1998-12-18 Hitachi Ltd 画像データ記憶装置
JP2005190092A (ja) * 2003-12-25 2005-07-14 Matsushita Electric Ind Co Ltd メモリアクセスコントロール回路
JP2005354173A (ja) * 2004-06-08 2005-12-22 Seiko Epson Corp 表示コントローラ、電子機器及び画像データ供給方法
JP2007072910A (ja) * 2005-09-08 2007-03-22 Ricoh Co Ltd 画像入力装置

Also Published As

Publication number Publication date
JP5218915B2 (ja) 2013-06-26

Similar Documents

Publication Publication Date Title
JP4845475B2 (ja) 画像表示装置およびその制御方法
JP6632876B2 (ja) バッファメモリ装置及び表示駆動デバイス
JP6601020B2 (ja) 撮像表示装置
JP2006301724A (ja) メモリコントローラ、画像処理コントローラ及び電子機器
JP5218915B2 (ja) 画像処理装置及び画像処理方法
JP2007079077A (ja) タイミングコントローラ及び画像表示装置
JP5327482B2 (ja) 画像処理装置及び画像処理方法
JP5675278B2 (ja) データ処理装置および画像処理装置
JP2010204360A5 (ja)
JP2013195963A (ja) 画像処理装置、集積回路装置及び画像表示システム
JP5583563B2 (ja) データ処理装置
EP3197144B1 (en) Image pickup device, image processing device, and image pickup and display device
JP5537392B2 (ja) データ処理装置
JP6284799B2 (ja) データ処理装置及びデータ処理方法
JP2011048238A (ja) 表示コントローラ及びそれを用いた電子機器
JP5754208B2 (ja) 画像処理装置、画像処理システム、及びバンク管理方法
JP3349941B2 (ja) 表示制御装置
JP5321799B2 (ja) マイクロコンピュータを含んだシステム
JP2007272667A (ja) リングバッファ装置
JPH07261703A (ja) 液晶表示制御装置
JP2001243446A (ja) 画像入力処理装置及び処理方法
US20180090110A1 (en) Apparatus and method for video frame rotation
JP4835872B2 (ja) 画像処理装置
JP2004294677A (ja) 表示制御回路
JP2010003396A (ja) 半導体記憶装置及びそのデータ入出力方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101008

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130208

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130221

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160315

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees