JP4845475B2 - 画像表示装置およびその制御方法 - Google Patents

Description

本発明は画像表示装置に関し、特にフォントやピクチャデータなどのラスタ画像をフレーム画像の一部に重畳して表示する画像表示装置に関する。

このような画像表示装置では、フレーム画像における表示のスキャン中に、フォントやピクチャデータなどの表示ラスタ画像を、予め格納されるメモリから、所定時間内に転送しなくてはならない。この所定時間は、フレーム画像の表示クロックや解像度などで決定される。ラスタ画像の転送が、所定時間内になされない場合には、フレーム画像に、ラスタ画像が正しく表示されなくなるため、ラスタ画像の転送に要する時間を短縮する必要があった。

特許文献1に開示される画像表示装置は、フォントデータ変換回路１２２と、フォントアドレス生成回路１２３とを備えている。ビデオメモリ１３６にビデオメモリプレーン１０３を加え、文字表示のスキャンラインを指定するスキャンラインカウント手段の出力に対応して、メモリインタフェース１２４を介して、ビデオメモリプレーン１０３の連続空間から各文字のフォントデータを表示データの１つとしてスキャンライン単位毎の文字テキストコード順に連続してアクセスおよび転送し、表示回路１２５からＣＲＴ装置に画像信号を出力する。

これにより、同一のスキャンラインにおける表示文字が、文字コードの離れている文字で構成される場合でも、フォントデータがスキャンライン単位に連続した２５６バイトのビデオメモリ領域に格納されているため、常にＤＲＡＭの高速アクセスを使用して転送することができ、ひいては、転送に要する時間を短縮することができる。
特開平１０−１６１６３８

近年、画像データを格納するような大容量メモリとして、バースト転送により高速に大量のデータを転送することができるため、ＳＤＲＡＭを用いることが主流になりつつある。ＳＤＲＡＭにおけるバースト転送では、連続するアドレスに格納されるデータが高速に転送される反面、バースト転送に先立ち、転送元アドレスやバースト長などの設定にかかる期間が長いため、バースト長が短い場合には、データ転送におけるスループットの低下を招くこととなる。

しかしながら、特許文献１の画像表示装置において、フォントデータを格納するメモリとしてＳＤＲＡＭを用いる場合には、以下の問題が生じる。
すなわち、特許文献１の画像表示装置では、１つのフォントデータについて、連続するアドレスに格納されるデータが１スキャンライン分のみであるため、１度のバースト転送において転送されるフォントデータの転送量が１スキャンライン分に制限される。１スキャンライン当りのフォントデータが小さい場合には、バースト長が短くなり、スループットの低下を招くこととなり問題である。

さらに、特許文献１の画像表示装置では、フォントデータが格納されているビデオメモリプレーン１０２とは別の空間でビデオメモリプレーン１０２と同容量のビデオメモリプレーン１０３が必要である。このため、ビデオメモリサイズが大きくなり、ひいては画像表示装置の回路規模が大きくなり問題である。

ところで、一般的なバースト転送を行う装置では、バースト転送における転送先の記憶装置にＦＩＦＯを用いることが知られている。そこで、ラスタ画像をフレーム画像の一部に重畳して表示する画像表示装置において、バースト転送の転送先の記憶装置にＦＩＦＯを用いる場合について想定し、このような画像表示装置について考察する。
ＦＩＦＯを用いた画像表示装置について、バースト転送ごとに、１つのスキャンラインのみが転送される場合には、フレーム画像のスキャン順と同じ順に、スキャンラインがＦＩＦＯに格納されることとなる。従って、格納順にＦＩＦＯからスキャンラインを取り出すことにより、正しくフレーム画像に重畳して出力することができる。

これに対して、バースト転送ごとに、複数のスキャンラインが転送される場合には、連続して複数のスキャンラインがＦＩＦＯに格納されることとなる。すなわち、ＦＩＦＯへのスキャンラインの格納順が、フレーム画像のスキャン順に一致しないということになる。このため、ＦＩＦＯから格納順にスキャンラインを取り出しても、正しくフレーム画像に重畳して出力することができない。正しく出力するためには、ＦＩＦＯからのスキャンライン出力の並び替えをフレーム画像のスキャン順に行なうなどの手段を講じる必要が生じる。このため、ＦＩＦＯの制御が複雑になり、ひいては、画像表示装置の複雑化を招来し問題である。

本発明は前記背景技術の課題に鑑みてなされたものであって、ＳＤＲＡＭにおけるバースト転送のスループットを向上させ、ＦＩＦＯの制御を簡易に行うことができる画像表示装置およびその制御方法を提供することを目的とする。

その解決手段は、１つのフレームに表示される第１ラスタ画像データの一部に重畳して配置され複数のスキャンラインで構成される第２ラスタ画像データがバースト転送により入力される画像表示装置であって、予め定められたバースト長のバースト転送一回当りで転送可能な第２ラスタ画像データのスキャンラインの最大数と同数が備えられ、該スキャンラインのライン番号に対応付けられるファーストインファーストアウト（ＦＩＦＯ）メモリと、ファーストインファーストアウト（ＦＩＦＯ）メモリがバースト転送に必要な残存メモリ領域の容量を有する場合に発せられる入力許可信号に応じて、バースト転送により入力される第２ラスタ画像データを、スキャンラインのライン番号に対応付けられたファーストインファーストアウト（ＦＩＦＯ）メモリに格納する入力制御部と、を備えることを特徴とする画像表示装置である。

また、他の解決手段は、１フレームに表示される第１ラスタ画像データの一部に重畳して配置され複数のスキャンラインで構成される第２ラスタ画像データをバースト転送するステップと、予め定められたバースト長のバースト転送一回当りで転送可能な第２ラスタ画像データのスキャンラインの最大数と同数が備えられ、該スキャンラインのライン番号に対応付けられるファーストインファーストアウト（ＦＩＦＯ）メモリに対し、ファーストインファーストアウト（ＦＩＦＯ）メモリがバースト転送に必要な残存メモリ領域の容量を有する場合に発せられる入力許可信号に応じて、バースト転送により入力される第２ラスタ画像データを、第２ラスタ画像データにおけるスキャンラインのライン番号に対応付けられたファーストインファーストアウト（ＦＩＦＯ）メモリに格納するステップと、を備えることを特徴とする画像表示装置の制御方法である。

本発明の画像表示では、予め定められたバースト長のバースト転送一回当りで転送可能な第２ラスタ画像データのスキャンラインの最大数と同数が備えられ、該スキャンラインのライン番号に対応付けられるファーストインファーストアウト（ＦＩＦＯ）メモリを備えており、ファーストインファーストアウト（ＦＩＦＯ）メモリがバースト転送に必要な残存メモリ領域の容量を有する場合に発せられる入力許可信号に応じて、バースト転送により入力される第２ラスタ画像データが、スキャンラインのライン番号に対応付けられたファーストインファーストアウト（ＦＩＦＯ）メモリに格納される。第１ラスタ画像データに重畳して出力する際には、出力すべきスキャンラインのライン番号に応じたＦＩＦＯを選択することにより正しく表示することができる。このため、本発明では、バースト転送により入力される第２ラスタ画像データ格納する手段としてＦＩＦＯを備えて、しかも、ＦＩＦＯからのスキャンライン出力の並べ替えなどのように複雑な制御をすることなしで、正しく第１ラスタ画像データに重畳して出力することができる画像表示装置となし得る。

本発明を適用することにより、ＳＤＲＡＭにおけるバースト転送のスループットを向上させ、ＦＩＦＯの制御を簡易に行うことができる画像表示装置およびその制御方法を提供することができる。

以下、本発明の実施にかかる発明について具体化した実施形態を図１〜図１０を参照しつつ詳細に説明する。

図1は、本発明の一例である画像表示装置１の回路ブロック図である。
画像表示装置１は、ラスタ画像からなるフォントデータＦＤを、予め定められた配置情報ＰＩに基づいて、ラスタ画像からなるフレーム画像ＦＰの一部に重畳して出力するためのシステムである。

画像表示装置１の説明に先立ち、フレーム画像ＦＰ、フォントデータＦＤ０〜２および配置情報ＰＩについて説明する。
図２は、フレーム画像ＦＰの一部に重畳されて配置されるフォントデータＦＤ０〜２の一例を示している。フォントデータＦＤ０〜２は、１画素当り１バイトのサイズからなるラスタ画像データであり、フォントデータＦＤ０は“Ａ”文字を表わす８バイト×８バイトのサイズのラスタ画像データ、フォントデータＦＤ１は“Ｂ”文字を表わす１６バイト×８バイトのサイズのラスタ画像データ、フォントデータＦＤ２は“Ｃ”文字を表わす８バイト×８バイトのサイズのラスタ画像データである。また、それぞれのフォントデータＦＤ０〜２に対応するカッコ内の数字は、配置される座標を表わしている。例えば、フォントデータＦＤ０における（１２，８）は、フォントデータＦＤ０が水平方向の座標Ｘ＝１２、垂直方向の座標Ｙ＝８に配置されていることを示している。それぞれの座標Ｘおよび座標Ｙは、１刻みで設定可能であり、図２の例では、フォントデータＦＤ２は、フォントデータＦＤ０およびフォントデータＦＤ１に対して、垂直方向に４だけずれた位置に配置されている。

フォントデータＦＤは、後述するＳＤＲＡＭ３のフォントデータ領域ＦＤＲから転送されて出力される。図３に示すように、フォントデータ領域ＦＤＲには、フォントデータＦＤがフォント番号ＦＮ単位ごとのスキャンライン順に格納されている。また、フォントデータＦＤの種類ごとに異なる番号となるフォント番号ＦＮが割り振られている。本実施形態では、フォント番号ＦＮについて、フォントデータＦＤ０には０が、フォントデータＦＤ１には１が、フォントデータＦＤ２には２がそれぞれ割り振られている。また、各フォントデータＦＤにおいて、スキャンラインごとにライン番号ＬＮが割り振られている。フォントデータＦＤ０およびＦＤ２には、８画素ごとに異なるライン番号ＬＮが割り振られ、フォントデータＦＤ１には、１６画素ごとに異なるライン番号ＬＮが割り振られている。
本実施形態の画像表示装置１においては、バス幅は４バイト（３２ビット）であり、バースト長は８ワード固定であるため、バースト転送ごとに、３２バイト分のフォントデータＦＤが転送されることとなる。

次いで、フレーム画像ＦＰに対する各フォントデータを配置するための配置情報ＰＩについて説明する。
配置情報ＰＩは、各フォントデータＦＤのスキャンラインごとに、配置する座標Ｘ，Ｙと、フォント番号ＦＮと、ライン番号ＬＮと、フォントの水平サイズを示す水平サイズＨＳと、フォントデータの格納先の先頭アドレスを示す先頭アドレスＡＤＳとを要素として持つ。図４に示すように、この配置情報ＰＩは、それぞれの座標Ｘ，Ｙの情報に基づき、フレーム画像ＦＰのスキャン順に整列されて、配置情報テーブルＰＩＴとして構成されている。すなわち、配置情報テーブルＰＩＴにおいて、配置情報ＰＩは、座標Ｙが小さいほど先頭近くに配置され、同じ座標Ｙの場合には、座標Ｘが小さいほど先頭近くに配置されることとなる。

なお、本実施例では、この配置情報テーブルＰＩＴは、ＳＤＲＡＭ３の連続する領域に格納される。図５に示すように、一つの配置情報ＰＩには、座標Ｘ，Ｙ、フォント番号ＦＮ、ライン番号ＬＮ、水平サイズＨＳおよび先頭アドレスＡＤＳがこの順に格納されている。また、それぞれの配置情報ＰＩは、座標Ｘ，Ｙに基づき、フレーム画像ＦＰのスキャン順に配置されている。また、配置におけるアドレスの間隔は、１つの配置情報ＰＩが占める領域のサイズである配置情報サイズＳＰＩである。すなわち、図５に示すように、配置情報テーブルＰＩＴにおいて先頭に配置される配置情報ＰＩを配置情報ＰＩ０とし、その先頭アドレスを先頭アドレスＡＴとすると、次に配置される配置情報ＰＩのアドレスは、先頭アドレスＡＴ＋配置情報サイズＳＰＩのアドレス値となる。

図１に戻り、画像表示装置１の各部について詳細に説明する。画像表示装置１には、メモリコントローラ２を介して、ＳＤＲＡＭ３が接続されている。画像表示装置１から、出力許可信号ＤＥＮとともに３２ビットの出力データＤＯが出力される。出力データＤＯはさらに、図示しないシフト回路により、１画素ごとのデータに分割されて、フレーム画像ＦＰの一部に重畳される。

さらに、画像表示装置１は、ＦＩＦＯ０〜ＦＩＦＯ７と、フォントデータＦＤのバースト転送に際し、ＳＤＲＡＭ３に格納されているフォントデータＦＤの転送開始アドレスを生成するフォントアドレス発生部１０と、ＦＩＦＯ０〜ＦＩＦＯ７に対するライト制御を行う入力制御部２０と、ＦＩＦＯ０〜ＦＩＦＯ７に対するリード制御を行う出力制御部３０と、フレーム画像および出力データＤＯとの同期処理を行う同期制御部４０と、ＦＩＦＯ０〜ＦＩＦＯ７の出力から１つを選択して、出力データＤＯを出力する出力選択部５０と、入力許可信号ＩＥＮを生成する入力許可信号生成部６０とを備えている。

フォントアドレス発生部１０は、第１配置情報参照ポインタ１１と、第１配置情報保持部１２と、フォントアドレス生成部１３とを備えている。

第１配置情報参照ポインタ１１では、ＳＤＲＡＭ３からＦＩＦＯ０〜ＦＩＦＯ７へのバースト転送に必要な第１配置情報ＰＩ１を参照するためのアドレスＰＡ１がメモリコントローラ２に出力される。このアドレスＰＡ１は、配置情報テーブルＰＩＴの先頭アドレスＡＴを初期値とし、フォントアドレス生成部１３からの第１カウント指令信号Ｐ１ＣＫごとに配置情報サイズＳＰＩが加算されて出力される。メモリコントローラ２は、ＳＤＲＡＭ３に対し、アドレスＰＡ１を先頭アドレスとするアドレスＳＡを出力して、配置情報ＰＩをアクセスする。これにより、アドレスＰＡ１を先頭とする位置から配置情報サイズＳＰＩ分のデータが、ＳＤＲＡＭ３から画像表示装置１に転送されることとなる。

第１配置情報保持部１２では、アドレスＰＡ１に対応する、ＳＤＲＡＭ３から出力される第１配置情報ＰＩ１の要素のうちフォント番号ＦＮ、ライン番号ＬＮ、水平サイズＨＳおよび先頭アドレスＡＤＳが取得され保持される。また、保持された各要素は、第１フォント番号ＦＮ１、第１ライン番号ＬＮ１、第１水平サイズＨＳ１および第１先頭アドレスＡＤＳ１として出力される。

フォントアドレス生成部１３は、第１フォント番号ＦＮ１、第１ライン番号ＬＮ１、第１水平サイズＨＳ１、第１先頭アドレスＡＤＳ１および入力許可信号ＩＥＮを入力とし、フォントアドレスＦＡおよび第１カウント指令信号Ｐ１ＣＫを出力とする。

フォントアドレスＦＡは、バースト転送ごとに出力される、ＳＤＲＡＭ３からバースト転送される際のフォントデータの先頭アドレスである。フォントアドレス生成部１３は、ライン番号ＬＮおよび水平サイズＨＳに基づき、転送の対象となるフォントデータがバースト転送時の先頭データであるか否かを判断し、フォントデータが先頭データである場合には、フォントアドレスＦＡを出力する。バースト転送時の先頭データの判断について、本実施形態ではバースト長が８ワード固定であり、バースト転送当り３２画素（３２バイト）のデータが転送されるため、３２画素ごとの先頭のライン番号ＬＮを有するものが先頭データであると判断される。例えば、スキャンライン方向のサイズが８画素のフォントデータでは、バースト転送当り、スキャンライン４つ分のフォントデータが転送される。従って、ライン番号ＬＮが０および４のデータがバースト転送の際の先頭データであると判断される。一方、スキャンライン方向のサイズが１６画素のフォントデータでは、バースト転送当り、スキャンライン２つ分のフォントデータが転送される。従って、ライン番号ＬＮが０、２、４、６のデータがバースト転送の際の先頭データであると判断される。
また、フォントアドレスＦＡの演算は、具体的には、取得された第１先頭アドレスＡＤＳ１にフォントデータ領域ＦＤＲの先頭アドレスＡＦＤが加えられることでなされる。

入力許可信号生成部６０では、ＦＩＦＯ０〜ＦＩＦＯ７からそれぞれ出力されるＦＩＦＯフル信号ＦＦ０〜ＦＦ７および第１ライン番号ＬＮ１および第１水平サイズＨＳ１を入力とし、入力許可信号ＩＥＮを出力とする。ＦＩＦＯフル信号ＦＦ０〜ＦＦ７は、ＦＩＦＯ０〜ＦＩＦＯ７において、バースト転送に必要な残存メモリ領域の容量がない場合には、活性状態に遷移する信号である。入力許可信号生成部６０は、ＦＩＦＯフル信号ＦＦ０〜ＦＦ７に応じて、ＦＩＦＯ０〜ＦＩＦＯ７にバースト転送に必要な容量があるか否かを判断し、ＳＤＲＡＭ３からのバースト転送を許可する入力許可信号ＩＥＮを活性状態にする。この入力許可信号ＩＥＮは、バースト転送先のＦＩＦＯフル信号のうちいずれか一つが活性状態になると、非活性状態に遷移し、バースト転送先のうち最後のスキャンラインのデータが格納されるＦＩＦＯのＦＩＦＯフル信号が非活性状態になると、活性状態に遷移する。すなわち、バースト転送の対象となるフォントデータの第１ライン番号ＬＮ１および第１水平サイズＨＳ１に基づき選択されるＦＩＦＯフル信号ＦＦ０〜ＦＦ７のうち一つに応じて、入力許可信号ＩＥＮが活性状態に遷移することとなる。

例えば、スキャンライン方向のサイズが８画素のフォントデータでは、バースト転送当り、スキャンライン４つ分のフォントデータが転送される。従って、ＦＩＦＯフル信号ＦＦ０〜ＦＦ３（またはＦＦ４〜ＦＦ７）が活性状態になると、入力許可信号ＩＥＮは、活性状態に遷移する。また、ライン番号ＬＮが３（または７）のフォントデータがバースト転送の際の最後のデータとなるため、ＦＩＦＯフル信号ＦＦ３（またはＦＦ７）が非活性状態になると、入力許可信号ＩＥＮは活性状態に遷移する。
一方、スキャンライン方向のサイズが１６画素のフォントデータでは、バースト転送当り、スキャンライン２つ分のフォントデータが転送される。従って、ＦＩＦＯフル信号ＦＦ０,ＦＦ１（または、ＦＦ２,ＦＦ３、ＦＦ４,ＦＦ５、ＦＦ６,ＦＦ７）が活性状態になると、入力許可信号ＩＥＮは、活性状態に遷移する。また、ライン番号ＬＮが１（または３、５、７）のフォントデータがバースト転送の際の最後のデータとなるため、ＦＩＦＯフル信号ＦＦ１（またはＦＦ３、ＦＦ５、ＦＦ７）が非活性状態になると、入力許可信号ＩＥＮは活性状態に遷移する。

次いで、入力制御部２０について詳細な説明を行なう。
入力制御部２０は、スキャンライン単位のフォントデータが転送されるごとにインクリメントされるフォントライン数第１カウンタ２１と、第１カウンタ２１の結果に応じて、ＳＤＲＡＭ３からのフォントデータを格納するＦＩＦＯの書き込み制御を行うＦＩＦＯライト制御部２２とを備える。

第１カウンタ２１は、第１水平サイズＨＳ１およびデータ転送クロックＳＣＫを入力とし、計数結果のラインカウント数ＬＮＣを出力とする。ラインカウント数ＬＮＣは、バースト転送ごとにラインカウント数ＬＮＣは０値に初期化され、スキャンライン単位のフォントデータが入力されるごとにインクリメントされる。データ転送クロックＳＣＫ当り４画素のデータが転送されることから、第１水平サイズＨＳ１分のフォントデータを転送するのに足りるクロック数のデータ転送クロックＳＣＫが入力された場合に、ラインカウント数ＬＮＣがインクリメントされる。すなわち、フォントデータＦＤの第１水平サイズＨＳ１を、バースト転送のデータ幅である４画素で除したサイズ比ＨＳＶごとにインクリメントがなされる。このサイズ比ＨＳＶは、具体的には、図示しない第１水平サイズＨＳ１に対する２ビット右シフト回路で求められる。

例えば、スキャンライン方向が８画素のフォントデータでは、サイズ比ＨＳＶは２であり、２クロックのデータ転送クロックＳＣＫごとに、ラインカウント数ＬＮＣがインクリメントされる。一方、スキャンライン方向が１６画素のフォントデータでは、サイズ比ＨＳＶは４であり、４クロックのデータ転送クロックＳＣＫごとに、ラインカウント数ＬＮＣがインクリメントされる。

ＦＩＦＯライト制御部２２は、第１ライン番号ＬＮ１、ラインカウント数ＬＮＣ、入力許可信号ＩＥＮおよびデータ転送クロックＳＣＫを入力とし、ＦＩＦＯ０〜ＦＩＦＯ７へのライト信号ＷＣＫ０〜ＷＣＫ７のうちいずれか一つを出力する。図６および図７で示すように、ＦＩＦＯライト制御部２２では、第１ライン番号ＬＮ１およびラインカウント数ＬＮＣが加算されて選択ＦＩＦＯ番号ＦＳＮが算出され、選択ＦＩＦＯ番号ＦＳＮに応じたＦＩＦＯに対し、データ転送クロックＳＣＫのタイミングに基づくライト信号ＷＣＫｎが出力される。

次いで、フォントデータＦＤのバースト転送について、図６および図７を参照して説明する。
図６は、スキャンラインあたり８画素であるフォントデータＦＤ０のバースト転送のタイミングを示す波形図である。
フォントデータＦＤ０は、バースト転送ごとに４つのスキャンラインが転送され、ＦＩＦＯに格納される。例えば、（１）および（２）で転送されるデータは、ライン番号ＬＮ＝０のスキャンラインである。これと同様に、（３）〜（１６）についても、２つのデータで一つのスキャンラインを転送することとなる。
また、サイズ比ＨＳＶが２であるため、第１カウンタ２１は、２つのデータ転送クロックＳＣＫごとに更新される。すなわち、第１カウンタ２１は、（３）、（５）、（７）、（９）、（１１）、（１３）および（１５）のタイミングで更新されることになる。

（１）において、第１ライン番号ＬＮ１は、０であり、第１カウンタ２１は初期化され、ラインカウント数ＬＮＣには０が出力される。これにより選択ＦＩＦＯ番号ＦＳＮは０となり、ＦＩＦＯ０に対するライト信号ＷＣＫ０に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、単位転送データＲＤＡＴＡの内容がＦＩＦＯ０に格納される。

（２）において、第１カウンタ２１は、更新されないで、ラインカウント数ＬＮＣには引き続き０が出力される。従って、選択ＦＩＦＯ番号ＦＳＮは０であり、ＦＩＦＯ０に対するライト信号ＷＣＫ０に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、単位転送データＲＤＡＴＡの内容がＦＩＦＯ０に格納される。

（３）において、第１カウンタ２１は、更新され、ラインカウント数ＬＮＣには１が出力される。従って、選択ＦＩＦＯ番号ＦＳＮは１に遷移し、ＦＩＦＯ１に対するライト信号ＷＣＫ１に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、単位転送データＲＤＡＴＡの内容がＦＩＦＯ１に格納される。以降、（４）〜（８）についてもラインカウント数ＬＮＣに基づき選択ＦＩＦＯ番号ＦＳＮが決定され、選択ＦＩＦＯ番号ＦＳＮに応じたＦＩＦＯに対し、ライト信号ＷＣＫｎにネガティブパルスが出力される。
また、（９）〜（１６）についても、第１ライン番号ＬＮ１が４に遷移し、ラインカウント数ＬＮＣに４を加算して選択ＦＩＦＯ番号ＦＳＮが決定され、選択ＦＩＦＯ番号ＦＳＮに応じたＦＩＦＯに対し、ライト信号ＷＣＫｎにネガティブパルスが出力される。

図７は、スキャンラインあたり１６画素であるフォントデータＦＤ１のバースト転送のタイミングを示す波形図である。
フォントデータＦＤ１は、バースト転送ごとに２つのスキャンラインが転送されＦＩＦＯに格納される。例えば、（１）〜（４）で転送されるデータは、ライン番号ＬＮ＝０のスキャンラインである。これと同様に、（５）〜（１６）についても、４つのデータで一つのスキャンラインを転送することとなる。
また、サイズ比ＨＳＶが４であるため、第１カウンタ２１は、４つのデータ転送クロックＳＣＫごとに転送される。すなわち、第１カウンタ２１は、（５）、（９）および（１３）のタイミングで更新されることになる。

（１）において、第１ライン番号ＬＮ１は、０であり、第１カウンタ２１は初期化され、ラインカウント数ＬＮＣには０が出力される。これにより選択ＦＩＦＯ番号ＦＳＮは０となり、ＦＩＦＯ０に対するライト信号ＷＣＫ０に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、単位転送データＲＤＡＴＡの内容がＦＩＦＯ０に格納される。（２）〜（４）についても、（１）と同様に、ＦＩＦＯ０に対するライト信号ＷＣＫ０に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、それぞれの単位転送データＲＤＡＴＡの内容がＦＩＦＯ０に格納される。

（５）において、第１カウンタ２１は、更新され、ラインカウント数ＬＮＣには１が出力される。従って、選択ＦＩＦＯ番号ＦＳＮは１に遷移し、ＦＩＦＯ１に対するライト信号ＷＣＫ１に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、単位転送データＲＤＡＴＡの内容がＦＩＦＯ１に格納される。（６）〜（８）についても、（５）と同様に、ＦＩＦＯ１に対するライト信号ＷＣＫ１に、データ転送クロックＳＣＫと同相のネガティブパルスが出力される。これにより、それぞれの単位転送データＲＤＡＴＡの内容がＦＩＦＯ１に格納される。
また、（９）〜（１６）についても、第１ライン番号ＬＮ１が２に遷移し、ラインカウント数ＬＮＣに２を加算して選択ＦＩＦＯ番号ＦＳＮが決定され、選択ＦＩＦＯ番号ＦＳＮに応じたＦＩＦＯに対し、ライト信号ＷＣＫｎにネガティブパルスが出力される。

次いで、出力制御部３０について説明する。
出力制御部３０は、第２配置情報参照ポインタ３１と、第２配置情報保持部３２と、ライン番号保持部３３と、ＦＩＦＯリード制御部３４とを備えている。
第２配置情報参照ポインタ３１では、ＳＤＲＡＭ３からＦＩＦＯ０〜ＦＩＦＯ７へのバースト転送に必要な第２配置情報ＰＩ２を参照するためのアドレスＰＡ２がメモリコントローラ２に出力される。このアドレスＰＡ２は、ＶＳＹＮＣがローレベルに遷移するごとに、配置情報テーブルＰＩＴの先頭アドレスＡＴを初期値され、後述の比較部４３からの一致信号ＣＭＰごとに配置情報サイズＳＰＩが加算されて出力される。メモリコントローラ２は、ＳＤＲＡＭ３に対し、アドレスＰＡ１を先頭アドレスとするアドレスＳＡを出力して、配置情報ＰＩをアクセスする。これにより、アドレスＰＡ２を先頭とする位置から配置情報サイズＳＰＩ分のデータが、ＳＤＲＡＭ３から画像表示装置１に転送されることとなる。

第２配置情報保持部３２では、アドレスＰＡ２に対応する、ＳＤＲＡＭ３から出力される配置情報ＰＩの要素のうち座標Ｘ，Ｙ、ライン番号ＬＮおよび水平サイズＨＳが取得され保持される。また、保持された各要素は、座標ＩＸ，ＩＹ、第２ライン番号ＬＮ２および第２水平サイズＨＳ２として出力される。
ライン番号保持部３３では、後述の出力許可信号ＤＥＮがハイレベルの期間で、第２ライン番号ＬＮ２が保持され、第３ライン番号ＬＮ３が出力される。

ＦＩＦＯリード制御部３４では、入力される第３ライン番号ＬＮ３に応じてＦＩＦＯ０〜ＦＩＦＯ７へのリード信号ＲＣＫ０〜ＲＣＫ７のうちいずれか一つを出力して、ＦＩＦＯに対するリード制御を行う。ＦＩＦＯから出力される出力データＤＯは、４画素分のデータ幅を有するため、１度の読み出しで４画素分のデータを出力することができる。従って、リード信号ＲＣＫ０〜ＲＣＫ７は、４クロックの表示クロックＤＣＫごとに同期して出力される。

次いで、同期制御部４０について説明する。同期制御部４０は、第２配置情報保持部３２から出力される座標ＩＸ，ＩＹを保持する座標情報保持部４１と、フレーム画像ＦＰの同期信号からスキャン位置を生成するフレーム画像データスキャン位置生成部４２と、座標情報保持部４１およびフレーム画像データスキャン位置生成部４２からの出力を比較する比較部４３と、比較部４３のタイミングで出力許可信号ＤＥＮを出力する出力許可信号カウンタ４４とを備えている。

座標情報保持部４１は、比較部４３から出力される一致信号ＣＭＰが活性化されるごとに、座標ＩＸ，ＩＹを保持し、座標ＬＸ，ＬＹとして出力する。

フレーム画像データスキャン位置生成部４２は、フレーム画像ＦＰの同期信号である、表示クロックＤＣＫと、垂直同期信号ＶＳＹＮＣと、水平同期信号ＨＳＹＮＣとを入力とし、フレーム画像ＦＰにおける現在のスキャン位置を生成する。フレーム画像データスキャン位置生成部４２は、いずれも図示しないが、垂直方向の位置をカウントするＶカウンタと、水平方向の位置をカウントするＨカウンタとを含んでいる。

Ｖカウンタは、図８に示すように、垂直同期信号ＶＳＹＮＣのローレベルでリセットされ、水平同期信号ＨＳＹＮＣの立ち上がりエッジでインクリメントされる。Ｖカウンタの計数出力は座標ＤＹとして出力される。

一方、Ｈカウンタは、図９に示すように、水平同期信号ＨＳＹＮＣのローレベルでリセットされ、表示クロックＤＣＫの立ち上がりエッジでインクリメントされる。Ｈカウンタの計数出力は座標ＤＸとして出力される。

比較部４３は、座標情報保持部４１から出力される座標ＬＸ，ＬＹおよびフレーム画像データスキャン位置生成部４２から出力される座標ＤＸ，ＤＹを、Ｘ方向およびＹ方向についてそれぞれ比較し、座標が一致する場合に一致信号ＣＭＰにハイレベルを出力する。

出力許可信号カウンタ４４は、第２配置情報保持部３２から出力される第２水平サイズＨＳ２および比較部４３から出力される一致信号ＣＭＰを入力とし、出力許可信号ＤＥＮを出力とする。出力許可信号カウンタ４４は、一致信号ＣＭＰがハイレベルに遷移すると、出力許可信号ＤＥＮにハイレベルを出力すると共に、表示クロックＤＣＫを計数し、第２水平サイズＨＳ２で参照される画素数に達するまでハイレベルを保持する。

次いで、図９を参照して画像表示装置１の出力動作について説明する。
出力に先立ち、図示しないが、ＶＳＹＮＣがローレベルに遷移することにより、第２配置情報保持部３２において、第２ライン番号ＬＮ２、第２水平サイズＨＳ２および座標ＩＸ，ＩＹが保持される。それぞれの値は、第２ライン番号ＬＮ２＝０、第２水平サイズＨＳ２＝８および座標ＩＸ，ＩＹ＝（１２，８）である（図４参照）。

（１）は、Ｖカウンタ値が８であるタイミングを指している。以降、表示クロックＤＣＫにより、Ｈカウンタ値がインクリメントされる。
（２）において、Ｈカウンタ値が１２に達すると、ＦＩＦＯリード制御部３４は、第３ライン番号ＬＮ３の値０で決定されるＦＩＦＯ０に対し、リード信号ＲＣＫ０を出力し、出力選択部５０により、ＦＩＦＯ０からの出力データＤ０が選択され出力データＤＯとして出力される。この出力データＤＯは、不図示のシフト回路により、１画素ずつ表示クロックＤＣＫに同期して出力される。

また、比較部４３で出力される一致信号ＣＭＰがハイレベルに遷移し、これに応じて、出力許可信号カウンタ４４で出力される出力許可信号ＤＥＮがハイレベルに遷移する。さらに、出力許可信号カウンタ４４では、第２水平サイズＨＳ２で参照される８画素を下回る期間において、出力許可信号ＤＥＮのハイレベルが保持される。

一方、一致信号ＣＭＰがハイレベルに遷移することにより、第２配置情報参照ポインタ３１は、アドレスＰＡ２を出力して、次の配置情報ＰＩの読み出しをメモリコントローラ２に対して要求する。メモリコントローラ２は、第２配置情報ＰＩ２が有効になると、データ有効信号ＤＡＶ２にハイレベルを出力する。第２配置情報保持部３２は、データ有効信号ＤＡＶ２に応じて、第２配置情報ＰＩ２を保持する。
（３）において、第２配置情報保持部３２から出力される第２水平サイズＨＳ２、第２ライン番号ＬＮ２および座標ＩＸ，ＩＹは、それぞれ、１６、０および（５０，８）に更新される。

（４）において、出力許可信号カウンタ４４は、８画素分の表示クロックＤＣＫを計数すると、ただちに出力許可信号ＤＥＮがローレベルに遷移する。出力許可信号ＤＥＮのローレベルへの遷移に応じて、座標情報保持部４１では、座標ＩＸ，ＩＹが更新される。さらに、ライン番号保持部３３でも、第３ライン番号ＬＮ３が更新される。

次いで、本実施形態にかかる画像表示装置１により、フレーム画像ＦＰの一部に重畳されるフォントデータＦＤ０〜１のデータの流れについて、図１０を参照して説明する。
まず、（１）〜（４）において、図６で示したように、フォントデータＦＤ０は、単位転送データＲＤＡＴＡごとに、配置情報ＰＩの情報を参照しつつ、ライン番号ＬＮに対応するＦＩＦＯに格納される。すなわち、フォントデータＦＤ０のライン番号ＬＮ＝０のデータがＦＩＦＯ０に、ライン番号ＬＮ＝１のデータがＦＩＦＯ１に、ライン番号ＬＮ＝２のデータがＦＩＦＯ２に、ライン番号ＬＮ＝３のデータがＦＩＦＯ３に、それぞれバースト転送により格納される。各スキャンラインは８画素あるため、対応するＦＩＦＯには、４画素ずつ２分割して格納されることになる（図６参照）。

さらに、（５）〜（８）において、フォントデータＦＤ１は、フォントデータＦＤ０と同様に、単位転送データＲＤＡＴＡごとに、配置情報ＰＩの情報を参照しつつ、ライン番号ＬＮに対応するＦＩＦＯに格納される。すなわち、フォントデータＦＤ１のライン番号ＬＮ＝０のデータがＦＩＦＯ０に、ライン番号ＬＮ＝１のデータがＦＩＦＯ１に、ライン番号ＬＮ＝２のデータがＦＩＦＯ２に、ライン番号ＬＮ＝３のデータがＦＩＦＯ３に、それぞれバースト転送される。各スキャンラインは１６画素あるため、対応するＦＩＦＯには、４画素ずつ４分割して格納されることになる（図７参照）。

本発明の画像表示装置１では、単位転送データＲＤＡＴＡは、スキャンラインのライン番号ＬＮに応じて選択されるＦＩＦＯに、バースト転送により入力される。従って、バースト転送ごとに、複数のスキャンラインがＦＩＦＯに入力される場合には、単位転送データＲＤＡＴＡは、スキャンラインのライン番号ＬＮごとに、ＦＩＦＯに格納されることになる。第１ラスタ画像データに重畳して出力する際には、出力すべきスキャンラインのライン番号ＬＮに応じたＦＩＦＯを選択することにより正しく表示することができる。このため、本発明では、単位転送データＲＤＡＴＡを格納する手段としてＦＩＦＯを備えて、しかも、ＦＩＦＯからのスキャンライン出力の並べ替えなどのように複雑な制御をすることなしで、正しくフレーム画像ＦＰに重畳して出力することができる画像表示装置１とすることができる。

また、図１０において、本実施形態の画像表示装置１では、格納された単位転送データＲＤＡＴＡは、［１］〜［８］の順で出力される。
［１］において、配置情報テーブルＰＩＴの先頭に位置する配置情報ＰＩに含まれるライン番号ＬＮ＝０および水平サイズＨＳ＝８が参照され、ＦＩＦＯ０から読み出される８画素分のデータが、フレーム画像ＦＰに重畳して出力する。また、［２］において、配置情報テーブルＰＩＴの２番目に位置する配置情報ＰＩに含まれるライン番号ＬＮ＝０および水平サイズＨＳ＝１６が参照され、ＦＩＦＯから読み出される１６画素分のデータが、フレーム画像ＦＰに重畳して出力される。以下、［３］〜［８］においても、同様に配置情報テーブルＰＩＴから対応するライン番号ＬＮおよび水平サイズＨＳが参照されて、ＦＩＦＯから読み出されるデータがフレーム画像ＦＰに重畳して配置される。

本発明の画像表示装置１では、フォントデータＦＤをバースト転送により、ＦＩＦＯに格納する際、および、ＦＩＦＯに格納されたフォントデータＦＤをフレーム画像ＦＰに重畳して出力する際に、同一の配置情報テーブルＰＩＴを参照している。これにより、配置情報テーブルを一つで済ませることができ、ＳＤＲＡＭ３の領域を効率よく使用することができる。

なお、本発明は前記実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内で種々の改良、変形が可能であることは言うまでもない。
例えば、入力制御部２０において、第１カウンタ２１は、バースト転送ごとに０値に初期化され、データ転送クロックＳＣＫが入力されるごとにインクリメントされる回路であり、そのラインカウント値ＬＮＣと、サイズ比ＨＳＶとが比較されて、転送データ数の判定がなされていた。これに対して、第１カウンタ２１が、バースト転送ごとにサイズ比ＨＳＶの値に初期化され、データ転送クロックＳＣＫごとにデクリメントされる回路とし、その出力が０値であるか否かを判定してもよい。

なお、フレーム画像ＦＰは、第１ラスタ画像データの一例、フォントデータＦＤは、第２ラスタ画像データの一例、第１配置情報保持部１２は、第１ライン番号識別信号保持部および第１画素数信号保持部の一例、ＦＩＦＯライト制御部２２は、第２カウンタの一例、出力許可信号カウンタ４４は、第３カウンタの一例を示している。

ここで、本発明の技術思想により、背景技術における課題を解決するための手段を以下に列記する。
（付記１）入力許可信号に応じて、１つのフレームに表示される第１ラスタ画像データの一部に重畳して配置される第２ラスタ画像データが、前記第２ラスタ画像データにおけるスキャンラインの単位または前記スキャンラインの単位がｎ分割されたｎ分割単位を単位転送データとし、複数の該単位転送データを備えて、バースト転送により入力される画像表示装置であって、バースト転送一回当りに転送される前記スキャンラインと同数のＦＩＦＯと、前記単位転送データを、前記スキャンラインのライン番号に応じて選択される前記ＦＩＦＯに格納する入力制御部と、を備えることを特徴とする画像表示装置。
（付記２）付記１に記載の画像表示装置であって、前記入力制御部は、前記ライン番号が更新されるごとに計数される第１カウンタを含み、前記第１カウンタの計数値に基づき前記ＦＩＦＯを識別することを特徴とする画像表示装置。
（付記３）付記２に記載の画像表示装置であって、前記第１ラスタ画像データに少なくとも１つの前記第２ラスタ画像データが重畳される場合、個々の前記第２ラスタ画像データにおけるライン番号を識別するライン番号識別情報を含む要素が、各々の前記第２ラスタ画像データについて、前記第１ラスタ画像データのスキャン順に整列された情報列と、前記スキャンラインの入力ごとに、前記情報列から、前記要素を順次取得し、前記要素のうち前記ライン番号識別情報を出力する第１情報取得部と、前記第１情報取得部から出力される前記ライン番号識別情報が、前記バースト転送において先頭の前記単位転送データに対応するスキャンラインのライン番号である場合には、前記ライン番号識別情報を、第１ライン番号識別信号として保持する第１ライン番号識別信号保持部と、を備え、前記第１カウンタは、前記第１ライン番号識別信号の更新ごとに、初期化され、前記入力制御部は、前記第１カウンタの計数値、または、前記第１カウンタの計数値および前記第１ライン番号識別信号に基づき、前記ＦＩＦＯのうち１つを選択して前記第２ラスタ画像データを格納することを特徴とする画像表示装置。
（付記４）付記３に記載の画像表示装置であって、前記第１カウンタは、前記第１ライン番号識別信号の更新ごとに、０に初期化され、前記入力制御部は、前記第１カウンタの計数値および前記第１ライン番号識別信号を加算する加算部を含み、前記加算部の結果に応じて、前記ＦＩＦＯのうち１つを選択して前記第２ラスタ画像データを格納することを特徴とする画像表示装置。
（付記５）付記３に記載の画像表示装置であって、前記情報列は、個々の前記第２ラスタ画像データにおけるスキャンライン当りの画素数を示す画素数情報を要素としてさらに含み、前記第１情報取得部は、前記第１情報取得部から出力される前記ライン番号識別情報が、前記バースト転送において先頭の前記単位転送データに対応するスキャンラインのライン番号である場合には、前記画素数情報を、第１画素数信号として保持する第１画素数信号保持部を備え、前記入力制御部は、前記バースト転送にかかる転送クロックを計数する第２カウンタを有し、前記第２カウンタの計数値が、前記第１演算部の前記第１画素数信号に基づき得られる前記スキャンライン当りの画素数を、前記単位転送データ当りの画素数で除して得られる出力値を上回るごとに、選択される前記ＦＩＦＯを更新することを特徴とする画像表示装置。
（付記６）付記１に記載の画像表示装置であって、前記第１ラスタ画像データに少なくとも１つの前記第２ラスタ画像データが重畳される場合、個々の前記第２ラスタ画像データにおけるライン番号を識別するライン番号識別情報を含む要素が、各々の前記第２ラスタ画像データについて、前記第１ラスタ画像データのスキャン順に整列された情報列と、前記スキャンラインの出力ごとに、前記情報列から、前記要素を順次取得し、前記要素のうち前記ライン番号識別情報に応じて、前記ＦＩＦＯのうち１つを選択して、前記単位転送データを出力する出力制御部と、を備えることを特徴とする画像表示装置。
（付記７）付記６に記載の画像表示装置であって、前記情報列は、個々の前記第２ラスタ画像データにおけるスキャンライン当りの画素数を示す画素数情報を要素としてさらに含み、前記第２情報取得部は、取得した前記要素のうち前記画素数情報を、第２画素数信号として出力し、前記出力制御部は、出力クロックに同期して、前記単位転送データを出力し、前記出力クロックを計数する第３カウンタと、前記第２画素数信号に基づき得られる前記スキャンライン当りの画素数を、前記単位転送データ当りの画素数で除する第２演算部とを有し、前記第３カウンタの計数値が、前記第２演算部の出力値を上回るごとに、選択される前記ＦＩＦＯを更新することを特徴とする画像表示装置。
（付記８）付記１に記載の画像表示装置であって、前記ＦＩＦＯについて、バースト転送可能な残存領域があるか否かを判定し、残存領域がある場合には、前記入力許可信号を活性化するＦＩＦＯ残存領域判定部を備える画像表示装置。
（付記９）付記８に記載の画像表示装置であって、前記ＦＩＦＯは、格納されるデータに対する、ライトアドレスおよびリードアドレスの差分に基づき、残存する容量の状態を示すＦＩＦＯ残存容量情報を出力する残存容量情報演算部を備え、前記ＦＩＦＯ残存領域判定部は、前記バースト転送における最後の前記単位転送データが格納される前記ＦＩＦＯの前記ＦＩＦＯ残存容量情報およびバースト転送されるスキャンライン当りの前記単位転送データの単位数に基づき、前記バースト転送可能か否かを判定することを特徴とする画像表示装置。
（付記１０）付記１に記載の画像表示装置であって、前記ＦＩＦＯにおける段数の最大値は、前記フレームのスキャンライン方向に連続して配置される前記第２ラスタ画像データについて、各々のスキャンライン当りの前記単位転送データの単位数の合計値とすることを特徴とする画像表示装置。
（付記１１）入力許可信号に応じて、１フレームに表示される第１ラスタ画像データの一部に重畳して配置される第２ラスタ画像データを、前記第２ラスタ画像データにおけるスキャンラインの単位または前記スキャンラインの単位がｎ分割されたｎ分割単位を単位転送データとし、複数の該単位転送データを備えて、バースト転送するステップと、バースト転送一回当りに転送される前記スキャンラインと同数のＦＩＦＯに対し、前記単位転送データを、前記第２ラスタ画像データにおける前記スキャンラインのライン番号に応じて選択される前記ＦＩＦＯに格納するステップと、を備えることを特徴とする画像表示装置の制御方法。
（付記１２）付記１１に記載の画像表示装置の制御方法であって、前記第２ラスタ画像データを格納するステップは、前記ライン番号が更新されるごとに計数するステップと、前記計数するステップの結果に基づき前記ＦＩＦＯを識別可能にするステップと、を含むことを特徴とする画像表示装置の制御方法。

本実施形態の画像表示装置の回路構成を示す回路ブロック図である。 フレーム画像および重畳されるラスタ画像の関係を示す配置図である。 フォントデータの一例を示す構成図である。 配置情報テーブルの各要素の一例を示す構成図である。 配置情報テーブルにおける配置情報の構成図である。 ８画素のフォントデータにおけるバースト転送のタイミングを示すタインミングチャートである。 １６画素のフォントデータにおけるバースト転送のタイミングを示すタインミングチャートである。 VSYNC,HSYNCおよびVカウンタ値の関係を示すタイミングチャートである。 画像表示装置における出力タイミングを示すタイミングチャートである。 画像表示装置におけるフォントデータの流れを示すデータフロー図である。

１ 画像表示装置
２ メモリコントローラ
３ ＳＤＲＡＭ
１０ フォントアドレス生成部
１１ 第１配置情報参照ポインタ
１２ 第１配置情報保持部
１３ フォントアドレス生成部
２０ 入力制御部
２１ 第１カウンタ
２２ ＦＩＦＯライト制御部
３０ 出力制御部
３１ 第２配置情報参照ポインタ
３２ 第２配置情報保持部
３３ ライン番号保持部
３４ ＦＩＦＯリード制御部
４０ 同期制御部
４１ 座標情報保持部
４２ フレーム画像データスキャン位置生成部
４３ 比較部
４４ 出力許可信号カウンタ
５０ 出力選択部
６０ 入力許可信号生成部

Claims (10)

1. １つのフレームに表示される第１ラスタ画像データの一部に重畳して配置され複数のスキャンラインで構成される第２ラスタ画像データがバースト転送により入力される画像表示装置であって、
   予め定められたバースト長のバースト転送一回当りで転送可能な前記第２ラスタ画像データのスキャンラインの最大数と同数が備えられ、該スキャンラインのライン番号に対応付けられるファーストインファーストアウト（ＦＩＦＯ）メモリと、
   前記ファーストインファーストアウト（ＦＩＦＯ）メモリが前記バースト転送に必要な残存メモリ領域の容量を有する場合に発せられる入力許可信号に応じて、前記バースト転送により入力される前記第２ラスタ画像データを、前記スキャンラインのライン番号に対応付けられた前記ファーストインファーストアウト（ＦＩＦＯ）メモリに格納する入力制御部と、
   を備えることを特徴とする画像表示装置。
2. 請求項１に記載の画像表示装置であって、
   前記入力制御部は、
   前記ライン番号が更新されるごとに計数される第１カウンタを含み、
   前記ライン番号の初期値と前記第１カウンタの計数値との加算値に基づき、あらかじめ前記ライン番号に対応付けられた前記ファーストインファーストアウト（ＦＩＦＯ）メモリを識別する
   ことを特徴とする画像表示装置。
3. 請求項２に記載の画像表示装置であって、
   前記第２ラスタ画像データにおけるライン番号を識別するライン番号識別情報を含む要素が前記第２ラスタ画像データごとのスキャン順に整列された情報列を格納する記憶部と、
   前記スキャンラインの入力ごとに、前記記憶部から、前記ライン番号識別情報を含む前記要素を順次取得する第１情報取得部と、
   前記第１情報取得部により取得される前記ライン番号識別情報が、前記バースト転送において先頭の前記スキャンラインのライン番号である場合には、前記ライン番号識別情報を、第１ライン番号識別信号として保持する第１ライン番号識別信号保持部と、
   を備え、
   前記第１カウンタは、前記第１ライン番号識別信号の更新ごとに初期化され、
   前記入力制御部は、前記第１ライン番号識別信号と前記第１カウンタの係数値との加算値に基づき、あらかじめ前記ライン番号に対応付けられた前記ファーストインファーストアウト（ＦＩＦＯ）メモリを選択して前記第２ラスタ画像データを格納することを特徴とする画像表示装置。
4. 請求項３に記載の画像表示装置であって、
   前記情報列は、個々の前記第２ラスタ画像データにおけるスキャンライン当りの画素数を示す画素数情報を要素としてさらに含み、
   前記第１情報取得部は、前記第１情報取得部により取得される前記ライン番号識別情報が、前記バースト転送において先頭の前記スキャンラインのライン番号である場合には、前記画素数情報を、第１画素数信号として保持する第１画素数信号保持部を備え、
   前記入力制御部は、
   前記バースト転送にかかる転送クロックを計数する第２カウンタを有し、
   前記第２カウンタの計数値が、前記第１画素数信号に基づき得られる前記スキャンライン当りの画素数を、前記単位転送データ当りの画素数で除して得られる出力値を上回るごとに、選択される前記ファーストインファーストアウト（ＦＩＦＯ）メモリを更新することを特徴とする画像表示装置。
5. 請求項１に記載の画像表示装置であって、
   前記第２ラスタ画像データにおけるライン番号を識別するライン番号識別情報を含む要素が前記第２ラスタ画像データごとにスキャン順に整列された情報列を格納する記憶部と、
   前記スキャンラインの出力ごとに、前記記憶部から、前記ライン番号識別情報を含む前記要素を順次取得する第１情報取得部と、
   前記ファーストインファーストアウト（ＦＩＦＯ）メモリのうち１つを選択して、前記単位転送データを出力する出力制御部と、
   を備えることを特徴とする画像表示装置。
6. 請求項５に記載の画像表示装置であって、
   前記情報列は、個々の前記第２ラスタ画像データにおけるスキャンライン当りの画素数を示す画素数情報を要素としてさらに含み、
   前記第２情報取得部は、取得した前記要素のうち前記画素数情報を、第２画素数信号として出力し、
   前記出力制御部は、
   出力クロックに同期して、前記単位転送データを出力し、
   前記出力クロックを計数する第３カウンタと、
   前記第２画素数信号に基づき得られる前記スキャンライン当りの画素数を、前記単位転送データ当りの画素数で除する第２演算部とを有し、
   前記第３カウンタの計数値が、前記第２演算部の出力値を上回るごとに、選択される前記ファーストインファーストアウト（ＦＩＦＯ）メモリを更新することを特徴とする画像表示装置。
7. 請求項１に記載の画像表示装置であって、
   前記ファーストインファーストアウト（ＦＩＦＯ）メモリについて、バースト転送可能な残存領域があるか否かを判定し、残存領域がある場合には、前記入力許可信号を活性化するファーストインファーストアウト（ＦＩＦＯ）メモリ残存領域判定部を備える画像表示装置。
8. 請求項７に記載の画像表示装置であって、
   前記ファーストインファーストアウト（ＦＩＦＯ）メモリは、格納されるデータに対する、ライトアドレスおよびリードアドレスの差分に基づき、残存する容量の状態を示すファーストインファーストアウト（ＦＩＦＯ）メモリ残存容量情報を出力する残存容量情報演算部を備え、
   前記ファーストインファーストアウト（ＦＩＦＯ）メモリ残存領域判定部は、
   前記バースト転送における最後の前記単位転送データが格納される前記ファーストインファーストアウト（ＦＩＦＯ）メモリに残存している容量およびバースト転送に必要な容量に基づき、前記バースト転送可能か否かを判定することを特徴とする画像表示装置。
9. １フレームに表示される第１ラスタ画像データの一部に重畳して配置され複数のスキャンラインで構成される第２ラスタ画像データをバースト転送するステップと、
   予め定められたバースト長のバースト転送一回当りで転送可能な前記第２ラスタ画像データのスキャンラインの最大数と同数が備えられ、該スキャンラインのライン番号に対応付けられるファーストインファーストアウト（ＦＩＦＯ）メモリに対し、
   前記ファーストインファーストアウト（ＦＩＦＯ）メモリが前記バースト転送に必要な残存メモリ領域の容量を有する場合に発せられる入力許可信号に応じて、前記バースト転送により入力される前記第２ラスタ画像データを、前記第２ラスタ画像データにおける前記スキャンラインのライン番号に対応付けられた前記ファーストインファーストアウト（ＦＩＦＯ）メモリに格納するステップと、
   を備えることを特徴とする画像表示装置の制御方法。
10. 請求項９に記載の画像表示装置の制御方法であって、
    前記第２ラスタ画像データを格納するステップは、
    前記ライン番号が更新されるごとに計数するステップと、
    前記ライン番号の初期値と前記計数するステップの結果との加算値に基づき、あらかじめ前記ライン番号に対応付けられた前記ファーストインファーストアウト（ＦＩＦＯ）メモリを識別可能にするステップと、
    を含むことを特徴とする画像表示装置の制御方法。

Images