JP2007272667A - リングバッファ装置 - Google Patents

Abstract

【課題】少ないメモリで画像データの転送を高速に行うことが可能なリングバッファ装置の提供を目的とする。
【解決手段】ラインデータをバッファリングするリングバッファ４と、ラインデータのライン数に応じてインクリメントされ、画像データ出力装置３へ出力されるラインデータのライン数に応じてデクリメントされるカウンタ５と、フルレベルを記憶するフルレベルレジスタ６と、エンプティレベルを記憶するエンプティレベルレジスタ７と、カウンタ５とフルレベルレジスタ６を比較し、フルレベルに達するときは、リングバッファへのラインデータの入力を停止させるフル信号を出力する第１のコンパレータ８と、カウンタ５とエンプティレベルレジスタ７を比較し、エンプティレベルに達するときは、リングバッファ４からラインデータの出力を停止させるエンプティ信号を出力する第２のコンパレータ９とを備える。
【選択図】図１

Description

本発明は、入力装置と出力装置との間で画像データの転送を行うリングバッファ装置に関する。

リングバッファ装置は、転送速度の異なる入力装置と出力装置との間でデータの転送を行う際に、各装置間にリングバッファを配置し、入力装置および出力装置それぞれのデータレートにて動作を可能とするように、通常のメモリのアドレスをリング状にコントロールすることにより、見かけ上連続したメモリ構造に見えるように構成したバッファ制御手段である。

例えば、（特許文献１）に記載のリングバッファ装置は、入力装置と出力装置との間に配置されて入力データを一時記憶しバッファリングを行うリングバッファと、リングバッファの入力トリガにてインクリメントし、出力トリガにてデクリメントするデータ数カウンタと、データ数カウンタとリングバッファの記憶量のフルレベルを指定するフルレベルレジスタとを比較し結果を出力するコンパレータと、データ数カウンタとリングバッファの記憶量のエンプティレベルを指定するエンプティレベルレジスタとを比較し結果を出力するコンパレータとを備える。

このリングバッファ装置では、コンパレータの出力を入力装置からの同期信号にて同期化することによりリングバッファの記憶量がフルであることを示すフル信号を用いて入力装置の書き込み制御を行い、コンパレータの出力を出力装置からの同期信号にて同期化することによりリングバッファの記憶量がエンプティであることを示すエンプティ信号を用いて出力装置の制御を行う。
特開２０００−３４７８３３号公報

ところで、上記従来のリングバッファ装置では、入出力される個々のデータ単位でデータ数のカウントが行われる。そのため、データ量の多い画像データを取り扱うためには、大きなデータ数カウンタが必要となり、制御が複雑かつ回路規模も大きくなる。

そこで、本発明においては、少ないメモリで画像データの転送を高速に行うことが可能なリングバッファ装置を提供することを目的とする。

上記課題を解決するため、本発明のリングバッファ装置は、入力装置と出力装置との間で画像データの転送を行うリングバッファ装置であって、入力装置から画像データをライン単位で取得し、この取得したライン単位の画像データ（以下、「ラインデータ」と称す。）を一時記憶し、バッファリングするとともに、このバッファリングしたラインデータを出力装置へ出力するリングバッファと、入力装置から入力されるラインデータのライン数に応じてインクリメントされるとともに、出力装置へ出力されるラインデータのライン数に応じてデクリメントされるカウンタと、リングバッファの記憶量のフルレベルを記憶するフルレベルレジスタと、リングバッファの記憶量のエンプティレベルを記憶するエンプティレベルレジスタと、カウンタとフルレベルレジスタとを比較し、リングバッファの記憶量がフルレベルに達するときは、リングバッファへのラインデータの入力を停止させるフル信号を前記入力装置へ出力する第１のコンパレータと、カウンタとエンプティレベルレジスタとを比較し、リングバッファの記憶量がエンプティレベルに達するときは、リングバッファからラインデータの出力を停止させるエンプティ信号を前記出力装置へ出力する第２のコンパレータとを備えたものである。

本発明によれば、入力装置から画像データがライン単位で取得され、そのライン数がカウンタにより管理されるので、カウンタを小さなものとすることができ、制御が簡単となり、回路規模も小さくなる。したがって、少ないメモリで画像データの転送を高速に行うことが可能となる。

本発明の請求項１の発明は、入力装置と出力装置との間で画像データの転送を行うリングバッファ装置であって、入力装置から画像データをライン単位で取得し、この取得したライン単位の画像データを一時記憶し、バッファリングするとともに、このバッファリングしたラインデータを出力装置へ出力するリングバッファと、入力装置から入力されるラインデータのライン数に応じてインクリメントされるとともに、出力装置へ出力されるラインデータのライン数に応じてデクリメントされるカウンタと、リングバッファの記憶量のフルレベルを記憶するフルレベルレジスタと、リングバッファの記憶量のエンプティレベルを記憶するエンプティレベルレジスタと、カウンタとフルレベルレジスタとを比較し、リングバッファの記憶量がフルレベルに達するときは、リングバッファへのラインデータの入力を停止させるフル信号を入力装置へ出力する第１のコンパレータと、カウンタとエンプティレベルレジスタとを比較し、リングバッファの記憶量がエンプティレベルに達するときは、リングバッファからラインデータの出力を停止させるエンプティ信号を出力装置へ出力する第２のコンパレータとを備えたリングバッファ装置である。

本発明によれば、入力装置から画像データがライン単位で取得され、そのライン数がカウンタにより管理されるので、カウンタを小さなものとすることができ、制御が簡単となり、回路規模も小さくなる。したがって、少ないメモリで画像データの転送を高速に行うことが可能となる。

本発明の請求項２の発明は、上記カウンタが、入力装置から入力されるＮ_iライン単位でインクリメントされ、出力装置へ出力されるＮ_oライン単位でデクリメントされるものであることを特徴とする。

本発明によれば、複数のラインがまとめて管理されるので、さらにカウンタを小さなものとすることができ、制御が簡単となり、回路規模も小さくなる。したがって、さらに少ないメモリで画像データの転送を高速に行うことが可能となる。

本発明の請求項３の発明は、上記フルレベルレジスタのフルレベルを設定可能としたリングバッファ装置であり、フルレベルレジスタのフルレベルを設定することにより、リングバッファのサイズを変更することが可能となる。

本発明の請求項４の発明は、上記エンプティレベルレジスタのエンプティレベルを設定可能としたリングバッファ装置であり、エンプティレベルのエンプティレベルを設定することにより、リングバッファからの出力有効ライン数を変更することが可能となる。

本発明の請求項５の発明は、上記リングバッファは、入力装置から入力されるラインデータの書き込み開始アドレスと、出力装置から出力されるラインデータの読み出し開始アドレスとを可変としたものであることを特徴とする。これにより、任意の画像データの読み飛ばしおよびダミーデータの付加を行うことが可能となる。

以下、本発明の実施の形態について、図面を参照して説明する。

図１は本発明の実施の形態におけるリングバッファ装置の構成を示すブロック図、図２は図１のリングバッファのメモリ空間例を示す説明図、図３はカウンタの構成を示す説明図である。

図１に示すように、本発明の実施の形態におけるリングバッファ装置１は、画像データを入力する画像データ入力装置２と、画像データを出力する画像データ出力装置３と、ラインデータを一時記憶するリングバッファ４と、画像データ入力装置２から入力されるラインデータのライン数に応じてインクリメントされるとともに、画像データ出力装置３へ出力されるラインデータのライン数に応じてデクリメントされるカウンタ５と、リングバッファ４の記憶量のフルレベル（＝６３）を記憶するフルレベルレジスタ６と、リングバッファ４の記憶量のエンプティレベル（＝１）を記憶するエンプティレベルレジスタ７と、カウンタ５の出力とフルレベルレジスタ６とを比較する第１のコンパレータ８と、カウンタ５の出力とエンプティレベルレジスタ７とを比較する第２のコンパレータ９とから構成される。

リングバッファ４は、画像データ入力装置２から入力されるラインデータの書き込み開始アドレスおよび画像データ出力装置３から出力されるラインデータの読み出し開始アドレスを管理するリングバッファコントローラ１０を備える。リングバッファコントローラ１０は、図２に示すように、メモリ空間内のリングバッファスタートアドレスと、リングバッファエンドアドレスとの間のエリアをライン単位で管理し、リング状に制御する。

次に、本実施の形態におけるリングバッファ装置１の詳細について、実際の画像データの流れに従って説明する。

画像データ入力装置２は、リングバッファ４へのラインデータの入力起動状態において、リングバッファ４へ入力ライントリガを出力する。リングバッファコントローラ１０は、この入力ライントリガを受けて書き込み開始アドレスを生成し、画像データ入力装置２へ出力する。画像データ入力装置２は、このリングバッファコントローラ１０から出力された書き込み開始アドレスへ１ラインのラインデータを書き込む。また、入力ライントリガはカウンタ５へも入力され、カウンタ５は、この入力ライントリガを受けてインクリメントされる。

そして、第１のコンパレータ８は、カウンタ５とフルレベルレジスタ６とを比較し、図３に示すようにカウンタ５がフルレベルに達した場合、すなわち、リングバッファ４の記憶量がフルレベルに達したときは、リングバッファ４へのラインデータの入力を停止させるフル信号を画像データ入力装置２へ出力する。画像データ入力装置２は、このフル信号を受けている間は、リングバッファ４へのラインデータの入力を停止する。

一方、画像データ出力装置３は、リングバッファ４からのラインデータの出力起動状態において、リングバッファ４へ出力ライントリガを出力する。リングバッファコントローラ１０は、この出力ライントリガを受けて読み出し開始アドレスを生成し、画像データ出力装置３へ出力する。画像データ出力装置３は、このリングバッファコントローラ１０から出力された読み出し開始アドレスから１ラインのラインデータを読み出す。また、出力ライントリガはカウンタ５へも入力され、カウンタ５は、この出力ライントリガを受けてデクリメントされる。

そして、第２のコンパレータ９は、カウンタ５とエンプティレベルレジスタ７とを比較し、図３に示すようにカウンタ５がエンプティレベルに達した場合、すなわち、リングバッファ４の記憶量がエンプティレベルに達したときは、リングバッファ４からのラインデータの出力を停止させるエンプティ信号を画像データ出力装置３へ出力する。画像データ出力装置３は、このエンプティ信号を受けている間は、リングバッファ４からのラインデータの出力を停止する。

以上のように、本発明の実施の形態におけるリングバッファ装置１によれば、画像データ入力装置２から画像データが１ライン単位で取得され、そのライン数がカウンタ５により管理されるので、カウンタ５を小さなものとすることができ、制御が簡単となり、回路規模も小さくなる。したがって、少ないメモリで画像データの転送を高速に行うことが可能である。

また、本実施の形態におけるリングバッファ装置１では、複数ラインをまとめて入力したり、出力したりすることが可能である。

図４はリングバッファへ入力する画像データを１ライン単位、出力する画像データを８ライン単位で行う例を示すリングバッファ装置のブロック図である。図５はカウンタの構成を示す説明図である。

この例では、画像データ入力装置２により１ライン単位でリングバッファ４へラインデータを入力し、画像データ出力装置３により８ライン単位でリングバッファ４からラインデータを出力してＪＰＥＧ（Jpoint Photographic Experts Group）圧縮処理部１１へ入力している。なお、この例では、エンプティレベルレジスタ７のエンプティレベルは８に設定されている。

この場合、画像データ入力装置２は、リングバッファ４へ入力する１ラインごとに入力ライントリガを出力する。リングバッファコントローラ１０は、この入力ライントリガを受けて書き込み開始アドレスを生成し、画像データ入力装置２へ出力する。画像データ入力装置２は、このリングバッファコントローラ１０から出力された書き込み開始アドレスへ１ラインのラインデータを書き込む。また、入力ライントリガはカウンタ５へも入力され、カウンタ５は、この入力ライントリガを受けて１ラインの書き込みごとに１つインクリメントされる。

一方、画像データ出力装置３は、リングバッファ４へ読み出す８ラインごとに出力ライントリガを出力する。リングバッファコントローラ１０は、この出力ライントリガを受けて読み出し開始アドレスを生成し、画像データ出力装置３へ出力する。画像データ出力装置３は、このリングバッファコントローラ１０から出力された読み出し開始アドレスから８ラインのラインデータを読み出す。また、出力ライントリガはカウンタ５へも入力され、カウンタ５は、この出力ライントリガを受けて８ラインの読み出しごとに８つデクリメントされる。

そして、前述と同様に、第１のコンパレータ８は、カウンタ５とフルレベルレジスタ６とを比較し、図５に示すようにカウンタ５がフルレベルに達した場合、すなわち、リングバッファ４の記憶量がフルレベルに達したときは、リングバッファ４へのラインデータの入力を停止させるフル信号を画像データ入力装置２へ出力する。画像データ入力装置２は、このフル信号を受けている間は、リングバッファ４へのラインデータの入力を停止する。

一方、第２のコンパレータ９は、カウンタ５とエンプティレベルレジスタ７とを比較し、図５に示すようにカウンタ５がエンプティレベルに達した場合、すなわち、リングバッファ４の記憶量がエンプティレベルに達したときは、リングバッファ４からのラインデータの出力を停止させるエンプティ信号を画像データ出力装置３へ出力する。画像データ出力装置３は、このエンプティ信号を受けている間は、リングバッファ４からのラインデータの出力を停止する。なお、エンプティレベルを８に設定しているのは、８ライン単位で読み出すため、８ライン以上の出力有効ライン数を確保することが必要だからである。

このように、本実施の形態におけるリングバッファ装置１では、エンプティレベルのエンプティレベルを設定することにより、リングバッファからの出力有効ライン数を変更することが可能である。

図６はリングバッファへ入力する画像データを１ライン単位、出力する画像データを１ラインごとに５ライン単位で行う例を示すリングバッファ装置のブロック図であり、リングバッファ４へ入力する画像データを１ライン単位、出力する画像データを１ラインごとに５ライン単位で行う例を示している。

図７はカウンタの構成を示す説明図である。

この例では、フィルタ処理部１２によってフィルタ処理を行うため、注目画素の近傍の５×５画素の画像データが必要であるため、画像データ出力装置３により１ラインごとに５ライン単位でリングバッファ４からラインデータを出力する。なお、この例では、エンプティレベルレジスタ７のエンプティレベルは「５」に設定されている。

この場合、画像データ入力装置２は、リングバッファ４へ入力する１ラインごとに入力ライントリガを出力する。リングバッファコントローラ１０は、この入力ライントリガを受けて書き込み開始アドレスを生成し、画像データ入力装置２へ出力する。画像データ入力装置２は、このリングバッファコントローラ１０から出力された書き込み開始アドレスへ１ラインのラインデータを書き込む。また、入力ライントリガはカウンタ５へも入力され、カウンタ５は、この入力ライントリガを受けて１ラインの書き込みごとに１つインクリメントされる。

一方、画像データ出力装置３は、リングバッファ４へ読み出す１ラインごとに出力ライントリガを出力する。リングバッファコントローラ１０は、この出力ライントリガを受けて読み出し開始アドレスを生成し、画像データ出力装置３へ出力する。画像データ出力装置３は、このリングバッファコントローラ１０から出力された読み出し開始アドレスから５ラインのラインデータを読み出す。また、出力ライントリガはカウンタ５へも入力され、カウンタ５は、この出力ライントリガを受けて５ラインの読み出しごとに１つデクリメントされる。

そして、前述と同様に、第１のコンパレータ８は、カウンタ５とフルレベルレジスタ６とを比較し、図７に示すようにカウンタ５がフルレベルに達した場合、すなわち、リングバッファ４の記憶量がフルレベルに達したときは、リングバッファ４へのラインデータの入力を停止させるフル信号を画像データ入力装置２へ出力する。画像データ入力装置２は、このフル信号を受けている間は、リングバッファ４へのラインデータの入力を停止する。

一方、第２のコンパレータ９は、カウンタ５とエンプティレベルレジスタ７とを比較し、図７に示すようにカウンタ５がエンプティレベルに達した場合、すなわち、リングバッファ４の記憶量がエンプティレベルに達したときは、リングバッファ４からのラインデータの出力を停止させるエンプティ信号を画像データ出力装置３へ出力する。画像データ出力装置３は、このエンプティ信号を受けている間は、リングバッファ４からのラインデータの出力を停止する。

また、本実施の形態におけるリングバッファ装置１では、画像データ入力装置２から入力されるラインデータの書き込み開始アドレスと、画像データ出力装置３から出力されるラインデータの読み出し開始アドレスとを変更することが可能である。

図８は任意の画像データの読み飛ばしを行う場合のリングバッファのメモリ空間例を示す説明図、図９はカウンタの構成を示す説明図である。

この例では、画像データ入力装置２により１ライン単位でリングバッファ４へラインデータを入力し、画像データ出力装置３により１ライン単位でリングバッファ４からラインデータを出力しているが、先頭の３ラインを読み飛ばして出力している。なお、この例では、フルレベルレジスタ６のフルレベルは６６、エンプティレベルレジスタ７のエンプティレベルは４に設定されている。

この場合、画像データ入力装置２は、リングバッファ４へ入力する１ラインごとに入力ライントリガを出力する。リングバッファコントローラ１０は、この入力ライントリガを受けて書き込み開始アドレスを生成し、画像データ入力装置２へ出力する。画像データ入力装置２は、このリングバッファコントローラ１０から出力された書き込み開始アドレスへ１ラインのラインデータを書き込む。また、入力ライントリガはカウンタ５へも入力され、カウンタ５は、この入力ライントリガを受けて１ラインの書き込みごとに１つインクリメントされる。

一方、画像データ出力装置３は、リングバッファ４へ読み出す１ラインごとに出力ライントリガを出力する。リングバッファコントローラ１０は、この出力ライントリガを受けて読み出し開始アドレスを生成するが、このとき、図８に示すように読み出し開始アドレスを３ライン分進めている。画像データ出力装置３は、このリングバッファコントローラ１０から出力された読み出し開始アドレスから１ラインのラインデータを読み出す。また、出力ライントリガはカウンタ５へも入力され、カウンタ５は、この出力ライントリガを受けて１ラインの読み出しごとに１つデクリメントされる。

そして、前述と同様に、第１のコンパレータ８は、カウンタ５とフルレベルレジスタ６とを比較し、図９に示すようにカウンタ５がフルレベルに達した場合、すなわち、リングバッファ４の記憶量がフルレベルに達したときは、リングバッファ４へのラインデータの入力を停止させるフル信号を画像データ入力装置２へ出力する。画像データ入力装置２は、このフル信号を受けている間は、リングバッファ４へのラインデータの入力を停止する。

一方、第２のコンパレータ９は、カウンタ５とエンプティレベルレジスタ７とを比較し、図９に示すようにカウンタ５がエンプティレベルに達した場合、すなわち、リングバッファ４の記憶量がエンプティレベルに達したときは、リングバッファ４からのラインデータの出力を停止させるエンプティ信号を画像データ出力装置３へ出力する。画像データ出力装置３は、このエンプティ信号を受けている間は、リングバッファ４からのラインデータの出力を停止する。

なお、エンプティレベルを４、フルレベルを６６に設定しているのは、３ライン分を読み飛ばすため、カウンタ５は３〜６６の範囲で動作させることが必要だからである。

また、図１０はダミーデータの付加を行う場合のリングバッファのメモリ空間例を示す説明図、図１１はカウンタの構成を示す説明図である。

この例では、画像データ入力装置２により１ライン単位でリングバッファ４へラインデータを入力し、画像データ出力装置３により１ライン単位でリングバッファ４からラインデータを出力しているが、先頭の３ラインにダミーデータを付加して出力している。なお、この例では、フルレベルレジスタ６のフルレベルは「６０」、エンプティレベルレジスタ７のエンプティレベルは−２に設定されている。

この場合、画像データ入力装置２は、リングバッファ４へ入力する１ラインごとに入力ライントリガを出力する。リングバッファコントローラ１０は、この入力ライントリガを受けて書き込み開始アドレスを生成するが、このとき、図１０に示すように書き込み開始アドレスを３ライン分進めている。画像データ入力装置２は、このリングバッファコントローラ１０から出力された書き込み開始アドレスへ１ラインのラインデータを書き込む。また、入力ライントリガはカウンタ５へも入力され、カウンタ５は、この入力ライントリガを受けて１ラインの書き込みごとに１つインクリメントされる。

一方、画像データ出力装置３は、リングバッファ４へ読み出す１ラインごとに出力ライントリガを出力する。リングバッファコントローラ１０は、この出力ライントリガを受けて読み出し開始アドレスを生成する。画像データ出力装置３は、このリングバッファコントローラ１０から出力された読み出し開始アドレスから１ラインのラインデータを読み出す。また、出力ライントリガはカウンタ５へも入力され、カウンタ５は、この出力ライントリガを受けて１ラインの読み出しごとに１つデクリメントされる。

そして、前述と同様に、第１のコンパレータ８は、カウンタ５とフルレベルレジスタ６とを比較し、図１１に示すようにカウンタ５がフルレベルに達した場合、すなわち、リングバッファ４の記憶量がフルレベルに達したときは、リングバッファ４へのラインデータの入力を停止させるフル信号を画像データ入力装置２へ出力する。画像データ入力装置２は、このフル信号を受けている間は、リングバッファ４へのラインデータの入力を停止する。

一方、第２のコンパレータ９は、カウンタ５とエンプティレベルレジスタ７とを比較し、図１１に示すようにカウンタ５がエンプティレベルに達した場合、すなわち、リングバッファ４の記憶量がエンプティレベルに達したときは、リングバッファ４からのラインデータの出力を停止させるエンプティ信号を画像データ出力装置３へ出力する。画像データ出力装置３は、このエンプティ信号を受けている間は、リングバッファ４からのラインデータの出力を停止する。

なお、エンプティレベルを−２、フルレベルを「６０」に設定しているのは、先頭に３ライン分のダミーデータを付加するため、カウンタ５は−３〜６０の範囲で動作させることが必要だからである。

以上のように、本実施の形態におけるリングバッファ装置１では、画像データ入力装置２から入力されるラインデータの書き込み開始アドレスと、画像データ出力装置３から出力されるラインデータの読み出し開始アドレスとを変更することで、任意の画像データの読み飛ばしおよびダミーデータの付加を行うことが可能である。

本発明は、入力装置と出力装置との間で画像データの転送を行うリングバッファ装置として有用である。特に、本発明は、少ないメモリで画像データの転送を高速に行うことが可能なリングバッファ装置として好適である。

本発明の実施の形態におけるリングバッファ装置の構成を示すブロック図 図１のリングバッファのメモリ空間例を示す説明図 カウンタの構成を示す説明図 リングバッファへ入力する画像データを１ライン単位、出力する画像データを８ライン単位で行う例を示すリングバッファ装置のブロック図 カウンタの構成を示す説明図 リングバッファへ入力する画像データを１ライン単位、出力する画像データを１ラインごとに５ライン単位で行う例を示すリングバッファ装置のブロック図 カウンタの構成を示す説明図 任意の画像データの読み飛ばしを行う場合のリングバッファのメモリ空間例を示す説明図 カウンタの構成を示す説明図 ダミーデータの付加を行う場合のリングバッファのメモリ空間例を示す説明図 カウンタの構成を示す説明図

符号の説明

１ リングバッファ装置
２ 画像データ入力装置
３ 画像データ出力装置
４ リングバッファ
５ カウンタ
６ フルレベルレジスタ
７ エンプティレベルレジスタ
８ 第１のコンパレータ
９ 第２のコンパレータ
１０ リングバッファコントローラ
１１ ＪＰＥＧ圧縮処理部
１２ フィルタ処理部

Claims (5)

1. 入力装置と出力装置との間で画像データの転送を行うリングバッファ装置であって、
   前記入力装置から前記画像データをライン単位で取得し、この取得したライン単位の画像データ（以下、「ラインデータ」と称す。）を一時記憶し、バッファリングするとともに、このバッファリングしたラインデータを前記出力装置へ出力するリングバッファと、
   前記入力装置から入力されるラインデータのライン数に応じてインクリメントされるとともに、前記出力装置へ出力されるラインデータのライン数に応じてデクリメントされるカウンタと、
   前記リングバッファの記憶量のフルレベルを記憶するフルレベルレジスタと、
   前記リングバッファの記憶量のエンプティレベルを記憶するエンプティレベルレジスタと、
   前記カウンタとフルレベルレジスタとを比較し、前記リングバッファの記憶量が前記フルレベルに達するときは、前記リングバッファへのラインデータの入力を停止させるフル信号を前記入力装置へ出力する第１のコンパレータと、
   前記カウンタとエンプティレベルレジスタとを比較し、前記リングバッファの記憶量が前記エンプティレベルに達するときは、前記リングバッファからラインデータの出力を停止させるエンプティ信号を前記出力装置へ出力する第２のコンパレータとを備えたことを特徴とするリングバッファ装置。
2. 前記カウンタは、前記入力装置から入力されるＮ_iライン単位でインクリメントされ、前記出力装置へ出力されるＮ_oライン単位でデクリメントされることを特徴とする請求項１記載のリングバッファ装置。
3. 前記フルレベルレジスタのフルレベルを設定可能としたことを特徴とする請求項１または２に記載のリングバッファ装置。
4. 前記エンプティレベルレジスタのエンプティレベルを設定可能としたことを特徴とする請求項１から３のいずれかに記載のリングバッファ装置。
5. 前記リングバッファは、前記入力装置から入力されるラインデータの書き込み開始アドレスと、前記出力装置から出力されるラインデータの読み出し開始アドレスとを可変としたことを特徴とする請求項１から４のいずれかに記載のリングバッファ装置。

Images