JP2011053671A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2011053671A JP2011053671A JP2010175209A JP2010175209A JP2011053671A JP 2011053671 A JP2011053671 A JP 2011053671A JP 2010175209 A JP2010175209 A JP 2010175209A JP 2010175209 A JP2010175209 A JP 2010175209A JP 2011053671 A JP2011053671 A JP 2011053671A
- Authority
- JP
- Japan
- Prior art keywords
- image
- frame memory
- image data
- line buffer
- bus
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 59
- 230000015654 memory Effects 0.000 claims abstract description 197
- 238000000034 method Methods 0.000 claims description 16
- 230000008569 process Effects 0.000 claims description 7
- 230000009467 reduction Effects 0.000 claims description 5
- 230000008859 change Effects 0.000 claims description 3
- 238000010586 diagram Methods 0.000 description 28
- 239000002131 composite material Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T1/00—General purpose image data processing
- G06T1/60—Memory management
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/393—Arrangements for updating the contents of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
【課題】画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる半導体集積回路を提供する。
【解決手段】通常バスと、通常バスと同じビット幅の拡張バスを備え、フレームメモリ1のワード幅を、通常バスのビット幅か、その整数倍とする。ラインバッファ書き込み制御部3は、画像回転指示信号に従って、複数ライン分の画素データを格納するラインバッファ2の書き込み方向を制御する。画像回転指示信号および画像拡大指示信号に従って、ラインバッファ読み出し制御部4は、ラインバッファ2から読み出した画像データの出力先を通常バス単独か、拡張バス併用かを制御し、フレームメモリ書き込み先制御部5は、フレームメモリ1への書き込み先を制御する。アドレス制御部6は、画像拡大指示信号に従って、フレームメモリ1の書き込みアドレスを制御する。
【選択図】 図1
【解決手段】通常バスと、通常バスと同じビット幅の拡張バスを備え、フレームメモリ1のワード幅を、通常バスのビット幅か、その整数倍とする。ラインバッファ書き込み制御部3は、画像回転指示信号に従って、複数ライン分の画素データを格納するラインバッファ2の書き込み方向を制御する。画像回転指示信号および画像拡大指示信号に従って、ラインバッファ読み出し制御部4は、ラインバッファ2から読み出した画像データの出力先を通常バス単独か、拡張バス併用かを制御し、フレームメモリ書き込み先制御部5は、フレームメモリ1への書き込み先を制御する。アドレス制御部6は、画像拡大指示信号に従って、フレームメモリ1の書き込みアドレスを制御する。
【選択図】 図1
Description
本発明は、半導体集積回路に関する。
静止画や動画を表示装置に出力する際は、1画面分の画像データを一旦フレームメモリに格納し、その後フレームメモリから画像データを読み出して表示する方式が一般的である。その際、フレームメモリへは、書き込みアドレスを順次インクリメントしながら、データの書き込みが行われる。
ところで、近年、携帯電話の画像表示機能は複雑さを増し、元の画像に対する拡大/縮小や回転などの処理が要求されるようになってきている。このような要求に対して、従来、フレームメモリから読み出した画像データに対して、拡大や回転などの処理を行っている。例えば、画像の拡大/縮小を行う場合、フレームメモリにスケーラを接続し、フレームメモリから読み出した画像データの拡大/縮小を行う(例えば、特許文献1参照。)。
動画像表示の場合、一定のフレームレートで画像を表示する必要がある。そのとき、フレームレートを高くするほど、動画像表示が滑らかになる。そこで、最近の携帯電話では、元々のフレームレートが15フレーム/秒であるワンセグ放送の画像を、例えば、60フレーム/秒で表示することなどが行われている。その場合、フレームの表示間隔が短くなるので、画像データをフレームメモリから読み出して表示装置へ出力するまでの時間も短くなる。
したがって、上述のスケーラのように、フレームメモリから読み出したデータに対して画像処理を行う方式の場合、フレームレートの高速化への対応が困難、という問題が発生する。
この問題を解決する方法の1つとして、予め拡大や回転などの処理を行った画像データをフレームメモリへ書き込み、表示装置へはフレームメモリから読み出したデータをそのまま出力する、という方式が考えられる。
しかし、その場合、画像を拡大するとフレームメモリへ書き込むデータ量が増加する、画像を回転するとフレームメモリへの書き込むアドレスが毎回不規則に更新されるなどにより、通常のメモリ書き込み方式では、フレームメモリへの書き込み効率が低下するという問題が発生する。また、通常のメモリ読み出し方式では、フレームメモリからの読み出し効率が低下するという問題が発生する。
そこで、本発明の目的は、画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる半導体集積回路を提供することにある。
本発明の一態様によれば、画素データおよび汎用的なデータの転送に使用される通常バスと、前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、入力される画像データの複数ライン分の画素データを格納するラインバッファと、画像回転指示信号に従って、前記ラインバッファへの画像データの書き込み方向を制御するラインバッファ書き込み制御手段と、前記画像回転指示信号および画像拡大指示信号に従って、前記ラインバッファから読み出した画像データの出力先を前記通常バスのみとするか、前記通常バスと前記拡張バスの両方とするかを制御するラインバッファ読み出し制御手段と、前記画像回転指示信号および前記画像拡大指示信号に従って、前記通常バスおよび前記拡張バスから入力される画像データの前記フレームメモリへの書き込み先を制御するフレームメモリ書き込み先制御手段と、前記画像拡大指示信号に従って、前記フレームメモリの書き込みアドレスを制御するアドレス制御手段とを備えることを特徴とする半導体集積回路が提供される。
更に、本発明の他態様によれば、画素データおよび汎用的なデータの転送に使用される通常バスと、前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、入力される画像データの複数ライン分の画素データを格納するラインバッファと、前記フレームメモリに格納されている画像データの読み出しのときに画像データの表示形態を変更する場合、前記フレームメモリに格納されている画像データを読み出して前記拡張バスに出力するフレームメモリ読み出し制御手段と、前記拡張バスから出力される画像データを前記ラインバッファに書き込むラインバッファ書き込み制御手段と、前記ラインバッファに格納されている画像データを読み出して画像表示装置に出力するラインバッファ読み出し制御手段とを備え、画像データの表示形態の変更処理は前記フレームメモリ読み出し制御手段、前記ラインバッファ書き込み制御手段、或いは前記ラインバッファ読み出し制御手段で実行されることを特徴とする半導体集積回路が提供される。
本発明によれば、画像データの拡大や回転などの処理を行いながら、フレームメモリへの書き込みやフレームメモリからの読み出しを効率よく実行できる。
以下、本発明の実施例について図面を参照して説明する。なお、図中、同一または相当部分には同一の符号を付して、その説明は繰り返さない。
図1は、本発明の実施例1に係る半導体集積回路の構成の例を示すブロック図である。
本実施例の半導体集積回路は、画素データおよび汎用的なデータ転送に使用される通常バスと、画像処理時に使用される拡張バスと、フレームメモリ1と、入力される画像データの複数ライン分(本実施例では4ライン分)の画素データを格納するラインバッファ2と、画像回転指示信号に従って、ラインバッファ2への画像データの書き込み方向を制御するラインバッファ書き込み制御部3と、画像回転指示信号および画像拡大指示信号に従って、ラインバッファ2から読み出した画像データの出力先を通常バスのみとするか、通常バスと拡張バスの両方とするかを制御するラインバッファ読み出し制御部4と、画像回転指示信号および画像拡大指示信号に従って、通常バスおよび拡張バスから入力される画像データのフレームメモリ1への書き込み先を制御するフレームメモリ書き込み先制御部5と、画像拡大指示信号に従って、フレームメモリ1の書き込みアドレスを制御するアドレス制御部6と、を備える。
本実施例では、通常バスのビット幅が画素データのビット数と同じである場合を例にとって説明するが、通常バスのビット幅は、これに限定されるものではない。
また、拡張バスのビット幅は、通常バスのビット幅に合わせるものとする。
フレームメモリ1は、ワード幅を通常バスのビット数またはその整数倍に相当するビット数で等分し、偶数個のメモリブロックに分割する。ここでは、4つのメモリブロックM1〜M4に分割した例を示す。すなわち、メモリブロックM1〜M4のワード幅は、通常バスのビット数またはその整数倍に相当するビット数である。
上述したように、通常バスのビット幅を画素データのビット数またはその整数倍に相当するビット幅とすると、フレームメモリ1を構成するメモリブロックM1〜M4のワード幅も画素データのビット数またはその整数倍となる。すなわち、本実施例では、1つの画素データは1つのワードライン上に格納される。したがって、フレームメモリ1へのデータの書き込みおよび読み出しの際のアドレス制御が容易である。
ラインバッファ2は、1ライン分の画素データを4ライン分格納できるメモリ容量を有する。ここでは、メモリ領域をライン分ごとに分割して、それぞれの領域を、L1、L2、L3、L4と表す。
ラインバッファ書き込み制御部3は、画像を右方向へ90°回転させるかどうかを指示する画像回転指示信号に従って、ラインバッファ2への画像データの書き込み方向を制御する。
ここで、画像データの書き込み方向とは、1ライン分の画像データを、各ライン領域(L1〜L4)の先頭アドレスから順次アドレスが増加する方向へ書き込むか、同じアドレス上でL1からL4へ向かう方向へ書き込むか、の違いを示す。ここでは、前者をアドレス方向書き込み、後者をライン方向書き込み、と称する。
ラインバッファ書き込み制御部3は、画像回転指示信号による90°回転指示があるときは、アドレス方向書き込みを行い、回転指示がない(すなわち、通常表示の)ときは、ライン方向書き込みを行う。
ラインバッファ読み出し制御部4は、画像回転指示信号および画像拡大指示信号に従って、ラインバッファ2から読み出した画像データの出力先を通常バスのみとするか、通常バスと拡張バスの両方とするか、を制御する。
ここで、ラインバッファ2からの画像データの読み出し方向は、書き込みのときとは異なり、画像の回転や拡大の有無に関らず、常に、同じアドレス上でL1からL4へ向かう方向(ライン方向)へ読み出す。
ラインバッファ読み出し制御部4は、画像の回転や拡大のないとき、すなわち、通常の画像表示のときは、ラインバッファ2から読み出した画像データを通常バスへのみ出力する。
これに対して、画像回転指示信号による90°回転指示があるときは、ラインバッファ読み出し制御部4は、ラインバッファ2から画像データを2アドレス分ずつ同時に読み出し、これを1アドレス分ずつ、通常バスと拡張バスへ分配する。
一方、画像拡大指示信号による画像拡大指示があるときは、ラインバッファ読み出し制御部4は、ラインバッファ2から画像データを順次読み出し、同じデータを通常バスと拡張バスの両方へ出力する。
フレームメモリ書き込み先制御部5は、画像回転指示信号および画像拡大指示信号に従って、通常バスおよび拡張バスから入力される画像データのフレームメモリ1への書き込み先を制御する。
画像回転指示信号による90°回転指示があるときは、フレームメモリ書き込み先制御部5は、通常バスへ出力された画像データの書き込み先と、拡張バスへ出力された画像データの書き込み先とを、フレームメモリ1の異なるメモリブロックとする。例えば、通常バスへ出力された画像データをメモリブロックM1へ書き込み、拡張バスへ出力された画像データをメモリブロックM2へ書き込む。このとき、それぞれのメモリでの書き込みビット順は同一にする。
一方、画像拡大指示信号による画像拡大指示があるときは、フレームメモリ書き込み先制御部5は、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせになるよう、フレームメモリ1の書き込みビット位置を制御する。
アドレス制御部6は、画像拡大指示信号に従って、フレームメモリ1の書き込みアドレスを制御する。すなわち、アドレス制御部6は、画像拡大指示信号で指定される縦方向の拡大倍率の倍率分連続するアドレスを同時に選択する。例えば、縦方向の拡大倍率が2のときは、連続する2つのアドレスを同時に選択する。これにより、この連続するアドレスには同じ画像データが書き込まれる。
次に、本実施例における、画像表示処理とフレームメモリ書き込み動作の関係について、具体的な例を用いて説明する。
まず、通常表示における動作を、図2〜図3を用いて説明する。ここでは、入力画像として、図2(a)に示すような、5ライン×5カラムに配列された25個の画素1〜25により構成される画像を例にとる。
通常表示の場合、図2(b)に示すように、ラインバッファ書き込み制御部3は、ラインバッファ2に対して、画素1〜25の画素データ1〜25をライン方向へ書き込む。
続いて、ラインバッファ読み出し制御部4が、ラインバッファ2から画素データ1〜25をライン方向へ読み出し、図2(c)に示すように、通常バスへ出力する。
この通常バスへ出力されたデータは、フレームメモリ書き込み先制御部5による書き込み先の制御により、図3(a)に示すように、フレームメモリ1のメモリブロックM1へ順次書き込まれる。
したがって、フレームメモリ1から読み出した画像を表示すると、図3(b)に示すような、通常画像が表示される。
次に、入力画像を右方向へ90°回転させて表示するときの動作について説明する。
右方向90°回転表示を行うときは、ラインバッファ2に対して、ラインバッファ書き込み制御部3は、図4(a)に示す入力画像の画素データ1〜25を、図4(b)に示すように、アドレス方向へ書き込む。
続いて、ラインバッファ読み出し制御部4が、ラインバッファ2から画像データを2アドレス分ずつ同時に読み出し、これを1アドレス分ずつ、通常バスと拡張バスへ分配する。
図4(c)に、このときの通常バスと拡張バスの様子を示す。すなわち、通常バスへは、画素データ1、6、11、16、21、3、8、・・・が順次出力され、それと同時に、拡張バスへは、画素データ2、7、12、17、22、4、9、・・・が順次出力される。
フレームメモリ書き込み先制御部5は、通常バスへ出力された画像データの書き込み先と、拡張バスへ出力された画像データの書き込み先とを、フレームメモリ1の異なるメモリとする。これにより、例えば、図5(a)に示すように、通常バスへ出力された画素データ1、6、11、16、21、3、8、・・・はメモリブロックM1へ書き込まれ、拡張バスへ出力された画素データ2、7、12、17、22、4、9、・・・メモリブロックM2へ書き込まれる。
この場合、フレームメモリ1から画像データを読み出す際、メモリブロックM1とメモリブロックM2を交互に読み出すようにする。そうすることにより、フレームメモリ1から読み出した画像は、図5(b)に示すように、右方向90°回転画像として表示される。
次に、入力画像を4倍(縦2倍×横2倍)に拡大表示するときの動作について説明する。
4倍拡大表示を行うときは、ラインバッファ2に対して、ラインバッファ書き込み制御部3は、図6(a)に示す入力画像の画素データ1〜25を、図6(b)に示すように、ライン方向へ書き込む。
続いて、ラインバッファ読み出し制御部4が、ラインバッファ2から画像データを読み出し、図6(c)に示すように、通常バスと拡張バスへ、同時に出力する。
この通常バスと拡張バスへ出力された画像データに対して、フレームメモリ書き込み先制御部5は、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせになるよう、フレームメモリ1の書き込みビット位置を制御する。
同時に、アドレス制御部6は、縦方向の拡大倍率2に合わせて、連続する2つのアドレスを同時に選択する。
その結果、図7に示すように、フレームメモリ1には、1つのワードライン上に同じ画素データが2つずつ並び、かつ、2つのワードラインごとに同じ画素配置が行われるよう、画像データが書き込まれる。
画像表示を行う場合は、メモリブロックM1とメモリブロックM2を交互に読み出すようにしてフレームメモリ1から画像データを読み出す。これにより、フレームメモリ1から読み出した画像は、図8に示すように、4倍拡大画像として表示される。
このような本実施例によれば、バス幅およびフレームメモリのワード幅を画素データのビット数に応じて決定し、回転表示や拡大表示などの表示方式の違いに応じて、ラインバッファの書き込み方式および読み出し方式を変えてバスへ出力する画素データの並びを換えるともに、フレームメモリの書き込みアドレスおよび書き込みビット位置を制御することにより、画像データの回転や拡大などの処理を行いながら、回転表示用あるいは拡大表示用の画像データを、効率よくフレームメモリへ書き込むことができる。
画像表示に際して、同じ画像データを2つの表示装置に表示することが求められることがある。そこで、本実施例では、それぞれの表示装置用に、同じ画像データを2つ、フレームメモリに書き込むことのできる半導体集積回路の例を示す。
図9は、本発明の実施例2に係る半導体集積回路の構成の例を示すブロック図である。
本実施例の半導体集積回路の構成は、基本的に、実施例1の半導体集積回路と同じである。実施例1と異なる点は、フレームメモリ書き込み先制御部5Aに、画像複製指示信号が入力される点である。
フレームメモリ書き込み先制御部5Aは、画像複製指示信号により画像データの複製が指示されると、通常バス、または通常バスと拡張バスへ出力された画像データの書き込み先を、フレームメモリ1内の異なるメモリとする。
次に、このフレームメモリ書き込み先制御部5Aによるフレームメモリ1への画像書き込みの例について説明する。
ここでは、図2に示した、通常表示の画像データに対する処理の例を示す。通常表示の場合、図2(c)に示したように、通常バスに、画素データが画素順に出力される。
この通常バスに出力された画素データに対して、フレームメモリ書き込み先制御部5Aは、書き込み先として、例えば、フレームメモリ1内のメモリブロックM1とメモリブロックM3を指定する。
その結果、図10(a)に示すように、フレームメモリ1内のメモリブロックM1とメモリブロックM3に、全く同じ画像データが書き込まれる。
画像表示を行う場合は、メモリブロックM1とメモリブロックM3から読み出したデータを、それぞれ別の表示装置に出力する。これにより、図10(b)に示すように、ある表示装置には出力画像1が表示され、別の表示装置には、出力画像1と同じ画像の出力画像2が表示される。
このような本実施例によれば、フレームメモリに、2つの同じ画像データを、容易に書き込むことができる。
画像の回転を伴わず、画像の拡大や複製のみを行う場合は、入力画像をラインバッファ2に格納せずに、直接、通常バスおよび拡張バスへ転送するようにしてもよい。そこで、本実施例では、入力画像を通常バスおよび拡張バスへ直接転送できるようにした例を示す。
図11は、本発明の実施例3に係る半導体集積回路の構成の例を示すブロック図である。
本実施例の半導体集積回路の構成は、基本的に、実施例2の半導体集積回路と同じである。実施例2と異なる点は、入力画像を通常バスおよび拡張バスへ直接転送できるようにした点である。
本実施例では、画像の回転を伴わずに画像の拡大のみを行う場合は、入力画像を通常バスと拡張バスの両方へ転送する。また、画像の回転を伴わずに画像の複製のみを行う場合は、入力画像を通常バスへ転送する。
この転送された入力画像に対する画像の拡大および複製の処理は、実施例1および実施例2で説明した通りなので、ここではその説明を省略する。
このような本実施例によれば、画像の回転を伴わない画像の拡大や複製の処理にラインバッファを使用しないので、フレームメモリへの書き込み処理を高速に行うことができる。また、ラインバッファを使用しない分、消費電力を少なくすることができる。
画像表示に際して、画像の左右反転表示、あるいは上下反転表示が求められることがある。そこで、本実施例では、フレームメモリに、左右反転表示用画像データあるいは上下反転表示用画像データを、書き込むことのできる半導体集積回路の例を示す。
図12は、本発明の実施例4に係る半導体集積回路の構成の例を示すブロック図である。
本実施例の半導体集積回路の構成は、基本的に、実施例3の半導体集積回路と同じである。実施例3と異なる点は、フレームメモリ書き込み先制御部5Bに左右反転指示信号が入力され、アドレス制御部6Aに上下反転指示信号が入力される点である。
フレームメモリ書き込み先制御部5Bは、左右反転指示信号により画像データの左右反転表示が指示されると、画像データのフレームメモリ1への書き込み先を通常とは逆の順番に指定する。例えば、通常表示の際はビット番号の小さい方から書き込み先を指定している場合、左右反転表示が指示されたときは、ビット番号の大きい方から書き込み先を指定する。
図13に、左右反転指示信号により左右反転表示が指示されたときの、フレームメモリ1への画像データ書き込みの例を示す。ここでは、通常バスに、図2(c)に示したような画素データが出力されたときの例を示す。
この場合、図13に示すように、フレームメモリ1の各ワードライン上での画素データの配列順番は、図3(a)に示した通常表示時の配列順番とは逆になっている。
したがって、フレームメモリ1から読み出した画像を表示すると、図13(b)に示すように、図3(b)に示した通常画像に対して、左右が反転された画像が表示される。
次に、本実施例のアドレス制御部6Aは、上下反転指示信号により画像データの上下反転表示が指示されると、通常とは逆方向にアドレスを発生させる。
すなわち、アドレス制御部6Aは、通常は、先頭アドレスから最終アドレスの方向に向かってアドレスを発生させるのに対して、上下反転表示が指示されたときは、最終アドレスから先頭アドレスの方向に向かってアドレスを発生させる。
図14に、上下反転指示信号により上下反転表示が指示されたときの、フレームメモリ1への画像データ書き込みの例を示す。ここでは、通常バスに、図2(c)に示したような画素データが出力されたときの例を示す。
この例では、フレームメモリ1内のメモリブロックM4の最下段が最終アドレスであるので、通常バスに出力されたデータは、メモリブロックM4の最下段から上方へ向かって書き込まれる。
したがって、フレームメモリ1から読み出した画像を表示すると、図14(b)に示すように、図3(b)に示した通常画像に対して、上下が反転された画像が表示される。
このような本実施例によれば、フレームメモリに、左右反転表示用画像データおよび上下反転表示用画像データを、容易に書き込むことができる。
なお、上述の実施例の説明では、各種表示の指示が単独で出された場合を例にとって説明したが、上述の各実施例では、単独の表示処理だけでなく、複数の表示指示が複合されて同時に出力されても、それらの処理を一括で行って、その結果をフレームメモリ1に書き込むことが可能である。
その一例として、実施例4の半導体集積回路において、入力画像に対して、右方向に90°回転した上で4倍に拡大し、さらに左右反転した画像データをフレームメモリ1へ書き込む、という要求が出された場合の動作を、図15〜図17を用いて説明する。
この場合、図15(a)に示す入力画像に対して、ラインバッファ書き込み制御部3は、右方向90°回転指示に従って、入力画像の画素データ1〜25を、図15(b)に示すように、アドレス方向へ書き込む。
続いて、ラインバッファ読み出し制御部4が、画像拡大指示に従って、ラインバッファ2から画像データを読み出し、図15(c)に示すように、通常バスと拡張バスへ、同時に出力する。
フレームメモリ書き込み先制御部5Bは、画像拡大指示および左右反転表示指示に従って、通常バスへ出力された画像データの書き込み先と拡張バスへ出力された画像データの書き込み先が隣り合わせで、かつ、各ワードライン上での画素データの配列順番が通常とは逆の順番になるよう、フレームメモリ1の書き込みビット位置を制御する。
一方、アドレス制御部6Aは、画像拡大指示に従って、連続する2つのアドレスを同時に選択する。
その結果、図16に示すように、入力画像を右方向に90°回転した上で4倍に拡大し、さらに左右反転した画像データが、フレームメモリ1へ書き込まれる。
画像表示を行う場合は、メモリブロックM1とメモリブロックM2を交互に読み出すようにしてフレームメモリ1から画像データを読み出す。これにより、フレームメモリ1から読み出した画像は、図17に示すように、入力画像を右方向に90°回転して4倍に拡大し、さらに左右反転した画像として表示される。
フレームメモリに格納されている画像データを読み出して、画像表示装置へ画像データを表示する場合、画像データの表示形態の変更を求められることがある。そこで、本実施例では、拡張バスを介してフレームメモリに格納されている画像データを読み出して、画像データの表示形態の変更を行い、画像表示装置に表示形態が変更された画像を表示することのできる半導体集積回路の例を示す。なお、画像データの表示形態の変更とは、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、画像データの縮小などをいう。画像データの表示形態の変更を伴わない通常の画像データは、通常バスを介して読み出される。
図18は、本発明の実施例5に係る半導体集積回路の構成の例を示すブロック図である。
本実施例の半導体集積回路の構成は、基本的に、実施例1の半導体集積回路と同じである。実施例1と異なる点は、フレームメモリ読み出し制御部11、ラインバッファ書き込み制御部3a、ラインバッファ読み出し制御部4aが設けられている点である。
フレームメモリ読み出し制御部11は、フレームメモリ1に格納されている画像データを読み出して拡張バスに出力する。
ラインバッファ書き込み制御部3aは、拡張バスを介してフレームメモリ1から読み出された画像データをラインバッファ2に書き込む。
ラインバッファ読み出し制御部4aは、ラインバッファ2に書き込まれた画像データを画像データの表示形態の変更、例えば90°回転指示信号及び左右反転指示信号に基づいて、90°回転及び左右反転の処理を実行して画像表示装置(例えば、LCD)に出力する。
次に、具体的な読み出し動作について、図19乃至22を参照して説明する。図19はフレームメモリ読み出し制御部11によるフレームメモリ1からの画像データの読み出し動作の説明図である。図20は読み出し動作の説明図である。図21はラインバッファ書き込み制御部3aによるラインバッファ2への書き込み動作、及びラインバッファ読み出し制御部4aによるラインバッファ2からの読み出し動作の説明図である。図22は画像表示装置への画像データの表示を示す図である。
図19に示すように、フレームメモリ1には、図中右側にライン0(ゼロ)、ライン2、ライン4、・・・、ラインMから構成される偶数ラインが設けられる。図中左側には、ライン1、ライン3、ライン5、・・・、ラインNから構成される奇数ラインが設けられる。偶数ライン及び奇数ラインには、n行のデータ列(例えば、ライン0(ゼロ)には0A0乃至0An)が設けられる。偶数ラインは、0(ゼロ)乃至191ビットの情報を有する。奇数ラインは、192乃至383ビットの情報を有する。
フレームメモリ読み出し制御部11によるフレームメモリ1から画像データを読み出す場合、2ワード分に相当する偶数ライン及び奇数ラインのデータを並列に1サイクルで読み出す。この読み出し方法を用いると、フレームメモリからの読み出し回数を抑制することができる。
具体的には、偶数ラインでは、0A0のデータ⇒0Aaのデータ⇒0Abのデータ⇒・・・
0Azのデータを読み出し、0A1のデータ⇒0Aa+1のデータ⇒0Ab+1のデータ⇒0Az+1のデータを読み出す。これ以降同様に読み出す。
0Azのデータを読み出し、0A1のデータ⇒0Aa+1のデータ⇒0Ab+1のデータ⇒0Az+1のデータを読み出す。これ以降同様に読み出す。
並行して、奇数ラインでは、1A0のデータ⇒1Aaのデータ⇒1Abのデータ⇒・・・
1Azのデータを読み出し、1A1のデータ⇒1Aa+1のデータ⇒1Ab+1のデータ⇒1Az+1のデータを読み出す。これ以降同様に読み出す。
1Azのデータを読み出し、1A1のデータ⇒1Aa+1のデータ⇒1Ab+1のデータ⇒1Az+1のデータを読み出す。これ以降同様に読み出す。
図20に示すように、フレームメモリ1から読み出された偶数ラインデータSe及び奇数ラインデータSoは、拡張バスアクセスに対応するアドレスとの関係が、時系列にみると、例えばA0アドレスに対して偶数ラインデータSeのD0A0と奇数ラインデータのSoのD1A0が同時刻となる。これ以降は説明を省略するが同様に、他のデータでも同時刻となる。
図21に示すように、ラインバッファ書き込み制御部3aにより、拡張バスを介してラインバッファ2の列方向(図中横方向)に順次、画像データが書き込まれる。
具体的には、まず、フレームメモリ1の偶数ラインデータSe(ライン0(ゼロ)の0A0)がラインバッファ2の1列目に書き込まれる。次に、フレームメモリ1の奇数ラインデータSo(ライン1の1A0)がラインバッファ2の2列目に書き込まれる。続いて、フレームメモリ1の偶数ラインデータSe(ライン2の0Aa)がラインバッファ2の3列目に書き込まれる。そして、フレームメモリ1の奇数ラインデータSo(ライン3の1Aa)がラインバッファ2の4列目に書き込まれる。フレームメモリ1の偶数ラインデータSe(ラインMの0Az)がラインバッファ2の(2N−1)列目に書き込まれる。フレームメモリ1の奇数ラインデータSo(ラインNの1Az)がラインバッファ2の(2N)列目に書き込まれる。
同様に、フレームメモリ1の偶数ラインデータSeの2列目のデータとフレームメモリ1の奇数ラインデータSoの2列目のデータとが交互にラインバッファ2に書き込まれる。なお、フレームメモリ1の偶数ラインデータSeの3列目以降のデータとフレームメモリ1の奇数ラインデータSoの3列目以降のデータのラインバッファ2への書き込みについては図示及び説明を省略する。
ラインバッファ読み出し制御部4aによるラインバッファ2からの読み出し動作は、ラインバッファ2の行方向(図中縦方向)に順次、読み出される。
具体的には、まず、フレームメモリ1の偶数ラインデータSeの1列目のデータ及び奇数ラインデータSoの1列目のデータがラインバッファ2に書き込まれたビット0(ゼロ)乃至23のデータは、画像表示装置のライン0(ゼロ)に対応するように、行方向(図中縦方向)に読み出される。
次に、フレームメモリ1の偶数ラインデータSeの1列目のデータ及び奇数ラインデータSoの1列目のデータがラインバッファ2に書き込まれたビット24乃至47のデータは、画像表示装置のライン1に対応するように、行方向(図中縦方向)に読み出される。
フレームメモリ1の偶数ラインデータSeの1列目のデータ及び奇数ラインデータSoの1列目のデータがラインバッファ2に書き込まれたビット168乃至191のデータは、画像表示装置のライン7に対応するように、行方向(図中縦方向)に読み出される。
次に、フレームメモリ1の偶数ラインデータSeの2列目のデータ及び奇数ラインデータSoの2列目のデータがラインバッファ2に書き込まれたビット0(ゼロ)乃至23のデータは、画像表示装置のライン8に対応するように、行方向(図中縦方向)に読み出される。
続いて、フレームメモリ1の偶数ラインデータSeの2列目のデータ及び奇数ラインデータSoの2列目のデータがラインバッファ2に書き込まれたビット24乃至47のデータは、画像表示装置のライン9に対応するように、行方向(図中縦方向)に読み出される。
フレームメモリ1の偶数ラインデータSeの2列目のデータ及び奇数ラインデータSoの2列目のデータがラインバッファ2に書き込まれたビット168乃至191のデータは、画像表示装置のライン15に対応するように、行方向(図中縦方向)に読み出される。
なお、フレームメモリ1の偶数ラインデータSeの3列目以降のデータとフレームメモリ1の奇数ラインデータSoの3列目以降のデータがラインバッファ2に書き込まれたデータについては図示及び説明を省略する。
上述したように、ラインバッファ読み出し制御部4aによるラインバッファ2からの読み出し動作により、フレームメモリ1の画像データは90°回転及び左右反転されたデータとなる。
図22に示すように、ラインバッファ読み出し制御部4aによりラインバッファから読み出された画像データは、90°回転及び左右反転された画像として画像表示装置に表示される。
ここでは、ラインバッファ読み出し制御部4aで90°回転及び左右反転処理を実行しているが、必ずしもこれに限定されるものではない。例えば、ラインバッファ読み出し制御部4aで画像データの上下反転や画像データの縮小などを実行してもよい。また、フレームメモリ読み出し制御部11、ラインバッファ書き込み制御部3a、及びラインバッファ読み出し制御部4aで、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、画像データの縮小などの処理を適宜分担させてもよい。
このような本実施例によれば、フレームメモリに格納されている画像データを読み出すときに画像データの表示形態の変更を伴う場合、拡張バスを介して画像データを読み出して、画像データの表示形態の変更を行い、画像表示装置へ画像データを表示している。このため、フレームメモリからの読み出しを効率よく実行できる。また、複数の画像表示装置に対して異なる画像データの表示形態の変更を迅速に対応することができる。この場合、フレームメモリ1やコントローラ(制御部)の複雑化、ラインバッファ2のサイズの増大化を抑制することができる。
このように、上述の実施例1乃至4では、複数の画像表示指示が複合されていても、それらの画像表示処理を一括処理した上で、処理後の画像をフレームメモリへ書き込むことができるので、単独処理の場合と同等の書き込み効率を保持することができる。
また、上述の実施例5では、フレームメモリから画像データを読み出して、拡張バスを経由して画像データの回転や反転などの処理を行い、処理された画像データを画像表示装置に出力している。このため、画像データの回転や反転などの処理を行いながら、フレームメモリからの読み出しを効率よく実行できるので、通常データの読み出しと同等の読み出し効率を保持することができる。
以上、幾つかの実施例について述べたが、これらの実施例は単に例として示したもので、本発明の範囲を限定することを意図したものではない。実際、ここにおいて述べた新規な半導体集積回路は、種々の他の実施例に具体化されても良いし、更に、本発明の主旨或いはスピリットから逸脱することなく、ここにおいて述べた半導体集積回路における種々の省略、置き換え及び変更を行ってもよい。付随する請求項及びそれらの均等物は、本発明の範囲及び主旨或いはスプリットに入るようにそのような例或いは変形を含むことを意図している。
1 フレームメモリ
2 ラインバッファ
3、3a ラインバッファ書き込み制御部
4、4A、4a ラインバッファ読み出し制御部
5、5A、5B フレームメモリ書き込み先制御部
6、6A アドレス制御部
11 フレームメモリ読み出し制御部
Se 偶数ラインデータ
So 奇数ラインデータ
2 ラインバッファ
3、3a ラインバッファ書き込み制御部
4、4A、4a ラインバッファ読み出し制御部
5、5A、5B フレームメモリ書き込み先制御部
6、6A アドレス制御部
11 フレームメモリ読み出し制御部
Se 偶数ラインデータ
So 奇数ラインデータ
Claims (11)
- 画素データおよび汎用的なデータの転送に使用される通常バスと、
前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、
前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、
入力される画像データの複数ライン分の画素データを格納するラインバッファと、
画像回転指示信号に従って、前記ラインバッファへの画像データの書き込み方向を制御するラインバッファ書き込み制御手段と、
前記画像回転指示信号および画像拡大指示信号に従って、前記ラインバッファから読み出した画像データの出力先を前記通常バスのみとするか、前記通常バスと前記拡張バスの両方とするかを制御するラインバッファ読み出し制御手段と、
前記画像回転指示信号および前記画像拡大指示信号に従って、前記通常バスおよび前記拡張バスから入力される画像データの前記フレームメモリへの書き込み先を制御するフレームメモリ書き込み先制御手段と、
前記画像拡大指示信号に従って、前記フレームメモリの書き込みアドレスを制御するアドレス制御手段と
を備えることを特徴とする半導体集積回路。 - 前記回転指示信号が画像の回転を指示するときは、
前記ラインバッファ読み出し制御手段が、前記ラインバッファから読み出した画像データの出力先を前記通常バスと前記拡張バスの両方とし、
前記フレームメモリ書き込み先制御手段が、前記通常バスへ出力された画像データの書き込み先と前記拡張バスへ出力された画像データの書き込み先を前記フレームメモリ内の異なるメモリとする
ことを特徴とする請求項1に記載の半導体集積回路。 - 前記画像拡大指示信号が画像の拡大を指示するときは、
前記ラインバッファ読み出し制御手段が、前記ラインバッファから読み出した画像データの出力先を前記通常バスと前記拡張バスの両方とする
ことを特徴とする請求項1または2に記載の半導体集積回路。 - 前記画像拡大指示信号が画像の拡大を指示するときは、
前記フレームメモリ書き込み先制御手段が、前記通常バスへ出力された画像データの書き込み先と前記拡張バスへ出力された画像データの書き込み先を隣り合わせとし、
前記アドレス制御手段が、拡大倍率分連続するアドレスを同時に選択する
ことを特徴とする請求項1乃至3のいずれか1項に記載の半導体集積回路。 - 画像を複製するときは、
前記フレームメモリ書き込み先制御手段が、前記通常バスまたは前記通常バスと前記拡張バスへ出力された画像データの書き込み先を、前記フレームメモリの領域をワード方向に分割した別々の領域とする
ことを特徴とする請求項1乃至4のいずれか1項に記載の半導体集積回路。 - 画像を左右反転させるときは、
前記フレームメモリ書き込み先制御手段が、前記フレームメモリの書き込み先を通常とは逆の順番に指定する
ことを特徴とする請求項1乃至5のいずれか1項に記載の半導体集積回路。 - 画像を上下反転させるときは、
前記アドレス制御手段が、通常とは逆方向にアドレスを発生させる
ことを特徴とする請求項1乃至6のいずれか1項に記載の半導体集積回路。 - 画素データおよび汎用的なデータの転送に使用される通常バスと、
前記通常バスと同じビット幅を有し、画像処理時に使用される拡張バスと、
前記通常バスのビット数またはその整数倍に相当するワード幅を有するフレームメモリと、
入力される画像データの複数ライン分の画素データを格納するラインバッファと、
前記フレームメモリに格納されている画像データの読み出しのときに画像データの表示形態を変更する場合、前記フレームメモリに格納されている画像データを読み出して前記拡張バスに出力するフレームメモリ読み出し制御手段と、
前記拡張バスから出力される画像データを前記ラインバッファに書き込むラインバッファ書き込み制御手段と、
前記ラインバッファに格納されている画像データを読み出して画像表示装置に出力するラインバッファ読み出し制御手段と、
を備え、画像データの表示形態の変更処理は前記フレームメモリ読み出し制御手段、前記ラインバッファ書き込み制御手段、或いは前記ラインバッファ読み出し制御手段で実行されることを特徴とする半導体集積回路。 - 画像データの表示形態の変更処理は、画像データの回転、画像データの左右反転、画像データの上下反転、画像データの拡大、及び画像データの縮小の少なくともいずれか1つであることを特徴とする請求項8に記載の半導体集積回路。
- 前記フレームメモリに格納されている画像データは、ランダムアクセスで、2ワード分のデータを1サイクルで読み出され、
前記拡張バスから出力される画像データは、2サイクル毎に前記ラインバッファに書き込まれることを特徴とする請求項8又は9に記載の半導体集積回路。 - 画像データの表示形態の変更がない場合、前記フレームメモリに格納されている画像データは前記通常バスを介して読み出されることを特徴とする請求項8乃至10のいずれか1項に記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010175209A JP2011053671A (ja) | 2009-08-06 | 2010-08-04 | 半導体集積回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009183870 | 2009-08-06 | ||
JP2010175209A JP2011053671A (ja) | 2009-08-06 | 2010-08-04 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011053671A true JP2011053671A (ja) | 2011-03-17 |
Family
ID=43534497
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010175209A Abandoned JP2011053671A (ja) | 2009-08-06 | 2010-08-04 | 半導体集積回路 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20110032262A1 (ja) |
JP (1) | JP2011053671A (ja) |
CN (1) | CN101996550A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100453A (ja) * | 2009-11-03 | 2011-05-19 | Samsung Electronics Co Ltd | イメージプロセッサ及びそれを含む電子装置及びイメージプロセッシング方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130027416A1 (en) * | 2011-07-25 | 2013-01-31 | Karthikeyan Vaithianathan | Gather method and apparatus for media processing accelerators |
JP6098366B2 (ja) * | 2013-05-27 | 2017-03-22 | 株式会社ソシオネクスト | 画像データ処理装置及び画像データ処理方法 |
CN106973188A (zh) * | 2017-04-11 | 2017-07-21 | 北京图森未来科技有限公司 | 一种图像传输装置和方法 |
US10672101B1 (en) * | 2019-03-04 | 2020-06-02 | Omnivision Technologies, Inc. | DRAM with simultaneous read and write for multiwafer image sensors |
CN113539159B (zh) * | 2021-06-15 | 2024-01-16 | 北京欧铼德微电子技术有限公司 | 显示控制方法、显示装置、显示驱动芯片和存储介质 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5877780A (en) * | 1996-08-08 | 1999-03-02 | Lu; Hsuehchung Shelton | Semiconductor chip having multiple independent memory sections, at least one of which includes simultaneously accessible arrays |
AU2002332645A1 (en) * | 2001-08-22 | 2003-03-10 | Gary Alfred Demos | Method and apparatus for providing computer-compatible fully synchronized audio/video information |
US6801674B1 (en) * | 2001-08-30 | 2004-10-05 | Xilinx, Inc. | Real-time image resizing and rotation with line buffers |
US7376286B2 (en) * | 2002-09-18 | 2008-05-20 | Nxp B.V. | Block-based rotation of arbitrary-shaped images |
JP2005056448A (ja) * | 2003-08-01 | 2005-03-03 | Toshiba Corp | 半導体記憶装置 |
JP2005223426A (ja) * | 2004-02-03 | 2005-08-18 | Seiko Epson Corp | 表示コントローラ及び表示制御方法 |
US7868890B2 (en) * | 2004-02-24 | 2011-01-11 | Qualcomm Incorporated | Display processor for a wireless device |
US7453761B2 (en) * | 2004-06-08 | 2008-11-18 | Broadcom Corporation | Method and system for low cost line buffer system design |
US7307635B1 (en) * | 2005-02-02 | 2007-12-11 | Neomagic Corp. | Display rotation using a small line buffer and optimized memory access |
US20070058179A1 (en) * | 2005-09-15 | 2007-03-15 | Fujitsu Limited | Image processing apparatus and method for image resizing matching data supply speed |
US7535474B1 (en) * | 2005-12-09 | 2009-05-19 | Advanced Micro Devices, Inc. | System and method for rotating rasterized image data |
-
2010
- 2010-02-25 CN CN2010101259710A patent/CN101996550A/zh active Pending
- 2010-03-03 US US12/716,782 patent/US20110032262A1/en not_active Abandoned
- 2010-08-04 JP JP2010175209A patent/JP2011053671A/ja not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011100453A (ja) * | 2009-11-03 | 2011-05-19 | Samsung Electronics Co Ltd | イメージプロセッサ及びそれを含む電子装置及びイメージプロセッシング方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101996550A (zh) | 2011-03-30 |
US20110032262A1 (en) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3816907B2 (ja) | 表示データの記憶装置 | |
JP2011053671A (ja) | 半導体集積回路 | |
CN103377030A (zh) | 图像旋转控制方法及装置 | |
JP5006131B2 (ja) | データ分配装置及び方法 | |
WO2013164947A1 (ja) | フレームメモリの制御回路、表示装置及びフレームメモリの制御方法 | |
JP2007213055A (ja) | シンクロナスダイナミックランダムアクセスメモリを用いたフレームデータの転送方法及びフレームデータのソースドライバへの転送方法並びにタイミング制御モジュール | |
JP2010081024A (ja) | 画像補間処理装置 | |
JP2010128150A (ja) | 表示制御装置、表示制御方法、およびプログラム | |
JP2008048258A (ja) | 画像データ記憶装置、および記憶方法 | |
US9478003B2 (en) | Display driver sorting display data for output to a display panel | |
JP2007047750A (ja) | Ddrを用いたデータのスキャンシステムおよびその方法 | |
JP3288327B2 (ja) | 映像メモリ回路 | |
JP2012146032A (ja) | 画像メモリ制御装置および画像処理装置 | |
JP2013195963A (ja) | 画像処理装置、集積回路装置及び画像表示システム | |
JP2004185800A (ja) | 範囲選択可能なアドレスデコーダと、これを用いる高速グラフィック処理用フレームメモリー装置 | |
JP2011188050A (ja) | 画像処理方法、画像処理装置および画像形成装置 | |
KR101719273B1 (ko) | 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 장치 | |
JP2007272667A (ja) | リングバッファ装置 | |
JP2009076182A (ja) | 半導体記憶装置及びそれを備えた液晶駆動装置 | |
JP2007279780A (ja) | 画像処理装置 | |
JP6708127B2 (ja) | 画像処理装置、画像処理方法、及び、プログラム | |
JP2010231425A (ja) | データ入出力制御装置 | |
JP2005022387A (ja) | 画像データ回転処理装置 | |
JP2007323260A (ja) | 画像メモリシステム | |
JP5460510B2 (ja) | 画像回転装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120810 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120820 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130709 |
|
A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20130710 |