JP6708127B2 - 画像処理装置、画像処理方法、及び、プログラム - Google Patents
画像処理装置、画像処理方法、及び、プログラム Download PDFInfo
- Publication number
- JP6708127B2 JP6708127B2 JP2016550107A JP2016550107A JP6708127B2 JP 6708127 B2 JP6708127 B2 JP 6708127B2 JP 2016550107 A JP2016550107 A JP 2016550107A JP 2016550107 A JP2016550107 A JP 2016550107A JP 6708127 B2 JP6708127 B2 JP 6708127B2
- Authority
- JP
- Japan
- Prior art keywords
- frame image
- blocks
- control unit
- image
- pixel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012545 processing Methods 0.000 title claims description 87
- 238000003672 processing method Methods 0.000 title claims description 6
- 238000003860 storage Methods 0.000 claims description 97
- 238000000034 method Methods 0.000 claims description 81
- 230000008569 process Effects 0.000 claims description 74
- 238000005516 engineering process Methods 0.000 description 18
- 230000009467 reduction Effects 0.000 description 16
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 238000004891 communication Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000009466 transformation Effects 0.000 description 3
- 230000001131 transforming effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000000470 constituent Substances 0.000 description 2
- 238000001914 filtration Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T3/00—Geometric image transformations in the plane of the image
- G06T3/60—Rotation of whole images or parts thereof
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/391—Resolution modifying circuits, e.g. variable screen formats
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
- G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
- G09G5/39—Control of the bit-mapped memory
- G09G5/399—Control of the bit-mapped memory using two or more bit-mapped memories, the operations of which are switched in time, e.g. ping-pong buffers
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2340/00—Aspects of display data processing
- G09G2340/04—Changes in size, position or resolution of an image
- G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2360/00—Aspects of the architecture of display systems
- G09G2360/12—Frame memory handling
- G09G2360/122—Tiling
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Controls And Circuits For Display Device (AREA)
- Image Processing (AREA)
- Studio Devices (AREA)
Description
前記入力フレーム画像の回転を行う場合、前記書き込み制御部には、1フレーム目の前記入力フレーム画像のN行×N列の前記ブロックをN×N個の前記記憶領域に1つずつ書き込ませることができる。
N×N+N個の前記記憶領域を、前記記憶部に設けることができる。
1.実施の形態
2.変形例
{画像処理装置1の構成例}
図1は、本技術を適用した画像処理装置の一実施の形態である画像処理装置1の構成例を示している。
図2は、フレーム画像の分割方法の例が示されている。このフレーム画像においては、縦544行×横960列の画素が並んでいる。そして、フレーム画像が、縦8行×横8列の64個の同じ大きさの矩形のブロックに分割されている。
図3は、タグレジスタ14の構成例を示している。タグレジスタ14は、10ビットのレジスタであり、上述したようにRAM15毎に設けられる。
次に、図4のフローチャートを参照して、画像処理装置1により実行される画像回転処理について説明する。この処理では、入力動画像の各フレーム画像が右方向に90度回転して出力される。例えば、図5に示されるフレーム画像が、図6に示されるように右方向に90度回転して出力される。
次に、図19及び図20のフローチャートを参照して、画像処理装置1により実行される画像拡大/縮小処理について説明する。この処理では、入力動画像の各フレーム画像が拡大又は縮小されて出力される。
以下、上述した本技術の実施の形態の変形例について説明する。
以上の説明では、入力フレーム画像におけるラスタ順に画素データを書き込み、出力フレーム画像におけるラスタ順に画素データを読み出す例を示したが、本技術は、他の書き込み順及び読み出し順の場合にも適用することができる。例えば、画素データの書き込み順及び読み出し順を、フレーム画像の行の右から左方向に設定したり、フレーム画像の上から下方向に設定したりした場合にも本技術は適用することができる。
また、図2に示したフレーム画像の分割方法は、その一例であり、2行×2列以上であれば、任意の数のブロックに分割することが可能である。
本技術は、動画像のフレーム画像の変形処理を行う各種の装置やシステムに適用することができる。それらのシステムや装置は、単独の装置であってもよいし、あるいはLSI等の装置内の部品であってもよいし、複数の装置からなるシステムであってもよい。
上述した一連の処理は、ハードウエアにより実行することもできるし、ソフトウエアにより実行することもできる。一連の処理をソフトウエアにより実行する場合には、そのソフトウエアを構成するプログラムが、コンピュータにインストールされる。ここで、コンピュータには、専用のハードウエアに組み込まれているコンピュータや、各種のプログラムをインストールすることで、各種の機能を実行することが可能な、例えば汎用のパーソナルコンピュータなどが含まれる。
入力された動画像の各フレームの画像である第1のフレーム画像の画素データを所定の書き込み順で記憶部の所定の複数の記憶領域に書き込む書き込み制御部と、
前記記憶部に書き込まれた前記第1のフレーム画像の前記画素データを所定の読み出し順で読み出すことにより、前記第1のフレーム画像を変形した第2のフレーム画像を生成する読み出し制御部と
を備え、
前記書き込み制御部と前記読み出し制御部は、前記画素データの書き込みと前記画素データの読み出しを並行して行い、
前記書き込み制御部は、前記第1のフレーム画像を2行×2列以上のブロックに分割し、前記ブロックを各前記記憶領域に1つずつ書き込むとともに、直前に前記読み出し制御部により前記画素データが読み出されることにより空いた前記記憶領域に次の書き込み対象となる前記ブロックを書き込む
画像処理装置。
(2)
前記書き込み順は、前記第1のフレーム画像の所定の第1の方向に沿った順序であり、
前記読み出し順は、前記第2のフレーム画像の前記第1の方向と同じ第2の方向に沿った順序である
前記(1)に記載の画像処理装置。
(3)
前記書き込み制御部は、前記第1のフレーム画像において前記第1の方向に並ぶ2以上のN個の前記ブロック単位で前記記憶部に前記画素データを書き込み、
前記読み出し制御部は、前記第2のフレーム画像において前記第2の方向に並ぶ2以上のM個の前記ブロック単位で前記画素データを前記記憶部から読み出し、
前記書き込み制御部は、前記読み出し制御部により前記画素データが読み出されることによりN個以上の前記記憶領域が空く毎に、空いた前記記憶領域に次の書き込み対象となるN個の前記ブロックを書き込む
前記(2)に記載の画像処理装置。
(4)
N=Mであり、
前記書き込み制御部は、直前に前記読み出し制御部によりN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に次の書き込み対象となるN個の前記ブロックを書き込む
前記(3)に記載の画像処理装置。
(5)
前記書き込み制御部が、iフレーム目(i≧2)の前記第1のフレーム画像のj−1番目(j≧2)の前記第1の方向のラインに並ぶN個の前記ブロックを書き込むのと並行して、前記読み出し制御部が、i−1フレーム目の前記第2のフレーム画像のj−1番目の前記第2の方向のラインに並ぶN個の前記ブロックを読み出し、
前記書き込み制御部は、前記読み出し制御部によりi−1フレーム目の前記第2のフレーム画像のj−1番目の前記第2の方向のラインに並ぶN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に、iフレーム目の前記第1のフレーム画像のj番目の前記第1の方向のラインに並ぶN個の前記ブロックを書き込む
前記(4)に記載の画像処理装置。
(6)
前記書き込み制御部は、前記第1のフレーム画像において前記第1の方向に並ぶ2以上のN個の前記ブロック単位で前記記憶部に前記画素データを書き込み、
前記読み出し制御部は、直前に前記書き込み制御部により前記記憶部に書き込まれたN個の前記ブロックを読み出し、
前記書き込み制御部は、直前に前記読み出し制御部によりN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に次の書き込み対象となるN個の前記ブロックを書き込む
前記(2)に記載の画像処理装置。
(7)
前記書き込み制御部が、iフレーム目(i≧1)の前記第1のフレーム画像のj−1番目(j≧3)の前記第1の方向のラインに並ぶN個の前記ブロックを書き込むのと並行して、前記読み出し制御部が、iフレーム目の前記第2のフレーム画像のj−2番目の前記第2の方向のラインに並ぶN個の前記ブロックを読み出し、
前記書き込み制御部は、前記読み出し制御部によりiフレーム目の前記第2のフレーム画像のj−2番目の前記第2の方向のラインに並ぶN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に、iフレーム目の前記第1のフレーム画像のj番目の前記第1の方向のラインに並ぶN個の前記ブロックを書き込む
前記(6)に記載の画像処理装置。
(8)
前記第1のフレーム画像の変形は、回転、反転、拡大、及び、縮小のうちの少なくとも1つである
前記(1)乃至(7)のいずれかに記載の画像処理装置。
(9)
入力された動画像の各フレームの画像である第1のフレーム画像の画素データを所定の書き込み順で記憶部の所定の複数の記憶領域に書き込み、前記記憶部に書き込まれた前記第1のフレーム画像の前記画素データを所定の読み出し順で読み出すことにより、前記第1のフレーム画像を変形した第2のフレーム画像を生成する画像処理装置が、
前記画素データの書き込みと前記画素データの読み出しを並行して行い、
前記第1のフレーム画像を2行×2列以上のブロックに分割し、前記ブロックを各前記記憶領域に1つずつ書き込むとともに、直前に前記画素データを読み出すことにより空いた前記記憶領域に次の書き込み対象となる前記ブロックを書き込む
画像処理方法。
(10)
入力された動画像の各フレームの画像である第1のフレーム画像の画素データを所定の書き込み順で記憶部の所定の複数の記憶領域に書き込み、前記記憶部に書き込まれた前記第1のフレーム画像の前記画素データを所定の読み出し順で読み出すことにより、前記第1のフレーム画像を変形した第2のフレーム画像を生成するコンピュータに、
前記画素データの書き込みと前記画素データの読み出しを並行して行い、
前記第1のフレーム画像を2行×2列以上のブロックに分割し、前記ブロックを各前記記憶領域に1つずつ書き込むとともに、直前に前記画素データを読み出すことにより空いた前記記憶領域に次の書き込み対象となる前記ブロックを書き込む
処理を実行させるためのプログラム。
Claims (8)
- 入力された動画像の各フレームの画像である入力フレーム画像の画素データを、前記入力フレーム画像の第1の方向に沿った書き込み順で記憶部の所定の複数の記憶領域に書き込む書き込み制御部と、
前記記憶部に書き込まれた前記入力フレーム画像の前記画素データを、前記入力フレーム画像を変形した出力フレーム画像の第2の方向に沿った読み出し順で読み出すことにより、前記出力フレーム画像を生成する読み出し制御部と
を備え、
前記書き込み制御部と前記読み出し制御部は、前記画素データの書き込みと前記画素データの読み出しを並行して行い、
前記書き込み制御部は、前記入力フレーム画像を2行×2列以上のブロックに分割し、前記ブロックを各前記記憶領域に1つずつ書き込むとともに、直前に前記読み出し制御部により前記画素データが読み出されることにより空いた前記記憶領域に次の書き込み対象となる前記ブロックを書き込み、
前記入力フレーム画像の反転、拡大、又は、縮小を行う場合、
前記書き込み制御部は、前記入力フレーム画像において前記第1の方向に並ぶ2以上のN個の前記ブロック単位で前記記憶部に前記画素データを書き込み、
前記読み出し制御部は、直前に前記書き込み制御部により前記記憶部に書き込まれたN個の前記ブロックを読み出し、
前記書き込み制御部は、直前に前記読み出し制御部によりN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に次の書き込み対象となるN個の前記ブロックを書き込む
画像処理装置。 - 前記入力フレーム画像における前記第1の方向と、前記出力フレーム画像における前記第2の方向とは同じ方向である
請求項1に記載の画像処理装置。 - 前記入力フレーム画像の回転を行う場合、
前記書き込み制御部は、前記入力フレーム画像をN行×N列(N≧2)の前記ブロックに分割し、
前記書き込み制御部が、iフレーム目(i≧2)の前記入力フレーム画像のj−1番目(j≧2)の前記第1の方向のラインに並ぶN個の前記ブロックを書き込むのと並行して、前記読み出し制御部が、i−1フレーム目の前記出力フレーム画像のj−1番目の前記第2の方向のラインに並ぶN個の前記ブロックを読み出し、
前記書き込み制御部は、前記読み出し制御部によりi−1フレーム目の前記出力フレーム画像のj−1番目の前記第2の方向のラインに並ぶN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に、iフレーム目の前記入力フレーム画像のj番目の前記第1の方向のラインに並ぶN個の前記ブロックを書き込む
請求項1又は2に記載の画像処理装置。 - 前記入力フレーム画像の回転を行う場合、
前記書き込み制御部は、1フレーム目の前記入力フレーム画像のN行×N列の前記ブロックをN×N個の前記記憶領域に1つずつ書き込む
請求項3に記載の画像処理装置。 - N×N+N個の前記記憶領域が、前記記憶部に設けられる
請求項4に記載の画像処理装置。 - 前記入力フレーム画像の反転、拡大、又は、縮小を行う場合、
前記書き込み制御部が、iフレーム目(i≧1)の前記入力フレーム画像のj−1番目(j≧3)の前記第1の方向のラインに並ぶN個の前記ブロックを書き込むのと並行して、前記読み出し制御部が、iフレーム目の前記出力フレーム画像のj−2番目の前記第2の方向のラインに並ぶN個の前記ブロックを読み出し、
前記書き込み制御部は、前記読み出し制御部によりiフレーム目の前記出力フレーム画像のj−2番目の前記第2の方向のラインに並ぶN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に、iフレーム目の前記入力フレーム画像のj番目の前記第1の方向のラインに並ぶN個の前記ブロックを書き込む
請求項1乃至5のいずれかに記載の画像処理装置。 - 画像処理装置が、
入力された動画像の各フレームの画像である入力フレーム画像の画素データを、前記入力フレーム画像の第1の方向に沿った書き込み順で記憶部の所定の複数の記憶領域に書き込み、
前記記憶部に書き込まれた前記入力フレーム画像の前記画素データを、前記入力フレーム画像を変形した出力フレーム画像の第2の方向に沿った読み出し順で読み出すことにより、前記出力フレーム画像を生成するとともに、
前記画素データの書き込みと前記画素データの読み出しを並行して行い、
前記入力フレーム画像を2行×2列以上のブロックに分割し、前記ブロックを各前記記憶領域に1つずつ書き込むとともに、直前に前記画素データが読み出されることにより空いた前記記憶領域に次の書き込み対象となる前記ブロックを書き込み、
前記入力フレーム画像の反転、拡大、又は、縮小を行う場合、
前記入力フレーム画像において前記第1の方向に並ぶ2以上のN個の前記ブロック単位で前記記憶部に前記画素データを書き込み、
直前に前記記憶部に書き込まれたN個の前記ブロックを読み出し、
直前にN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に次の書き込み対象となるN個の前記ブロックを書き込む
画像処理方法。 - 入力された動画像の各フレームの画像である入力フレーム画像の画素データを、前記入力フレーム画像の第1の方向に沿った書き込み順で記憶部の所定の複数の記憶領域に書き込み、
前記記憶部に書き込まれた前記入力フレーム画像の前記画素データを、前記入力フレーム画像を変形した出力フレーム画像の第2の方向に沿った読み出し順で読み出すことにより、前記出力フレーム画像を生成するとともに、
前記画素データの書き込みと前記画素データの読み出しを並行して行い、
前記入力フレーム画像を2行×2列以上のブロックに分割し、前記ブロックを各前記記憶領域に1つずつ書き込むとともに、直前に前記画素データが読み出されることにより空いた前記記憶領域に次の書き込み対象となる前記ブロックを書き込み、
前記入力フレーム画像の反転、拡大、又は、縮小を行う場合、
前記入力フレーム画像において前記第1の方向に並ぶ2以上のN個の前記ブロック単位で前記記憶部に前記画素データを書き込み、
直前に前記記憶部に書き込まれたN個の前記ブロックを読み出し、
直前にN個の前記ブロックが読み出されることにより空いたN個の前記記憶領域に次の書き込み対象となるN個の前記ブロックを書き込む
処理をコンピュータに実行させるためのプログラム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014192203 | 2014-09-22 | ||
JP2014192203 | 2014-09-22 | ||
PCT/JP2015/075946 WO2016047472A1 (ja) | 2014-09-22 | 2015-09-14 | 画像処理装置、画像処理方法、及び、プログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2016047472A1 JPWO2016047472A1 (ja) | 2017-06-29 |
JP6708127B2 true JP6708127B2 (ja) | 2020-06-10 |
Family
ID=55580999
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016550107A Expired - Fee Related JP6708127B2 (ja) | 2014-09-22 | 2015-09-14 | 画像処理装置、画像処理方法、及び、プログラム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10304415B2 (ja) |
JP (1) | JP6708127B2 (ja) |
WO (1) | WO2016047472A1 (ja) |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05128246A (ja) * | 1991-11-08 | 1993-05-25 | Fuji Photo Film Co Ltd | 画像回転の制御方法 |
JPH06103373A (ja) * | 1992-09-21 | 1994-04-15 | Fuji Xerox Co Ltd | 画像回転装置 |
JPH07146932A (ja) * | 1993-02-18 | 1995-06-06 | Matsushita Electric Ind Co Ltd | 画像表示装置 |
JP4012833B2 (ja) | 2003-02-07 | 2007-11-21 | 株式会社リコー | 画像回転処理装置、画像回転処理方法及び記憶媒体 |
JP4286192B2 (ja) | 2003-08-25 | 2009-06-24 | オリンパス株式会社 | 画像処理装置及び画像処理方法 |
US7307635B1 (en) * | 2005-02-02 | 2007-12-11 | Neomagic Corp. | Display rotation using a small line buffer and optimized memory access |
US7394465B2 (en) * | 2005-04-20 | 2008-07-01 | Nokia Corporation | Displaying an image using memory control unit |
KR101525874B1 (ko) * | 2008-11-05 | 2015-06-04 | 삼성전자주식회사 | 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치 |
JP5455213B2 (ja) * | 2009-11-17 | 2014-03-26 | Necシステムテクノロジー株式会社 | 画像描画装置、画像描画方法およびプログラム |
-
2015
- 2015-09-14 WO PCT/JP2015/075946 patent/WO2016047472A1/ja active Application Filing
- 2015-09-14 JP JP2016550107A patent/JP6708127B2/ja not_active Expired - Fee Related
- 2015-09-14 US US15/510,180 patent/US10304415B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20170309256A1 (en) | 2017-10-26 |
JPWO2016047472A1 (ja) | 2017-06-29 |
WO2016047472A1 (ja) | 2016-03-31 |
US10304415B2 (en) | 2019-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8904069B2 (en) | Data processing apparatus and image processing apparatus | |
WO2022206556A1 (zh) | 图像数据的矩阵运算方法、装置、设备及存储介质 | |
JP2022508028A (ja) | 3次元画像処理におけるデータの読み書き方法とシステム、記憶媒体及び端末 | |
JP5548087B2 (ja) | 演算装置および演算方法 | |
JP6970827B2 (ja) | 演算処理装置 | |
JP5840451B2 (ja) | メモリ制御装置 | |
CN105427235A (zh) | 一种图像浏览方法及系统 | |
US11775809B2 (en) | Image processing apparatus, imaging apparatus, image processing method, non-transitory computer-readable storage medium | |
JP5327482B2 (ja) | 画像処理装置及び画像処理方法 | |
JP6708127B2 (ja) | 画像処理装置、画像処理方法、及び、プログラム | |
TWI548988B (zh) | 記憶體控制器及單一指令多重資料處理器 | |
US20180108113A1 (en) | Apparatus and Method for Parallel Polyphase Image Interpolation | |
US11663453B2 (en) | Information processing apparatus and memory control method | |
US8416252B2 (en) | Image processing apparatus and memory access method thereof | |
JP6467940B2 (ja) | 画像処理装置、画像処理方法及びプログラム | |
JP3553376B2 (ja) | 並列画像処理プロセッサ | |
JP2015138417A (ja) | 画像処理装置および画像処理方法 | |
TWI677853B (zh) | 一種資料處理方法和執行該方法的儲存媒體、資料處理控制器及裝置 | |
JP6543517B2 (ja) | 画像処理方法、画像処理装置及びプログラム | |
JP2633251B2 (ja) | 画像メモリ素子 | |
JP2006285573A (ja) | 画像処理方法、プログラム、並びに画像処理システム | |
JP4835872B2 (ja) | 画像処理装置 | |
JP2023082579A (ja) | 画像処理装置 | |
JP4538737B2 (ja) | データアクセス装置、データアクセス方法、プログラムおよび記録媒体 | |
JP5605225B2 (ja) | メモリ制御装置、メモリマッピング方法、及び、プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180913 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191015 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20191206 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200128 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200310 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20200421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20200504 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6708127 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
LAPS | Cancellation because of no payment of annual fees |