KR101525874B1 - 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치 - Google Patents

회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치 Download PDF

Info

Publication number
KR101525874B1
KR101525874B1 KR1020080109285A KR20080109285A KR101525874B1 KR 101525874 B1 KR101525874 B1 KR 101525874B1 KR 1020080109285 A KR1020080109285 A KR 1020080109285A KR 20080109285 A KR20080109285 A KR 20080109285A KR 101525874 B1 KR101525874 B1 KR 101525874B1
Authority
KR
South Korea
Prior art keywords
axis
buffer memory
data
image
read
Prior art date
Application number
KR1020080109285A
Other languages
English (en)
Other versions
KR20100050145A (ko
Inventor
임의철
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020080109285A priority Critical patent/KR101525874B1/ko
Priority to US12/580,035 priority patent/US8400529B2/en
Publication of KR20100050145A publication Critical patent/KR20100050145A/ko
Application granted granted Critical
Publication of KR101525874B1 publication Critical patent/KR101525874B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/765—Interface circuits between an apparatus for recording and another apparatus
    • H04N5/77—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera
    • H04N5/772—Interface circuits between an apparatus for recording and another apparatus between a recording apparatus and a television camera the recording apparatus and the television camera being placed in the same enclosure
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/76—Television signal recording
    • H04N5/907—Television signal recording using static stores, e.g. storage tubes or semiconductor memories

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Input (AREA)

Abstract

회전 이미지용 버퍼 메모리, 및 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치가 개시된다. 본 발명의 실시예에 따른 버퍼 메모리는, 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고 상기 제1축, 상기 제2축, 및 상기 제3축의 방향 각각으로 데이터가 리드되거나 또는 라이트될 수 있다. 또한, 본 발명의 실시예에 따른 버퍼 메모리는, 상기 세 축에 의해 형성되는 3개의 평면 중 어느 하나의 평면에 데이터가 리드되는 동시에 다른 데이터가 라이트될 수 있기 때문에, 종래의 라인 버퍼 메모리 방식에 비해 버퍼링에 필요한 메모리 크기를 상당히 감소시킬 수 있다. 또한, 정육면체 모양의 버퍼 메모리가 구현됨으로써, 간단한 로직만으로 어드레싱이 가능하다.

Description

회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치{Buffer memory for rotating image, image pickup device and display device having the same}
본 발명에 따른 실시예는 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치로서, 보다 구체적으로 이미지 회전에 필요한 버퍼 메모리의 크기를 최소로 하고 간단한 로직으로 주소 생성을 할 수 있도록 정육면체 모양으로 구현되는 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치에 관한 것이다.
이미지 촬상 장치(예컨대, 디지털 카메라)에서 촬상된 이미지를 회전시켜 메인 메모리에 저장하거나 또는 상기 메인 메모리에 저장된 이미지를 회전시켜 디스플레이할 때에, 이중 라인 메모리 버퍼 방식에 의해서 이미지의 회전이 수행될 수 있다.
예컨대, 32-비트 버스, 4-버스트 트랜잭션으로 1024×768의 이미지를 90도 만큼 회전하여 디스플레이하기 위해서는, 2×16×768 바이트(약 24 킬로 바이트)의 라인 버퍼 메모리가 필요하다.
이때, 각 버퍼 메모리의 액세스 트랜잭션(access transaction)의 버스트 사이즈(burst size)가 증가할수록 이미지 회전의 성능이 증가하지만, 버스트 사이즈의 크기를 증가시키기 위해서는 큰 사이즈의 버퍼 메모리가 필요하기 때문에 이미지 촬상 장치의 소형화에 부적합한 문제점이 있다.
또한, 이러한 방식은 버퍼 메모리의 사이즈가 최소화될 수 없으며, 리드 또는 라이트하는 어드레스가 고정되어 있지 않아 하드웨어로 설계하기가 어렵다.
본 발명은 상기의 이중 라인 메모리 버퍼 방식의 문제점을 해결하고자 안출된 것으로서, 본 발명에 따른 실시예의 목적은 이미지 회전을 위한 버퍼 메모리의 사이즈를 최소화할 수 있고 어드레스 생성을 용이하게 할 수 있는 회전 이미지용 단일 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치를 제공하는 것이다.
상기의 과제를 해결하기 위한 회전 이미지용 버퍼 메모리는, 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 상기 제1축, 상기 제2축, 및 상기 제3축의 방향 각각으로 데이터가 리드되거나 또는 라이트될 수 있다. 이미지를 회전할 수 있는 버퍼 메모리는 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제1방향에서 상기 버퍼 메모리에 라이트되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제2방향에서 상기 버퍼 메모리로부터 리드되고, 상기 제1방향과 상기 제2방향은 서로 다르다.
상기 회전 이미지용 버퍼 메모리는, 상기 제1축, 상기 제2축, 및 상기 제3축의 방향으로 각각 동일한 데이터 저장 용량을 가질 수 있다.
상기 데이터 저장 용량은 2N 바이트(N은 자연수)일 수 있다.
상기 회전 이미지용 버퍼 메모리는, {z[N-1:0], y[N-1:0], x[N-1:0]}으로 어드레스 매핑될 수 있고, 여기서 x는 상기 제1축의 좌표, y는 상기 제2축의 좌표, z는 상기 제3축의 좌표일 수 있다.
상기 제1축, 상기 제2축, 또는 상기 제3축 중 어느 두 축들에 의해 형성되는 제1 평면에 라이트된 제1 데이터가 리드됨과 동시에 상기 제1 평면에 제2 데이터가 라이트될 수 있다.
상기 제1 평면에 라이트된 상기 제1 데이터가 리드되는 순서와 동일하게 상기 제1 평면에 상기 제2 데이터가 라이트될 수 있다.
상기의 과제를 해결하기 위한 이미지 촬상 장치는, 이미지를 촬상하기 위한 이미지 촬상부; 상기 이미지 촬상부에서 촬상된 상기 이미지를 회전시켜 저장하기 위한 메인 메모리; 상기 이미지 촬상부에서 촬상된 상기 이미지를 버퍼링하여 상기 메인 메모리로 전송하기 위한 버퍼 메모리; 및 상기 메인 메모리 또는 상기 버퍼 메모리의 리드 동작 또는 라이트 동작을 제어하기 위한 컨트롤러를 포함하고, 상기 버퍼 메모리는, 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 상기 제1축, 상기 제2축, 및 상기 제3축의 방향 각각으로 데이터가 리드되거나 또는 라이트될 수 있다.
상기 컨트롤러는, 상기 버퍼 메모리를 시계 방향으로 어드레싱하여 리드 동작 또는 라이트 동작을 제어하고, 상기 이미지 촬상부에서 촬상된 제1 데이터를 상기 버퍼 메모리에 라이트하는 동시에 상기 버퍼 메모리에 라이트된 제2 데이터를 리드하여 상기 메인 메모리에 저장할 수 있다.
상기의 과제를 해결하기 위한 디스플레이 장치는, 이미지가 저장된 메인 메모리; 상기 메인 메모리에 저장된 상기 이미지를 회전시켜 출력하기 위한 디스플레이부; 상기 메인 메모리에 저장된 상기 이미지를 버퍼링하여 상기 디스플레이부로 전송하기 위한 버퍼 메모리; 및 상기 메인 메모리 또는 상기 버퍼 메모리의 리드 동작 또는 라이트 동작을 제어하기 위한 컨트롤러를 포함하고, 상기 버퍼 메모리는, 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 상기 제1축, 상기 제2축, 및 상기 제3축의 방향 각각으로 데이터가 리드되거나 또는 라이트될 수 있다.
상기 컨트롤러는, 상기 버퍼 메모리를 반시계 방향으로 어드레싱하여 리드 동작 또는 라이트 동작을 제어하고, 상기 메인 메모리에 저장된 제1 데이터를 상기 버퍼 메모리에 라이트하는 동시에 상기 버퍼 메모리에 라이트된 제2 데이터를 리드하여 상기 디스플레이부에 전송할 수 있다.
본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리는, 이미지를 회전시키는데 필요로 하는 버퍼 메모리의 사이즈를 최소화할 수 있다.
또한, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리는, 간단한 로직으로도 어드레스 매핑이 가능하다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조해야만 한다.
이하, 첨부된 도면을 참조하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 이해하고 실시할 수 있도록 본 발명의 바람직한 실시예를 상세히 설명하도록 한다. 각 도면에 제시된 동일한 참조 부호는 동일한 부재를 나타낸다.
도 1a는 이미지 회전을 위한 버퍼 메모리의 라이트/리드 동작을 개략적으로 설명하기 위한 예시도이다.
도 1a에 도시된 바와 같이, 디스플레이 장치는 래스터 스캔(raster scan) 방식으로 이미지를 연속적으로 출력해야 하고 이미지가 회전되어 리드되어야 하기 때문에, 하나의 라인 버퍼 메모리에 데이터가 모두 라이트되어야 그 데이터가 리드될 수 있게 된다.
보다 구체적으로, 도 1b에 도시된 바와 같이 디스플레이 유닛(13)은 래스터 스캔 순서로 이미지를 연속적으로 출력해야 하고, 이를 위해서는 버퍼 메모리(12)에 미리 회전된 이미지가 라이트되어 있어야 한다. 또한, 실시간의 디스플레이 동작을 위해서는 디스플레이 유닛(13)이 일정 크기의 데이터를 버퍼 메모리(12)에 포함된 라인 버퍼 메모리 중 어느 하나의 라인 버퍼 메모리(예컨대, 12-2, second line buffer)로부터 리드하는 동안에, 메인 메모리(11)로부터 상기 일정 크기의 데이터가 리드되어 버퍼 메모리(12)에 포함된 라인 버퍼 메모리 중 다른 하나의 라인 버퍼 메모리(예컨대, 12-1, first line buffer)에 라이트되어야 한다.
따라서, 종래의 버퍼 메모리(12)는 두 개의 라인 버퍼 메모리들(12-1 및 12-2)를 포함하여, 하나의 라인 버퍼 메모리로부터 이미지가 리드되는 동안 다른 하나의 라인 버퍼 메모리에 회전된 이미지를 라이트하는 방법을 사용한다.
하지만, 상술한 바와 같이, 일반적인 회전 이미지를 위한 버퍼링 방식은 상당히 큰 메모리 크기를 요구하기 때문에, 상기의 버퍼 메모리(12)를 포함하는 이미 지 촬상 장치나 디스플레이 장치의 소형화에 부적합하다.
도 2는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)의 구성 방법을 개략적으로 나타낸 도면이다.
도 1a, 도 1b 및 도 2를 참조하면, 본 발명에 따른 실시예에서는 본 발명의 용이한 이해를 위하여 32-비트 4-버스트 트랜잭션을 만족하는 16 라인 메모리 버퍼 구조 및 256의 수직 해상도를 갖는 이미지를 예시하여 설명하기로 한다.
상기한 바와 같이 일반적인 회전 이미지용 버퍼 메모리는 두 개의 라인 버퍼 메모리들을 포함하지만, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)는 하나의 라인 버퍼 메모리만을 이용하여 3차원적으로 어드레스 매핑함으로써 두 개의 라인 버퍼 메모리들을 사용하는 것과 동일한 효과를 얻을 수 있다.
보다 구체적으로, 16×256 크기의 라인 버퍼 메모리를 16×16 크기의 매크로(Macro) 단위로 분할하여 16개의 매크로 유닛을 생성한 후에 16개의 매크로 유닛을 서로 적층하도록 상기 라인 버퍼 메모리를 어드레스 매핑하면, 도 2에 도시된 바와 같은 정육면체 형태의 회전 이미지용 버퍼 메모리(20)가 논리적으로 구현될 수 있다.
본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)는, 각각이 서로 수직인 제1축(예컨대, x축), 제2축(예컨대, y축), 또는 제3축(예컨대, z축) 방향 각각으로 데이터가 리드되거나 또는 라이트될 수 있다.
또한, 각각이 서로 수직인 제1축(예컨대, x축), 제2축(예컨대, y축), 또는 제3축(예컨대, z축)에 의해 3개의 평면들(예컨대, xy평면, yz평면, 또는 zx평면)이 형성될 수 있고, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)는 상기 3개의 평면들 중 어느 하나의 평면에 라이트된 제1 데이터가 리드됨과 동시에 같은 평면에 제2 데이터가 라이트될 수 있다.
보다 구체적으로, 상기 평면에 라이트된 상기 제1 데이터가 리드되는 순서와 동일하게 상기 평면에 상기 제2 데이터가 라이트될 수 있다.
상기한 바와 같이, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)는 정육면체의 형상으로 어드레스 매핑될 수 있으며, 각 축의 방향으로 동일한 데이터 저장 용량을 가질 수 있다.
또한, 실시예에 따라 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)는, 각 축의 방향으로 2N(N은 자연수) 바이트의 데이터 저장 용량을 가질 수 있다. 도 2에서는 N=4인 경우를 예시한다.
각 축에 라이트 또는 리드할 수 있는 데이터 용량이 2N 바이트인 경우, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)의 어드레싱 방식이 보다 용이해질 수 있다.
보다 구체적으로, 각 축의 방향으로 2N 바이트의 데이터 용량을 갖도록 상기 회전 이미지용 버퍼 메모리(20)가 구현될 경우, 상기 회전 이미지용 버퍼 메모리(20)의 어드레싱은 {z[N-1;0], y[N-1;0], x[N-1;0]}의 간단한 식으로 구현될 수 있다.
예컨대, x-y평면에 액세스하기 위해서,
for(z=0; z++; z<d)
for(x=0; x++; x<d)
for(y=0; y++; y<d)
Accsss(x,y,z)
의 간단한 로직을 이용할 수 있다. 여기서 d는 회전 이미지용 버퍼 메모리(20)의 깊이(depth)를 나타내며, 도 2에서 d=16으로 예시된다.
도 3은 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)에서, 데이터가 리드되거나 또는 라이트되는 방법을 설명하기 위한 예시도이다.
도 3에서는 메인 메모리에 저장된 이미지가 회전되어 디스플레이 장치에서 출력될 때의 버퍼 메모리(20)를 예시한다.
먼저, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)에 아무런 데이터도 라이트되지 않은 경우에, 라이트 동작이 먼저 수행될 수 있다. 예컨대, 도 3에 도시된 바와 같이, z=0인 x-y평면에 16×16의 데이터가 모두 라이트된 후, z=1인 x-y평면에 데이터가 라이트되며, 동일한 방법으로 z의 좌표를 증가시키면서 x-y평면에 회전 이미지가 라이트될 수 있다.
본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)에 16 라인의 이미지가 모두 채워지면, 해당 데이터들이 래스터 스캔 순서로 리드되어 디스플레이 유닛(미도시)으로 전송될 수 있다.
보다 구체적으로, 데이터 리드시에는 y=0인 z-x평면의 화살표 순서대로 데이터가 리드될 수 있고, 그 후엔 y=1, y=2... 의 z-x평면의 화살표 순서대로 데이터 가 리드되어 디스플레이 유닛(미도시)에 전송될 수 있다. 이때, 데이터가 리드되는 순서 그대로 메인 메모리(미도시)에 저장된 다른 데이터가 회전 이미지용 버퍼 메모리(20)에 라이트될 수 있다.
상술한 바와 같이, 처음의 라이트 동작은 x-y평면을 기준으로 수행되었으나, 16 라인의 데이터를 모두 라이트 한 이후에는 z-x평면을 기준으로 수행될 수 있고 그 이후에는 y-z평면을 기준으로 라이트 동작이 수행될 수 있다. 그 다음은 다시 x-y평면을 기준으로 라이트 동작이 수행될 수 있다.
따라서, 디스플레이 장치(미도시)에 포함된 컨트롤러(미도시)는 반시계 방향(counter-clockwise)으로 어드레싱하면서 회전 이미지용 버퍼 메모리(20)의 리드 동작 또는 라이트 동작을 제어할 수 있다.
즉, 하나의 라인 버퍼 메모리가 정육면체의 형상으로 구현됨으로써, 데이터의 리드 동작과 라이트 동작이 동시에 구현될 수 있다.
도 4는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리를 이용하여 큰 사이즈의 이미지를 회전시키는 방법을 설명하기 위한 예시도이다.
상술한 바와 같이, d=16이고 256 수평 라인(H line) 크기를 갖는 라인 버퍼 메모리가 d=16인 정육면체의 회전 이미지용 버퍼 메모리(20)로 대체될 수 있다. 따라서, 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)가 구현되기 위해서, 상기 수평 라인의 크기는 정육면체 버퍼 메모리(20)의 깊이(d)의 제곱일 수 있다.
또한, 도 4에 도시된 바와 같이, 1024 수평 라인 크기를 갖는 XGA(Extended Graphic Array) 급(1024×768)의 이미지 회전을 위해서, 4개의 d=16인 회전 이미지용 버퍼 메모리들(20-1 ∼ 20-4)이 이용될 수 있다. 또는, 실시예에 따라서는 d=32인 정육면체의 회전 이미지용 버퍼 메모리 1개만이 이용될 수도 있다.
예컨대, d=16인 4개의 회전 이미지용 버퍼 메모리들(20-1 ∼ 20-4)은 4개의 SRAM(static random access memory)으로 구현될 수 있으며, 또는 실시예에 따라 하나의 SRAM으로 구현될 수도 있다.
본 발명에 따른 실시예에서는 상기 회전 이미지용 버퍼 메모리(20)로서 SRAM을 예시하지만 본 발명의 실시예는 이에 한정되지 않고, DRAM(Dynamic Random Accsee Memory), SDRAM(Synchronous RAM), NVRAM(Non-Volatile RAM) 등이 상기 회전 이미지 버퍼 메모리(20)로서 구현될 수 있다.
예컨대, 도 4에서, 각 회전 이미지용 버퍼 메모리(20-1 ∼ 20-4)의 최상위 2비트만을 지정함으로써, 하나의 SRAM으로 4개의 회전 이미지용 버퍼 메모리들(20-1 ∼ 20-4)이 구현될 수 있다.
예컨대, 제1 회전 이미지용 버퍼 메모리(20-1)를 어드레싱하기 위해 {2'b00, z[3:0], y[3:0], x[3:0]}의 식이 이용될 수 있고, 제2 회전 이미지용 버퍼 메모리(20-2)를 어드레싱하기 위해 {2'b01, z[3:0], y[3:0], x[3:0]}의 식이 이용될 수 있다.
또한, d=16인 정육면체 모양의 버퍼 메모리(20)를 이용하여 256, 512, 768, 1024, 1280, 1536.... 등의 수평 라인 크기를 갖는 라인 버퍼 메모리를 대체할 수 있는 효과가 있다.
예컨대, 최대 1920 수평 라인 크기를 갖는 이미지를 회전시키기 위하여, 8 개의 d=16인 정육면체 모양의 버퍼 메모리(20)가 사용될 수 있다.
이 경우, 종래의 이중 라인 버퍼를 이용할 경우 필요한 메모리 사이즈는 61,440 바이트(16depth × 1920 line size × 2 double line)임에 반해, 본 발명의 실시예에 따른 버퍼 메모리(20)를 사용할 경우 필요한 메모리 사이즈는 32,768 바이트(16 × 16 × 16 × 8)로서, 약 절반의 메모리 사이즈 감소 효과가 얻어질 수 있다.
또한, 본 발명의 실시예는 이미지 회전을 위한 버퍼 메모리를 예시하고 있지만, 본 발명의 실시예에 따른 버퍼 메모리(20)는 JPGE 입력 버퍼와 같이 리드 순서와 라이트 순서가 서로 상이한 어플리케이션에도 적용될 수 있다.
도 5a 및 도 5b는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)가 포함된 이미지 촬상 장치(30)의 블록도 및 회전 이미지용 버퍼 메모리(20)의 어드레스 방식을 설명하기 위한 개략도이다.
도 5a는 본 발명의 실시예에 따른 이미지 촬상 장치(30)의 개략적인 블록도이다. 본 발명의 실시예에 따른 이미지 촬상 장치(30)는, 이미지 촬상부(31), 버퍼 메모리(20), 메인 메모리(32), 및 컨트롤러(33)를 포함할 수 있다.
상기 이미지 촬상부(31)는 소정의 이미지를 촬상할 수 있고, 상기 메인 메모리(32)는 상기 이미지 촬상부(31)에서 촬상된 상기 이미지를 회전시켜 저장할 수 있다.
또한, 상기 버퍼 메모리(20)는 상기 이미지 촬상부(31)에서 촬상된 상기 이 미지를 버퍼링하여 상기 메인 메모리(32)로 전송할 수 있으며, 상술한 바와 같이 상기 버퍼 메모리(20)는 정육면체 형상의 버퍼 메모리로서 서로 수직인 세 축의 방향으로 데이터가 리드되거나 또는 라이트될 수 있다.
도 5b에 도시된 바와 같이, 회전 이미지의 경우에 리드의 순서와 라이트의 순서가 상이하기 때문에, 상기 컨트롤러(33)는 상기 버퍼 메모리(20)를 시계 방향(clockwise)으로 어드레싱하여 데이터의 리드 동작 또는 라이트 동작을 제어할 수 있다.
도 6a 및 도 6b는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리(20)가 포함된 디스플레이 장치(40)의 블록도 및 회전 이미지용 버퍼 메모리(20)의 어드레스 방식을 설명하기 위한 개략도이다.
도 6a는 본 발명의 실시예에 따른 디스플레이 장치(40)의 개략적인 블록도이다. 본 발명의 실시예에 따른 디스플레이 장치(40)는, 메인 메모리(41), 버퍼 메모리(20), 디스플레이부(42), 및 컨트롤러(43)를 포함할 수 있다.
상기 메인 메모리(41)는 소정의 이미지를 저장할 수 있고, 상기 디스플레이부(42)는 상기 메인 메모리(41)에 저장된 이미지를 회전시켜 출력할 수 있다.
또한, 상기 버퍼 메모리(20)는 상기 메인 메모리(41)에 저장된 상기 이미지를 버퍼링하여 상기 디스플레이부(42)로 전송할 수 있으며, 상술한 바와 같이 상기 버퍼 메모리(20)는 정육면체 형상의 버퍼 메모리로서 서로 수직인 세 축의 방향으로 데이터가 리드되거나 또는 라이트될 수 있다.
도 6b에 도시된 바와 같이, 회전 이미지의 경우 리드의 순서와 라이트의 순 서가 상이하기 때문에, 상기 컨트롤러(43)는 상기 버퍼 메모리(20)를 반시계 방향으로 어드레싱하여 데이터의 리드 동작 또는 라이트 동작을 제어할 수 있다.
본 발명은 도면에 도시된 일 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변령 및 균등한 타 실시예가 가능하다는 것을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1a는 일반적인 회전 이미지용 버퍼 메모리의 개략적인 원리를 예시한 도면.
도 1b는 일반적인 회전 이미지용 버퍼 메모리의 개략적인 블록도.
도 2는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리의 구성 방법을 개략적으로 나타낸 도면.
도 3은 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리에서, 데이터를 리드 또는 라이트하는 방법을 설명하기 위한 예시도.
도 4는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리를 이용하여 큰 사이즈의 이미지를 회전시키는 방법을 설명하기 위한 예시도.
도 5a 및 도 5b는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리가 포함된 이미지 촬상 장치의 블록도 및 회전 이미지용 버퍼 메모리의 어드레스 방식을 설명하기 위한 개략도.
도 6a 및 도 6b는 본 발명의 실시예에 따른 회전 이미지용 버퍼 메모리가 포함된 디스플레이 장치의 블록도 및 회전 이미지용 버퍼 메모리의 어드레스 방식을 설명하기 위한 개략도.

Claims (10)

  1. 이미지를 회전할 수 있는 버퍼 메모리에 있어서,
    상기 버퍼 메모리는 정육면체 형상의 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제1방향에서 상기 버퍼 메모리에 라이트되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제2방향에서 상기 버퍼 메모리로부터 리드되고, 상기 제1방향과 상기 제2방향은 서로 다른 버퍼 메모리.
  2. 제1항에 있어서, 상기 버퍼 메모리는,
    상기 제1축, 상기 제2축, 및 상기 제3축의 방향으로 각각 동일한 데이터 저장 용량을 갖는 버퍼 메모리.
  3. 제2항에 있어서,
    상기 데이터 저장 용량은 2N 바이트(여기서, N은 자연수)인 버퍼 메모리.
  4. 제3항에 있어서, 상기 버퍼 메모리는,
    {z[N-1:0], y[N-1:0], x[N-1:0]}으로 어드레스 매핑되고, 여기서 x는 상기 제1축의 좌표, y는 상기 제2축의 좌표, z는 상기 제3축의 좌표인 버퍼 메모리.
  5. 제1항에 있어서,
    상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 두 축들에 의해 형성되는 제1평면으로부터 제1데이터가 리드(read)되는 동시에 상기 제1평면에 제2데이터가 라이트되는 버퍼 메모리.
  6. 제5항에 있어서,
    상기 제1평면으로부터 상기 제1데이터가 리드되는 순서와 동일한 순서로 상기 제1평면에 상기 제2데이터가 라이트되는 버퍼 메모리.
  7. 이미지를 촬상하기 위한 이미지 촬상부;
    상기 이미지 촬상부에서 촬상된 상기 이미지를 저장하기 위한 메인 메모리;
    상기 이미지 촬상부에서 촬상된 상기 이미지를 버퍼링하여 상기 이미지를 상기 메인 메모리로 전송하기 위한 버퍼 메모리; 및
    상기 버퍼 메모리의 리드 동작과 라이트 동작을 제어하기 위한 컨트롤러를 포함하고,
    상기 버퍼 메모리는,
    정육면체 형상의 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제1방향에서 상기 버퍼 메모리에 라이트되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제2방향에서 상기 버퍼 메모리로부터 리드되고, 상기 제1방향과 상기 제2방향은 서로 다른 이미지 촬상 장치.
  8. 제7항 있어서, 상기 컨트롤러는,
    상기 버퍼 메모리를 시계 방향으로 어드레싱하여 상기 리드 동작과 상기 라이트 동작을 제어하고, 상기 이미지 촬상부에서 촬상된 제2데이터를 상기 버퍼 메모리에 라이트하는 동시에 상기 버퍼 메모리에 라이트된 제1데이터를 리드하는 이미지 촬상 장치.
  9. 이미지를 저장하는 메인 메모리;
    버퍼 메모리;
    상기 버퍼 메모리로부터 전송된 이미지를 출력하는 디스플레이부;
    상기 메인 메모리 또는 상기 버퍼 메모리의 리드 동작 또는 라이트 동작을 제어하는 컨트롤러를 포함하고,
    상기 버퍼 메모리는 상기 메인 메모리에 저장된 상기 이미지를 버퍼링하여 상기 이미지를 상기 디스플레이부로 전송하고,
    상기 버퍼 메모리는,
    정육면체 형상의 서로 수직인 제1축, 제2축, 및 제3축으로 구성된 3차원으로 어드레스 매핑되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제1방향에서 상기 버퍼 메모리에 라이트되고, 데이터는 상기 제1축, 상기 제2축, 및 상기 제3축 중에서 선택된 제2방향에서 상기 버퍼 메모리로부터 리드되고, 상기 제1방향과 상기 제2방향은 서로 다른 디스플레이 장치.
  10. 제9항에 있어서, 상기 컨트롤러는,
    상기 버퍼 메모리를 반시계 방향으로 어드레싱하여 상기 리드 동작 또는 상기 라이트 동작을 제어하고, 상기 메인 메모리에 저장된 제2데이터를 상기 버퍼 메모리에 라이트하는 동시에 상기 버퍼 메모리에 라이트된 제1데이터를 리드하는 디스플레이 장치.
KR1020080109285A 2008-11-05 2008-11-05 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치 KR101525874B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020080109285A KR101525874B1 (ko) 2008-11-05 2008-11-05 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치
US12/580,035 US8400529B2 (en) 2008-11-05 2009-10-15 Buffer memory for rotating image, image capture device and display device including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080109285A KR101525874B1 (ko) 2008-11-05 2008-11-05 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치

Publications (2)

Publication Number Publication Date
KR20100050145A KR20100050145A (ko) 2010-05-13
KR101525874B1 true KR101525874B1 (ko) 2015-06-04

Family

ID=42130889

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080109285A KR101525874B1 (ko) 2008-11-05 2008-11-05 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치

Country Status (2)

Country Link
US (1) US8400529B2 (ko)
KR (1) KR101525874B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9202444B2 (en) * 2007-11-30 2015-12-01 Red Hat, Inc. Generating translated display image based on rotation of a display device
KR102254684B1 (ko) * 2014-07-15 2021-05-21 삼성전자주식회사 이미지 장치 및 그 구동 방법
US10304415B2 (en) * 2014-09-22 2019-05-28 Sony Corporation Image processing apparatus and image processing method
CN105376551A (zh) * 2015-10-30 2016-03-02 杭州立体世界科技有限公司 一种基于立体影视播放装置的视频流实时翻转方法及系统
KR102491622B1 (ko) 2015-11-17 2023-01-25 삼성전자주식회사 가상 어드레스 생성기의 동작 방법과 이를 포함하는 시스템의 동작 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020029692A (ko) * 2000-10-13 2002-04-19 남상윤 제이펙 화상 데이터 버퍼링을 위한 메모리 구조 및 주소어드레스 방법

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187148B2 (ja) * 1991-08-26 2001-07-11 株式会社東芝 超音波診断装置
US5361339A (en) 1992-05-04 1994-11-01 Xerox Corporation Circuit for fast page mode addressing of a RAM with multiplexed row and column address lines
EP0582824A2 (en) 1992-07-31 1994-02-16 E.I. Du Pont De Nemours And Company Orthogonal image rotation using matrix transposition
JP2000172838A (ja) 1998-12-09 2000-06-23 Fuji Xerox Co Ltd 画像処理装置
ATE329330T1 (de) * 2000-12-18 2006-06-15 Lightspace Technologies Inc Rasterung von dreidimensionalen bildern
JP3746211B2 (ja) * 2001-08-03 2006-02-15 株式会社ソニー・コンピュータエンタテインメント 描画装置、描画方法、描画プログラム、描画プログラムを記録したコンピュータ読み取り可能な記録媒体、及びグラフィックスプロセッサ
US7604595B2 (en) * 2004-06-22 2009-10-20 General Electric Company Method and system for performing real time navigation of ultrasound volumetric data
JP2007334817A (ja) 2006-06-19 2007-12-27 Noritsu Koki Co Ltd 画像変換装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020029692A (ko) * 2000-10-13 2002-04-19 남상윤 제이펙 화상 데이터 버퍼링을 위한 메모리 구조 및 주소어드레스 방법

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
학술논문1 *
학술논문1*

Also Published As

Publication number Publication date
US20100110230A1 (en) 2010-05-06
KR20100050145A (ko) 2010-05-13
US8400529B2 (en) 2013-03-19

Similar Documents

Publication Publication Date Title
JP5663009B2 (ja) 原画像をワープまたは回転させて表示する装置、その方法、そのコンピュータプログラムおよびそれを記録した記録媒体
KR101525874B1 (ko) 회전 이미지용 버퍼 메모리, 이를 포함하는 이미지 촬상 장치 및 디스플레이 장치
JPS5938791A (ja) 画像表示装置
CN106201363B (zh) 视频流像素级数据随机实时访问的存储器及存储方法
CN108492243A (zh) 一种基于块处理的图像旋转装置、系统和方法
EP0398510A2 (en) Video random access memory
CN110266972B (zh) 实现视频图像90°旋转的方法
US7643038B2 (en) Virtual device buffer for embedded device
US8762686B2 (en) Multimode accessible storage facility
KR100283413B1 (ko) 텍스처 매핑시스템
KR100701804B1 (ko) 화상 발생 장치 및 그 방법
WO2003075253A1 (en) Frame buffer access device, frame buffer access method, computer program and recording medium
KR20130043322A (ko) 디스플레이 컨트롤러 및 이를 포함하는 디스플레이 장치
KR100297716B1 (ko) 높은멀티비트자유도의반도체메모리장치
JPH05307601A (ja) 出力画像作成方法
JP3001763B2 (ja) 画像処理システム
KR20090128813A (ko) 그래픽 메모리의 데이터 라이트 제어 방법 및 그 장치
JPS61190387A (ja) フレーム・バツフア・メモリ用制御器
JP2020160828A (ja) ２次元画像をアフィン変換するための画像データ処理装置
CN115641811A (zh) 不规则led屏幕的显示数据处理方法、控制装置以及发送设备
JP4821410B2 (ja) メモリ制御方法、メモリ制御装置、画像処理装置およびプログラム
JP4482996B2 (ja) データ記憶装置とその方法および画像処理装置
JP2633251B2 (ja) 画像メモリ素子
JP2657010B2 (ja) 三次元表示グラフィック装置
JP2001024180A (ja) 半導体集積回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5