JPH05307601A - 出力画像作成方法 - Google Patents

Abstract

(57)【要約】 【目的】 画像を回転するのに必要なバッファメモリの
ブロックの数を画像を格納するのに必要なブロックの数
に削減する。 【構成】 ４ブロック×３ブロックの画像１０は、Ａ〜
Ｌによりラベルされ、１度に１走査ライン全体が入力さ
れる。画像１０の走査ラインは、順次バッファ１１にロ
ードされる。ＰＲＯＭ１２には、バッファ１１を読出す
特定の順序が記憶されている。ＰＲＯＭ１２の順序に従
って第１の出力行に第１走査ラインをバッファ１３の
Ｉ、Ｅ、Ａのブロックから取出し、出力画像１４の第１
の走査ラインを得る。

Description

【発明の詳細な説明】

【０００１】

【従来の技術】署名印刷などの印刷様式において、９０
度の回転操作が必要となることがある。回転を行う最も
簡単な方法としては、行または列によりアドレス可能な
２次元メモリアレイ構成のページバッファを使用する方
法である。データを行方向に沿ってワードでバッファに
書き込み、それを列方向に沿ってワードで読み出すとい
うものである。

【０００２】この回転における読み込み及び書き込み操
作の数は非回転画像の場合と同じであるので、この回転
に要する時間はゼロと考えられる。必要なことはメモリ
のモードを行モードから列モード（即ち、回転されたモ
ード）に変換することである。また、対象をバッファに
ロードしながらメモリのモードを変えることにより、回
転及び非回転対象の画像を構成することもできる。しか
しながら、行及び列の両方のアクセス機能をページバッ
ファに付与することがメモリ装置に求められるが、この
ようなものは、現在のところ流通していない。

【０００３】この要請に答えるものとして、画像データ
ワードをある方向に読み込み、これと直交する方向に読
み出すことが可能な特別に設計されたメモリを供与する
発明がいくつかある。しかしながら、このような特殊用
途のメモリは高価であり、一般的に容量が小さい。

【０００４】特別設計のメモリハードウェアを必要とせ
ずに高速に回転させる方法及び回路は、本件共通所有の
特許出願番号第０７／４５３，７３８の”ビットマップ
画像９０度回転方法”及び特許出願番号第０７／７２
１，７９７の”平行回転アルゴリズム”に記載されてお
り、これらを本件の参考とする。この従来の発明の最も
簡単な形態としては、各ワードが４ビットの水平ワード
としてメモリに配列された二値画素の４×４ビットブロ
ックがあり、これは９０度回転される。上記特許出願”
ビットマップ画像９０度回転方法”の図１から４を参
照。

【０００５】その方法は各４×４ビットブロック内のビ
ットの回転と全画像のブロックの回転の和として説明さ
れる。１つのブロック内のビットを回転させるには、第
１の４ビットワードを４×４ビットバッファの第１ライ
ンにロードする。次のワードを循環的に１ビット上昇回
転し、これをバッファの第２ラインにロードする。第３
のワードを循環的に２ビットずらし、それをバッファの
第３ラインにロードする。さらに第４のワードを循環的
に３ビットずらし、それをバッファの第４ラインにロー
ドする。この時点において、原画像の鉛直ラインはバッ
ファにおいても鉛直ラインであるが、原画像上の水平ラ
インはこの時点で対角ラインとなる。

【０００６】このバッファは”バイワン（ｂｙ１）”デ
バイスにより実行されるので、他のデバイスに関係な
く、各デバイスのいずれのビットからでもアクセスする
ことが可能である。つまり、バッファ中の１つのワード
のあるビットはメモリ中の４ワードのいずれのビットへ
もロードすることができる。そのため、バッファの中の
ビットをバッファ中の対角ラインに平行な斜ラインに沿
ってアドレスし、メモリの１つのワードとしてロードす
ると、バッファ中の対角ラインは出力では鉛直ラインと
なる。また、対角ラインに沿ってのビットへアドレスを
すると、バッファ中の鉛直ラインは出力上、対角ライン
になる。出力された４ワードをメモリ内に格納する前に
対角ビットが水平なラインに並ぶようにシフトする。こ
のラインは最初は鉛直ラインであったので、ここに至
り、４×４ビットのブロックにおいて９０度の回転が完
了したことが理解できよう。画像内でブロックを回転さ
せるために、簡単なアドレスアルゴリズムにより、ブロ
ックバッファから読み出したブロックを適切な順序で読
み込む方法がある。

【０００７】この方法は各行と列のビットの数が等しい
ことが要求され、更にそれが二の累乗である必要があ
る。回転以前に１ライン１２，２８８ビットで５，１２
２ラインの画像があるとすれば、ページバッファは１
６，３８４画素×１６，３８４ラインに配列された２５
６メガビットのアドレス空間を必要とする。しかし、ど
の瞬間においても画像を格納するために６４メガビット
のメモリが必要となるだけである。画像の形に関係なく
画像を回転させるのに必要なバッファメモリのブロック
の数が画像を格納するのに実際に必要とされるブロック
の数に削減できればそれは格段なる進歩である。

【０００８】

【課題を解決するための手段及び作用】本発明は６４メ
ガビットの実メモリにマップした２５６メガビットの仮
想アドレス空間を供与することにより、上記所望の結果
を達成する。各メモリデバイスは１メガビット×１ビッ
トのＤＲＡＭとし、メモリの各ブロックは１，０２４ビ
ット平方である。画像ラインはラインごとに最新のブロ
ックに読み込まれる。各画像ラインごとに１２，２８８
ビットとすると、最初の画像ラインは最初の１２ブロッ
クの最初のラインに格納され、次の画像は最初のブロッ
クの第２のラインの始点から格納され始める。

【０００９】画像ビットを数えるためにカウンターが使
われる。バッファから回転前のデータが読み出された場
合には、カウンターは各１２，２８８ビット後に次のラ
インの始点にジャンプしなければならない。同様に回転
後の画像を読み出す場合には、カウンタは５，１２０ビ
ット後に次のラインを開始する。画像の回転はデータを
ページバッファに対し読み込み及び読み出す最大の速度
で行われ、このため、画像を回転させる機能を持たない
ページバッファによってかかる時間と等しい時間で、画
像の回転を行うことができる。

【００１０】最も広義に一般的に述べると、本発明は、
画像中のブロックの数がバッファ中の同一サイズのブロ
ックの数を越えないという条件の下における、任意の形
の画像の回転に使用可能なバッファメモリである。この
過程は二つの独立した過程の組み合わせとして考えるこ
とができる。第１は各ブロック内のデータの回転であ
り、各ブロックに対する内部データの第１のシフト、再
構成、第２のシフトという従来の技術である。第２の過
程は原画像の内部的に回転された各ブロックが最終画像
においてどこに配置されるべきかを指示するために、何
らかのアドレスの機構、ソフトウェアまたはハードウェ
アを使用することである。本明細書においてはこのアド
レスビットの再配分を包括するこの課題に対するハード
ウェアによる一つの特殊な解決策について記述するが、
参考特許の記載のひとつの方法に類似した論理式による
アプローチを含むこの他の方法を使用することも可能で
ある。

【００１１】

【実施例】図１に仮想メモリの配列を示す。これらの仮
想ブロックはアドレス変換ＰＲＯＭを有する実メモリの
ブロックにマップされる。図２は１２，２８８ビット×
５，１２０ラインの回転されていない領域についての仮
想ブロックから実ブロックへのマッピングを示す。図３
及び４は回転画像についての同様なマップを示すもので
ある。また、ここには示さないが、８，１９２ビット平
方の画像に対する第３の態様も可能である。

【００１２】一つの独立ブロックのレイアウトを図５に
示す。各ワードは１６ビットであり、各ビットは別々の
ＤＲＡＭデバイスに存在する。換言すれば、デバイス＃
１はブロック内の全１，０２４ラインの全６４ワードの
ビット０を格納し、デバイス＃１はブロック内の全１，
０２４ラインの全６４ワードの内のビット１を格納す
る、等々である。例えば図６及び図７について言えば、
一つのデバイスの内容は水平ラインとして現れる。

【００１３】回転における主要な問題は、回転前のバッ
ファの一つのＤＲＡＭデバイスのなかに完全に納まって
いる１のラインが回転後のバッファにおいては１６ワー
ドに渡って広がってしまうことである。このことは図６
と図７を比較することにより理解できよう。図６におい
て文字”Ｆ”の上部の水平部分を構成するビットはみな
同一のデバイスに位置する。図７においてこの文字の上
記上の部分は１６のデバイス、即ちワード０のビット１
からワード１のビット１までに渡って、広がっている。
仮に強引な方法で回転を行うと、回転方向のワードを構
成するビットを得るために図６におけるデバイスについ
て１６回の読み込み動作を行う必要が生じる。この課題
に対するここでの解決法は、ビットのそれぞれが異なる
デバイスに存在するように、ページバッファに読み込ん
だ通りにデータを配列することである。これは各ワード
をｍｏｄ１６即ち”走査ラインｍｏｄ１６”のワードの
数分右方向（ＬＳＢの方向）に循環的にずらすことによ
り行う。つまり、ワード０のビットはデバイス０に０ビ
ットだけシフトして格納し、ワード１はデバイス１に１
ビット分シフトして格納し、・・・ワード１５は１５ビ
ット分シフトしてデバイス１５に格納し、そしてワード
１６は０ビットシフトしデバイス０に格納する。今、す
べてのデバイスは個々にアドレス可能であり、ワード各
ビットもまた個々にアドレス可能である。そして、デー
タは回転することが可能であり、回転が必要のない場合
には元の形態に戻すことも可能である。元の形態に画像
を戻すのであれば、データを単純に読み出しかつシフト
バックさせる。

【００１４】画像を回転するには、各デバイスが個々に
アドレスされる必要がある。１ワードを記憶するために
１６のデバイスが必要となるので、各ＲＡＭデバイスに
ついて異なる４つのアドレスビットがあるが、アドレス
ビットは多重構造になっているので、各デバイスに対し
放射状に２つの物理的ラインだけが必要となる。残りの
アドレスラインは全ＲＡＭについて共通である。

【００１５】回転モードで読み出しまたは書き込みをす
るために、アドレス変換が行われる。回転した仮想のペ
ージバッファアドレスをアドレス上の論理演算により実
アドレスに変換することが可能である。各ＲＡＭに移行
する放射状のアドレスラインの値を計算するために算術
演算が必要となる。読み出し操作において、ＲＡＭから
の１６ビットの読み出しは、”走査ラインｍｏｄ１６”
の距離分、右方向に回転しなければならず、その後、そ
のワードを反転（ビット１５をビット０にする等）する
必要がある。得られたデータは回転された方向における
１６ビットワードである。書き込み操作においてはこの
過程は逆となる。

【００１６】ページバッファの各ワードの仮想アドレス
は図８に示したように多数のフィールドから構成され
る。仮想アドレスは２４ビットのアドレスとなる。２４
ビットの仮想アドレスの２２ビットの実アドレスへのマ
ッピングは図９に示す方法で行う。回転した仮想アドレ
スについては、図１０の方法を用いる。

【００１７】ＲＡＭデバイスについての実アドレスの最
も効率的なマッピングを図１１に示す。このマッピング
により、各ＲＡＭについて異なる４つのアドレスビット
をＣＡＳ（行アドレス）の２つのビット上に割り当て
る。この方法では各ＲＡＭについて二つの放射状ライン
のみが必要とされる。

【００１８】回転を含む仮想アドレスの回転を含まない
仮想アドレスへのマップを図１２に参考として挙げてお
く。

【００１９】ページバッファを構成する２５６個の１Ｋ
×１Ｋのブロックを矩形の領域に並べることが可能であ
る。下の表は実メモリの６４ブロック（６４メガビッ
ト）を用いた場合の使用可能な全組み合わせを示したも
のである。以下の例では５×１２のサイズのものを選択
した。

【００２０】ブロック ６００ｓｐｉでのサイズ（インチ） １×６４ １．７１”×１０９．２３” ２×３２ ３．４１”×５４．６１” ３×２１ ５．２１”×３５．８４” ４×１６ ６．８３”×２７．３１” ５×１２ ８．５３”×２０．４８” ６×１０ １０．２４”×１７．０７” ７×９ １１．９５”×１５．３６” ８×８ １３．６５”×１３．６５”

【００２１】このマッピングではＰＲＯＭを使用する。
５×１２、１２×５及び８×８といった３つの異なるマ
ッピングに関して、制御について２ビットがＰＲＯＭに
対し必要とされる。２５６の仮想ブロックを記述する８
ビットをそれに付加し、高速にアクセスできる１Ｋ×６
ビットのＰＲＯＭが必要となる。このＰＲＯＭからのア
ドレスビットはＣＡＳアドレスに移行しＰＲＯＭのアク
セス時間を”隠す”。

【００２２】更に小さいブロックを使用することも可能
である。５１２ビット×５１２ラインのブロックであれ
ば、矩形の画像サイズより幾分扱いやすい。しかしなが
ら、１，０２４の仮想ブロックの空間において２５６の
実ブロックが必要となる。このためには４Ｋ×８ビット
のＰＲＯＭマッピングが必要となる。

【００２３】ここでの回転はメモリ動作の全速度で画像
の９０度の回転により実行する。Ｘ及びＹ方向の仮想メ
モリの制御に関する回転を用いることにより、４つの９
０度回転及び鏡像を行うことが可能である。データをバ
ッファに書き込む際に回転を行う場合、データはニブル
モードでバッファから読み出すことができる。

【００２４】概念上この方法においては、ページバッフ
ァにデータを書き込むときに”データを途中まで回転さ
せる”ことにより動作する。通常の動作に対しては、デ
ータは読み戻すときに”通常の位置に戻される”。回転
動作に対しては、データを読み出すに際し”残りの回転
を行う”。

【００２５】このメモリをブラックボックスと考える
と、このメモリは、行方向に沿ったワードについて、ま
たは列方向に沿ったワードについてのいずれにおいても
アクセス可能な２次元メモリアレイとして認識される。

【００２６】表検索を用いる別のブロック回転方法を図
１３に示す。この例における画像１０は４ブロック×３
ブロックであり、ＡからＬによりラベルされ、一度に１
走査ライン全体が入力される。ＡからＤに渡る第１の走
査ラインを画像の左端に沿う矢印により示す。バッファ
１１は画像を包括するのに必要なだけ、もしくはそれ以
上の容量を有する必要があるが、図示してあるように、
特定の配列に限定されない。走査ラインは図示したよう
に順次バッファブロックにロードされる。

【００２７】特定のサイズの画像、この場合には３×４
ブロック、特定の回転、この場合には時計方向に９０
度、において、バッファを読み出すべき特定の順序があ
り、この順序をＰＲＯＭ１２に記憶することができる。
図示したように、出力の行１はＩ、Ｅ、Ａの順のブロッ
クからなり、この行をＰＲＯＭの第１ラインに記憶す
る。このように、第１の出力行の第１の走査ラインをバ
ッファ１３のブロックＩ、Ｅ、Ａから取り出し、出力画
像１４の第１の走査ラインを構成する。

【００２８】ここまで特定の態様について記述してきた
が、本発明の意図及び範囲から逸脱することなく様々な
変形が可能である。また本件の構成要素を同等なものに
代用できることは当業者であれば理解されよう。例え
ば、各画素について１ビット以上の複数ビットあっても
よく、このような場合には数個の並列したＲＡＭまたは
１ビット幅より大きな幅のＲＡＭデバイスの使用が可能
であろう。異なる方向について循環シフトしたり、一つ
のブロックの列を読み出し、書き出しする際の始端を変
えることにより、別の回転やこれらの回転の鏡像を構成
することができる。データをバッファに読み込む時、ま
たはデータを読み出す時のいずれかの時点で画像画素を
再配列することが可能である。本明細書における具体例
は８ 1/2×11の画像から11×８ 1/2の画像への移行を仮
定したが、11×８ 1/2の画像から開始し逆の工程を行う
ことも可能である。非回転ブロック配列から回転ブロッ
ク配列への変換方法については多くのハードウェア及び
ソフトウェアが存在する。更に、本発明の基本的な教示
から逸脱することなく数多くの変更が可能である。

【図面の簡単な説明】

【図１】図１は回転後及び回転前の画像の仮想メモリの
配列を示す。

【図２】図２は図１の回転前の画像のための仮想ブロッ
クから実ブロックへのマッピングを示す。

【図３】図３は仮想メモリ内の回転後及び回転前の画像
の別の一配列を示す。

【図４】図４は図３の回転前の画像のための仮想ブロッ
クから実ブロックへのマッピングを示す。

【図５】図５は一つの独立ブロックのレイアウトを示
す。

【図６】図６は回転前の画像がメモリブロックにどのよ
うに格納されているかを示す。

【図７】図７は回転後の画像がメモリブロックにどのよ
うに格納されているかを示す。

【図８】図８はアドレスフィールドにおけるデータオリ
ジンを示す。

【図９】図９は回転前画像についての２４ビットアドレ
スと２２ビット実アドレス間のマッピングを示す。

【図１０】図１０は回転後画像についての２４ビットア
ドレスと２２ビット実アドレス間のマッピングを示す。

【図１１】図１１はＲＡＭデバイスの最も効率的なマッ
ピングを示す。

【図１２】図１２は回転した実アドレスから非回転の仮
想アドレスへのマッピングを示す。

【図１３】図１３はブロック回転を実行するために表検
索を使用する本発明の簡単な実施例である。

【符号の説明】

１０ 画像 １１、１３ バッファ １２ ＰＲＯＭ １４ 出力画像

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ｎ個の画素からなる入力ラインをｎ列含
   むブロックを最大でｍ個含む任意の形の入力画像を９０
   度回転し出力画像を作成する出力画像作成方法であっ
   て、 Ａ．入力画像データのブロックを受け取り前記入力画像
   データを少なくともｍブロック有するバッファに１から
   ｍの順序で次のステップで記憶するステップと、 ａ．入力画像データを各ｎ画素のラインごとに受け取る
   ステップ、 ｂ．前記入力ラインを、ｍｏｄ ｎのブロックラインの
   数分循環的にシフトするステップ、及び ｃ．バッファメモリの対応ブロックの対角ラインに沿っ
   てデータの前記入力ラインを記憶するステップ、 Ｂ．バッファのブロックから出力ｎ画素ラインを読み出
   す順番を決定するステップと、 Ｃ．画像データの前記出力ラインにアクセスし出力す
   る、次のステップを含むステップと、 ａ．次に出力されるべきバッファの出力ラインを決定す
   るステップ、 ｂ．前記バッファからの前記データ出力ラインにアクセ
   スするステップ、及び ｃ．バッファのｍｏｄ ｎのブロックラインの数分各ラ
   インを循環的にシフトさせ、各出力ラインを回転後の出
   力画像として出力するステップ、 を含む出力画像作成方法。