JP2007079077A

JP2007079077A - タイミングコントローラ及び画像表示装置

Info

Publication number: JP2007079077A
Application number: JP2005266204A
Authority: JP
Inventors: Kentaro Ryu; 憲太郎劉
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2005-09-14
Filing date: 2005-09-14
Publication date: 2007-03-29
Anticipated expiration: 2025-09-14
Also published as: JP4732091B2

Abstract

【課題】本発明は、イネーブル信号及びシリアル通信いずれによっても出力タイミングの設定が可能なタイミングコントローラ及びこのタイミングコントローラを備えた画像表示装置を提供することを目的とする。
【解決手段】タイミングコントローラ３では、初期化されたとき、ＥＥＰＲＯＭ４に格納された値がシリアル通信により与えられて、イネーブル信号によるスタートパルス信号の生成を行うように設定される。その後、ホストＣＰＵ１からシリアル通信によりスタートパルス信号の生成タイミングが設定されたとき、イネーブル信号の入力がなくても、スタートパルス信号の生成を行うことができる。
【選択図】図１

Description

本発明は、シリアルに伝送する画像データのデータ位置を決定する出力タイミングを設定するタイミングコントローラと、該タイミングコントローラによって設定されたタイミングで画像データを出力して画像表示を行う画像表示装置と、に関するものである。

画像表示装置には、画像データを表示する表示画面の画素数に応じて表示する画像の画像データの出力タイミングを設定するタイミングコントローラが備えられる。このタイミングコントローラとして、出力する画像データの垂直走査位置及び水平走査位置を指定するために、水平走査及び垂直走査時それぞれの出力タイミングを決定するイネーブル信号が与えられるものが、従来から使用されている。このとき、タイミングコントローラに入力された画像データの水平走査方向及び垂直走査方向それぞれの出力タイミングがイネーブル信号により確認され、この出力タイミングに従って、画像データがドライバに出力され、画像表示が行われる。

又、この水平走査方向及び垂直走査方向それぞれの画像データの出力タイミングを決定する方法として、イネーブル信号によるものではなく、いわゆるシリアル通信によって決定される駆動方法が提案されている。このシリアル通信によって出力タイミングが設定されるタイミングコントローラは、設定された出力タイミングを記録保持するためのレジスタを備える。即ち、シリアル通信によってタイミングコントローラに入力された出力タイミングが、タイミングコントローラ内のレジスタに記録されると、このレジスタに記録された出力タイミングに従って、画像データがドライバに出力され、画像表示が行われる。

このシリアル通信として、Ｉ２Ｃ（Inter-Integrated Circuit）バスプロトコルを用いた表示用ドライバＩＣ（Integrated Circuit）が提案されている（特許文献１参照）。このＩ２Ｃバスプロトコルでは、コマンド又はデータの各バイトの先頭には、コマンド又はデータの伝送先となるスレーブを指定するスレーブアドレスを含むデータが伝送されるとともに、スレーブとなるＩＣからは、受信をマスタに確認させるための確認応答ビットが伝送される。
特開２００１−０３４３７４号公報

このように、従来の画像表示装置において使用されるタイミングコントローラとして、イネーブル信号により出力タイミングが設定されるものと、シリアル通信により出力タイミングが設定されるものとが、提供されていた。しかしながら、イネーブル信号により出力タイミングが設定されるタイミングコントローラでは、このイネーブル信号に対応したスタートパルスを発生することで、出力タイミングが設定されるのみであり、又、シリアル通信により出力タイミングが設定されるタイミングコントローラでは、シリアル通信によりレジスタに保持された値に従って、出力タイミングが設定されるのみである。

即ち、従来においては、イネーブル信号により出力タイミングを設定する機能と、シリアル通信により出力タイミングを設定する機能とを、共に備えるタイミングコントローラではなく、いずれかの機能を専用に備えるものであった。よって、タイミングコントローラ外部から与えられる信号に応じて、タイミングコントローラを設計する必要があり、その汎用性が低い。

このような問題を鑑みて、本発明は、イネーブル信号及びシリアル通信いずれによっても出力タイミングの設定が可能なタイミングコントローラ及びこのタイミングコントローラを備えた画像表示装置を提供することを目的とする。

上記目的を達成するために、本発明のタイミングコントローラは、外部から入力される画像データを水平同期及び垂直同期に従って出力するタイミングコントローラにおいて、画像データに対して画像出力を開始する画素位置を設定する出力タイミングを決定するスタートパルス信号を生成するスタートパルス生成部と、前記スタートパルス信号を生成するタイミングを示す値を記録する第１レジスタと、前記スタートパルス信号の生成するタイミングを指示するために外部から入力されるイネーブル信号に基づく前記スタートパルス信号を指定することを示す値を記録する第２レジスタと、を有し、前記第１及び第２レジスタに記録する値が外部よりシリアル通信が行われる度に記録され、前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値である場合、前記スタートパルス生成部が、外部より入力される前記イネーブル信号の値が切り替わったときにパルスを生成することで、前記スタートパルス信号を生成して出力し、前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値でない場合、前記スタートパルス生成部が、前記第１レジスタに記憶された値によるタイミングにパルスを生成することで、前記スタートパルス信号を生成して出力することを特徴とする。

このようなタイミングコントローラにおいて、前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値でない場合、前記イネーブル信号に基づく前記スタートパルス信号の生成が禁止されるものとしても構わない。

又、前記タイミングコントローラが初期化されるとき、前記第２レジスタに記憶された値を、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値とする。又、前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値とする場合において、前記第１レジスタに所定値が記憶され、前記イネーブル信号による前記スタートパルス信号の生成が指定されているときに、前記イネーブル信号の入力が確認されなかった場合、前記スタートパルス生成部が、前記第１レジスタに記憶された値によるタイミングにパルスを生成することで、前記スタートパルス信号を生成して出力するものとする。

前記第１レジスタに記憶される値が、前記画像データを出力するためのクロックによる水平同期からのクロック数であり、前記スタートパルス生成部において、前記第１レジスタの値に基づいて前記スタートパルス信号を生成する場合、前記水平同期からのクロック数を計数し、計数したクロック数が前記第１レジスタの値に達したときにパルスを発生することで、前記スタートパルス信号を生成するものとしても構わない。

前記第１及び第２レジスタを初期化する値が外部メモリに記録され、前記タイミングコントローラの初期化時に、前記外部メモリとシリアル通信が行われることで、前記第１及び第２レジスタの値が初期化されるものとしても構わない。このとき、前記外部メモリに前記第１及び第２レジスタを初期化する値それぞれを格納する領域の前記外部メモリにおける第１アドレスと、前記タイミングコントローラにおける前記第１及び第２レジスタの第２アドレスとを、同じアドレス値とし、前記外部メモリとシリアル通信が行って、前記外部メモリに格納された前記第１及び第２レジスタの値を前記第１及び第２レジスタに書き込む際に、前記第２アドレスを指定することで、前記第１アドレスをも同時に指定するものとしても構わない。

本発明の画像表示装置は、上述のいずれかのタイミングコントローラと、該タイミングコントローラとシリアル通信を行うホストＣＰＵと、前記タイミングコントローラから出力される前記画像データ及び前記スタートパルス信号が入力されるドライバと、該ドライバが前記画像データ及び前記スタートパルス信号に従って動作することで、画像の再生表示を行う画像表示部と、を備えることを特徴とする。

このような画像表示装置において、前記第１及び第２レジスタを初期化する値が記録されるとともに前記タイミングコントローラとシリアル通信を行う外部メモリを、備えるものとしても構わない。

本発明によると、イネーブル信号の有無それぞれの場合に応じて、スタートパルス信号の生成を行うことができるタイミングコントローラとしたため、イネーブル信号による出力タイミングの設定機能と、シリアル通信による出力タイミングの設定機能との両機能を備えるものとすることができる。そのため、両機能に応じた画像データそれぞれを処理することができ、汎用性の高い構成とすることができる。

本発明の実施の形態について、図面を参照して以下に説明する。図１は、本実施形態の画像表示装置の構成を示すブロック図である。

図１の画像表示装置は、装置全体を制御するホストＣＰＵ（Central Processing Unit）１と、外部から画像データが入力される入力インターフェース（Ｉ／Ｆ）２と、入力Ｉ／Ｆ２からの画像データにより水平走査及び垂直走査するためにその出力タイミングを調整するタイミングコントローラ３と、タイミングコントローラ３を初期化する初期化データを格納するＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）４と、タイミングコントローラ３から与えられる画像データに基づいて水平走査及び垂直走査するドライバ５と、ドライバ５によって水平走査及び垂直走査されて画像表示するＬＣＤ（Liquid Crystal Display）６と、を備える。

このような画像表示装置において、入力Ｉ／Ｆ２を通じて、垂直同期入力信号ＶＳＹ、水平同期入力信号ＨＳＹ、イネーブル信号ＨＥＮＡＢ、源クロック信号ＤＣＬＫ、画像データ信号ＤＡＩそれぞれが、タイミングコントローラ３に入力される。このタイミングコントローラ３には、ホストＣＰＵ１から、シリアル通信用クロック信号ＳＣＬＫが入力されるとともに、シリアル通信用データＳＤＩＯが入出力される。又、ＥＥＰＲＯＭ４には、タイミングコントローラ３から、シリアル通信用クロックＲＯＭＣＫが入力されるとともに、シリアル通信用データＲＯＭＤＩＯが入出力される。更に、タイミングコントローラ３から、水平同期用の演算処理に対するサンプリングクロック信号ＣＬＤ、垂直同期用の演算処理に対するサンプリングクロック信号ＣＬＳ、スタートパルス信号ＳＰＯＩ、画像データＤＡＯそれぞれが、ドライバ５に与えられると、ドライバ５によりＬＣＤ６が制御されることで、ＬＣＤ６に画像表示が成される。

タイミングコントローラ３には、図２に示すように、ホストＣＰＵ１及びＥＥＰＲＯＭ４それぞれとシリアル通信を行うシリアル通信用信号処理部３１と、シリアル通信用信号処理部３１で処理されて得られた値を記憶するレジスタ３２と、水平走査時の画像データの出力タイミングを設定するスタートパルス信号ＳＰＯＩを生成するスタートパルス生成部３３と、入力Ｉ／Ｆ２より入力された画像データをタイミング調整してドライバ５に転送する画像データ入出力部３４と、を備える。このタイミングコントローラ３において、レジスタ３２は、イネーブル信号ＨＥＮＡＢによるスタートパルス信号ＳＰＯＩの生成を行うか否かを設定する設定値が記憶されるＨＥＮＡＢ入力切換レジスタ３２ａと、スタートパルス信号ＳＰＯＩの生成タイミングを示す設定値が記憶されるＳＰ信号生成用レジスタ３２ｂと、を備える。

このように、タイミングコントローラ３が構成されるとき、ホストＣＰＵ１からのシリアル通信用クロック信号ＳＣＬＫに同期してシリアル通信用信号処理部３１が動作することで、シリアル通信用信号処理部３１において、ホストＣＰＵ１とのシリアル通信データＳＤＩＯのやりとりが行われる。又、シリアル通信用信号処理部３１よりＥＥＰＲＯＭ４に対してシリアル通信用クロックＲＯＭＣＫを出力するとともにシリアル通信用クロックＲＯＭＣＫに同期して動作することで、シリアル通信用信号処理部３１において、ＥＥＰＲＯＭ４とのシリアル通信データＲＯＭＤＩＯのやりとりが行われる。更に、シリアル通信用信号処理部３１によって得られたＨＥＮＡＢ入力切換レジスタ３２ａ及びＳＰ信号生成用レジスタ３２ｂに記憶される値が、記憶するレジスタのアドレスとともに確認されることで、レジスタ３２に与えられて格納される。

スタートパルス生成部３３では、ＨＥＮＡＢ入力切換レジスタ３２ａの値により、イネーブル信号ＨＥＮＡＢに基づいてスタートパルス信号ＳＰＯＩの生成を行うか否かが設定される。そして、イネーブル信号ＨＥＮＡＢに基づいてスタートパルス信号ＳＰＯＩの生成を行う場合、イネーブル信号ＨＥＮＡＢの値が切り替わった（本実施形態では、立上がりタイミング）ときにパルスが発生するようにして、スタートパルス信号ＳＰＯＩを生成する。又、イネーブル信号ＨＥＮＡＢによるスタートパルス信号の生成が行われないとき、ＳＰ信号生成用レジスタ３２ｂに格納された値に基づくタイミングでパルスが発生するようにして、スタートパルス信号ＳＰＯＩを生成する。

レジスタ３２において、ＨＥＮＡＢ入力切換レジスタ３２ａに記録される信号が１ビットの信号として格納され、その値がハイとなるとき、イネーブル信号ＨＥＮＡＢに基づくスタートパルス信号ＳＰＯＩの生成が行われ、又、その値がローとなるとき、ＳＰ信号生成用レジスタ３２ｂに格納された値に基づくスタートパルス信号ＳＰＯＩの生成が行われる。又、このＳＰ信号生成用レジスタ３２ｂに格納される値は、水平同期入力信号ＨＳＹからのサンプリングクロック信号ＣＬＤのクロック数を示す値である。よって、ＳＰ信号生成用レジスタ３２ｂに格納された値に基づいてスタートパルス信号ＳＰＯＩを生成する場合、スタートパルス生成部３３では、水平同期入力信号ＨＳＹの立下がりを確認した後、サンプリングクロック信号ＣＬＤのクロック数がＳＰ信号生成用レジスタ３２ｂに格納された値に達したときにパルスが発生するようにして、スタートパルス信号ＳＰＯＩを生成する。

更に、画像データ入出力部３４では、源クロック信号ＤＣＬＫに基づいてサンプリングクロック信号ＣＬＤを生成し、ドライバ５及びＳＰ信号生成部３３に出力する。又、源クロック信号ＤＣＬＫに基づいて入力された画像データＤＡＩを、まず、源クロック信号ＤＣＬＫに応じてラッチさせることで所定クロック数だけ遅延させた後、サンプリングクロック信号ＣＬＤに同期させた画像データＤＡＯとして、ドライバ５に出力する。

このように構成される画像表示装置におけるタイミングコントローラ３の各動作について、以下に説明する。

１．初期化設定時
まず、電源投入されたときなど、画像表示装置の各部が初期化設定されるときのタイミングコントローラ３の動作について、以下に説明する。

タイミングコントローラ３に電力供給されることで、初期化設定することが確認されると、タイミングコントローラ３では、ＥＥＰＲＯＭ４とシリアル通信動作を行うために、シリアル通信用クロックＲＯＭＣＫをシリアル通信用信号処理部３１で生成して出力する。このシリアル通信用クロックＲＯＭＣＫに同期して、図３のタイミングチャートのように、タイミングコントローラ３及びＥＥＰＲＯＭ４の間でシリアル通信用データＲＯＭＤＩＯのやりとりが行われることで、シリアル通信が行われて、レジスタ３２内の値が初期化設定される。

この初期化動作において、まず、ＨＥＮＡＢ入力切換レジスタ３２ａの初期化動作を行う。このとき、シリアル通信用信号処理部３１により、動作開始を示すスタートパルスをシリアル通信用データＲＯＭＤＩＯとして出力した後（ＳＴＥＰ１）、処理動作を行う対象がＥＥＰＲＯＭ４であることを示すスレーブアドレスを含むシリアル通信用データＲＯＭＤＩＯを出力する（ＳＴＥＰ２）。このシリアル通信用ＲＯＭＤＩＯには、書き込み（Ｗｒｉｔｅ）を示す符号が含まれる。そして、このシリアル通信用データＲＯＭＤＩＯを受信したＥＥＰＲＯＭ４では、シリアル通信用データＲＯＭＤＩＯに含まれたスレーブアドレスにより処理動作を行う対象とされていることを確認し、ＡＣＫ（アクノレッジ信号）となるシリアル通信用データＲＯＭＤＩＯをタイミングコントローラ３に出力する（ＳＥＴＰ３）。

タイミングコントローラ３において、シリアル通信用信号処理部３１がＥＥＰＲＯＭ４からのＡＣＫを確認すると、ＨＥＮＡＢ入力切換レジスタ３２ａに格納するデータを保持しているＥＥＰＲＯＭ４におけるレジスタのアドレス（ワードアドレス）を示すシリアル通信用データＲＯＭＤＩＯを出力する（ＳＴＥＰ４）。尚、このときのＥＥＰＲＯＭ４におけるレジスタのアドレスは、タイミングコントローラ３におけるＨＥＮＡＢ入力切換レジスタ３２ａのアドレスと同じアドレスとなるように、タイミングコントローラ３のレジスタ３２及びＥＥＰＲＯＭ４のアドレス設定が成されている。

そして、このワードアドレスを示すシリアル通信用データＲＯＭＤＩＯを受信したＥＥＰＲＯＭ４より、ＡＣＫとなるシリアル通信用データＲＯＭＤＩＯが出力されると（ＳＴＥＰ５）、再度、ＥＥＰＲＯＭ４を指定するスレーブアドレスの送信を行うために、リスタートを行うことを示すシリアル通信用データＲＯＭＤＩＯをシリアル通信用信号処理部３１より出力する（ＳＴＥＰ６）。その後、ＥＥＰＲＯＭ４を指定するスレーブアドレスを示すシリアル通信用データＲＯＭＤＩＯをシリアル通信用信号処理部３１より出力する（ＳＴＥＰ７）。又、このシリアル通信用データＲＯＭＤＩＯには、読み出し（Ｒｅａｄ）を示す符号が含まれる。

よって、ＥＥＰＲＯＭ４が、このスレーブアドレスを確認することで、自機器からのデータの読み出しが行われることを確認すると、ＡＣＫとなるシリアル通信用データＲＯＭＯＤＩＯを出力した後（ＳＴＥＰ８）、ＳＴＥＰ４で受信したワードアドレスによって示されるアドレスのレジスタ内のデータを読み出す。即ち、ＨＥＮＡＢ入力切換レジスタ３２ａを初期化するためのデータが読み出されて、シリアル通信用データＲＯＭＤＩＯとしてタイミングコントローラ３に送信される（ＳＴＥＰ９）。よって、タイミングコントローラ３では、シリアル通信用信号処理部３１でＨＥＮＡＢ入力切換レジスタ３２ａを初期化するためのデータを確認し、ＨＥＮＡＢ入力切換レジスタ３２ａに格納する。

尚、タイミングコントローラ３が初期化されると、イネーブル信号ＨＥＮＡＢによってスタートパルス信号が生成されるように設定されるため、ハイとなる信号がＥＥＰＲＯＭ４より読み出されてタイミングコントローラ３に与えられる。そして、シリアル通信用信号処理部３１で、このハイとなる信号が確認されると、ＳＴＥＰ４で送信したワードアドレスにより、ＨＮＥＢ入力切換レジスタ３２ａの値を初期化することが認識されているため、ＨＮＥＢ入力切換レジスタ３２ａの値をハイとするようにレジスタ３２に指示する。

その後、シリアル通信用信号処理部３１からＡＣＫとなるシリアル通信用データＲＯＭＤＩＯが出力されるとともに（ＳＴＥＰ１０）、ＨＮＥＢ入力切換レジスタ３２ａの初期化動作を終了するために、動作の停止を示すシリアル通信用データＲＯＭＤＩＯが出力される（ＳＴＥＰ１１）。よって、ＥＥＰＲＯＭ４においても、タイミングコントローラ３による受信動作が正常に行われて、ＨＮＥＢ入力切換レジスタ３２ａの初期化動作が終了したことを確認する。

そして、次に、ＳＰ信号生成用レジスタ３２ｂの初期化動作を行う。このとき、ＨＥＮＡＢ入力切換レジスタ３２ａの初期化動作時と同様、シリアル通信用信号処理部３１により、動作開始を示すスタートパルスをシリアル通信用データＲＯＭＤＩＯとして出力した後（ＳＴＥＰ１２）、処理動作を行う対象がＥＥＰＲＯＭ４であることを示すスレーブアドレスを含むシリアル通信用データＲＯＭＤＩＯを出力する（ＳＴＥＰ１３）。このとき、シリアル通信用ＲＯＭＤＩＯには、書き込み（Ｗｒｉｔｅ）を示す符号が含まれる。そして、処理動作を行う対象とされていることを確認したＥＥＰＲＯＭ４より、ＡＣＫとなるシリアル通信用データＲＯＭＤＩＯがタイミングコントローラ３に送信される（ＳＥＴＰ１４）。

その後、ＳＰ信号生成用レジスタ３２ｂに格納するデータを保持しているＥＥＰＲＯＭ４におけるレジスタのアドレス（ワードアドレス）を示すシリアル通信用データＲＯＭＤＩＯを出力する（ＳＴＥＰ１５）。尚、このときのＥＥＰＲＯＭ４におけるレジスタのアドレスは、タイミングコントローラ３におけるＳＰ信号生成用レジスタ３２ｂのアドレスと同じアドレスとなるように、タイミングコントローラ３のレジスタ３２及びＥＥＰＲＯＭ４のアドレス設定が成されている。

そして、ＥＥＰＲＯＭ４より、再び、ＡＣＫとなるシリアル通信用データＲＯＭＤＩＯが出力されると（ＳＴＥＰ１６）、リスタートを行うことを示すシリアル通信用データＲＯＭＤＩＯをシリアル通信用信号処理部３１より出力した後（ＳＴＥＰ１７）、ＥＥＰＲＯＭ４を指定するスレーブアドレスを示すシリアル通信用データＲＯＭＤＩＯをシリアル通信用信号処理部３１より出力する（ＳＴＥＰ１８）。このシリアル通信用データＲＯＭＤＩＯには、読み出し（Ｒｅａｄ）を示す符号が含まれる。

よって、ＥＥＰＲＯＭ４において、ＡＣＫとなるシリアル通信用データＲＯＭＤＩＯが出力された後（ＳＴＥＰ１９）、ＳＴＥＰ１４で受信したワードアドレスによって示されるアドレスのレジスタ内のデータ、即ち、ＳＰ信号生成用レジスタ３２ｂを初期化するためのデータが読み出されて、シリアル通信用データＲＯＭＤＩＯとしてタイミングコントローラ３に送信される（ＳＴＥＰ２０）。そして、タイミングコントローラ３では、シリアル通信用信号処理部３１でＳＰ信号生成用レジスタ３２ｂを初期化するためのデータを確認し、ＳＰ信号生成用レジスタ３２ｂに格納する。

このように、タイミングコントローラ３が初期化されるとき、ロー固定となるイネーブル信号ＨＥＮＡＢが入力された場合でもスタートパルス信号の生成が行われるようにするために、所定のクロック数ＣＬ１を表す信号がＥＥＰＲＯＭ４より読み出されてタイミングコントローラ３に与えられる。そして、シリアル通信用信号処理部３１で、この所定のクロック数ＣＬ１となる信号が確認されると、ＳＴＥＰ１５で送信したワードアドレスに基づき、ＳＰ信号生成用レジスタ３２ｂの値を所定のクロック数ＣＬ１とするようにレジスタ３２に指示する。尚、このとき、ＥＥＰＲＯＭ４より読み出されるシリアル通信用データＲＯＭＤＩＯによる値が、ＳＰ信号生成用レジスタ３２ｂに保持させる所定のクロック数ＣＬ１と一致するものでなくても構わない。但し、このシリアル通信用データＲＯＭＤＩＯによる値は、ＳＰ信号生成用レジスタ３２ｂに保持させる所定のクロック数ＣＬ１を指定するために決められた値とされる。

その後、シリアル通信用信号処理部３１からＡＣＫとなるシリアル通信用データＲＯＭＤＩＯが出力されるとともに（ＳＴＥＰ２１）、ＨＮＥＢ入力切換レジスタ３２ａの初期化動作を終了するために、動作の停止を示すシリアル通信用データＲＯＭＤＩＯが出力される（ＳＴＥＰ２２）。よって、ＥＥＰＲＯＭ４においても、タイミングコントローラ３による受信動作が正常に行われて、ＳＰ信号生成用レジスタ３２ｂの初期化動作が終了したことを確認する。このように、ＨＮＥＢ入力切換レジスタ３２ａ及びＳＰ信号生成用レジスタ３２ｂの初期化動作が終了すると、初期状態として、イネーブル信号ＨＥＮＡＢによってスタートパルス信号が生成される状態に設定される。

２．初期状態での画像データ出力
このように、タイミングコントローラ３が初期設定された後に、入力された画像データＤＡＩを画像データＤＡＯとしてドライバ５に出力する際の動作について、以下に説明する。

タイミングコントローラ３に、入力Ｉ／Ｆ２を通じて、垂直同期入力信号ＶＳＹ、水平同期入力信号ＨＳＹ、イネーブル信号ＨＥＮＡＢ、源クロック信号ＤＣＬＫ、画像データ信号ＤＡＩそれぞれが、入力される。このとき、水平同期入力信号ＨＳＹとイネーブル信号ＨＥＮＡＢとがスタートパルス生成部３３に与えられるとともに、源クロック信号ＤＣＬＫと画像データ信号ＤＡＩとが画像データ入出力部３４に与えられる。尚、垂直同期入力信号ＶＳＹの入力から水平走査ラインの数を計数する垂直カウンタ（不図示）による計数値に基づいて、タイミングコントローラ３が、フレーム毎に１フレームの画像データの開始点となる水平走査ラインを確認する。

このように入力されるとき、図４のタイミングチャートのように、源クロック信号ＤＣＬＫが画像データ入出力部３４において、サンプリングクロック信号ＣＬＤに変換されて、スタートパルス生成部３３及びドライバ５に出力される。そして、源クロック信号ＤＣＬＫによって同期した各画素の画像データよりなる画像データ信号ＤＡＩが、源クロック信号ＤＣＬＫに応じてラッチされて所定クロック数だけ遅延された後、サンプリングクロック信号ＣＬＤに同期する画像データ信号ＤＡＯに変換されて、ドライバ５に出力される。よって、ドライバ５に出力される画像データ信号ＤＡＯは、サンプリングクロック信号ＣＬＤの１クロック毎に、各画素の画像データに切り替わる信号として、ドライバ５に出力される。

このとき、源クロック信号ＤＣＬＫに同期して入力される水平同期入力信号ＨＳＹが時間ｔ１でローになると、水平同期タイミングをスタートパルス生成部３３で確認する。この水平同期入力信号ＨＳＹは、１水平期間中に再びハイに切り替わる。その後、時間ｔ２において、源クロック信号ＤＣＬＫに同期して入力されるイネーブル信号ＨＥＮＡＢがハイに切り替わると、スタートパルス生成部３３において、時間ｔ３に、サンプリングクロック信号ＣＬＤに同期したパルスを生成することで、スタートパルス信号ＳＰＯＩを生成する。そして、このサンプリングクロック信号ＣＬＤに同期したスタートパルス信号ＳＰＯＩがドライバ５に出力される。

よって、ドライバ５では、与えられた画像データ信号ＤＡＯの内、スタートパルス信号ＳＰＯＩによるパルスが確認された画素位置の画像データから所定の画素分だけ使用して、ＬＣＤ６の水平方向の画素を走査して、各画素の画像表示を行う。垂直走査方向に従って、このような動作を水平走査ライン毎に行うことによって、１フレーム分の画像をＬＣＤ６に表示する。

このように動作するとき、イネーブル信号ＨＥＮＡＢが入力Ｉ／Ｆ２を通じてロー固定で入力されたとき、ＳＰ信号生成用レジスタ３２ｂに記録されたクロック数を確認し、このクロック数に応じたスタートパルス信号ＳＰＯＩがドライバ５に出力される。即ち、図５のタイミングチャートのように、時間ｔ１で水平同期入力信号ＨＳＹが立ち下がった直後のサンプリングクロック信号ＣＬＤの立下がりからスタートパルス生成部３３内の水平カウンタ（不図示）がリセットされ、この水平カウンタにおいてサンプリングクロック信号ＣＬＤに同期した計数が成される。そして、時間ｔ４において、水平カウンタによるクロック数がＣＬ１になったことをスタートパルス生成部３３が確認すると、サンプリングクロック信号ＣＬＤに同期したパルスを生成することで、スタートパルス信号ＳＰＯＩを生成してドライバ５に出力する。

尚、上述の水平カウンタがサンプリングクロック信号ＣＬＤによりリセットされるものとしたが、源クロック信号ＤＣＬＫによってリセットされるものとしても構わない。又、この水平カウンタがサンプリングクロック信号ＣＬＤでなく、源クロック信号ＤＣＬＫによって計数動作を行うようにしても構わない。

３．シリアル通信によるＳＰ信号作成用レジスタの内容設定
又、タイミングコントローラ３が初期設定された後に、ホストＣＰＵ１からのシリアル通信により、イネーブル信号ＨＥＮＡＢでなくＳＰ信号作成用レジスタ３２ｂに保持するクロック数によるスタートパルス信号の生成に変更する際の設定動作について、以下に説明する。

入力Ｉ／Ｆ２よりイネーブル信号ＨＥＮＡＢが入力されない場合にも対応するように、タイミングコントローラ３の設定がホストＣＰＵ１によって行われる。まず、ホストＣＰＵ１より、タイミングコントローラ３とシリアル通信動作を行うために、シリアル通信用クロック信号ＳＣＬＫがタイミングコントローラ３に出力される。このシリアル通信用クロック信号ＳＣＬＫがシリアル通信用信号処理部３１に与えられるため、シリアル通信用信号処理部３１がシリアル通信用クロック信号ＳＣＬＫに同期して動作を行い、図６のタイミングチャートのように、ホストＣＰＵ１とタイミングコントローラ３との間でシリアル通信が行われる。

このようにホストＣＰＵ１からのシリアル通信によってスタートパルス信号ＳＰＯＩにおけるパルスの発生タイミングの設定を行う際、まず、ＨＥＮＡＢ入力切換レジスタ３２ａにおける記録内容の変更動作を行う。このとき、ホストＣＰＵ１より、動作開始を示すスタートパルスがシリアル通信用データＳＤＩＯとして出力された後（ＳＴＥＰ５１）、処理動作を行う対象がタイミングコントローラ３であることを示すスレーブアドレスを含むシリアル通信用データＳＤＩＯが出力される（ＳＴＥＰ５２）。このシリアル通信用ＲＯＭＤＩＯには、書き込み（Ｗｒｉｔｅ）を示す符号が含まれる。

このように、スレーブアドレスを含むシリアル通信用データＳＤＩＯがホストＣＰＵ１からタイミングコントローラ３に送信されると、タイミングコントローラ３のシリアル通信用信号処理部３１で受信され、処理動作を行う対象としてシリアル通信が行われることを確認する。そして、ＡＣＫ（アクノレッジ信号）となるシリアル通信用データＳＤＩＯをシリアル通信用信号処理部３１で生成し、ホストＣＰＵ１に出力する（ＳＥＴＰ５３）。

ホストＣＰＵ１において、タイミングコントローラ３からのＡＣＫを確認すると、ＨＥＮＡＢ入力切換レジスタ３２ａのアドレス（ワードアドレス）を示すシリアル通信用データＳＤＩＯを出力する（ＳＴＥＰ５４）。そして、このワードアドレスを示すシリアル通信用データＳＤＩＯを受信したタイミングコントローラ３より、ＡＣＫとなるシリアル通信用データＳＤＩＯが出力されると（ＳＴＥＰ５５）、ホストＣＰＵ１より、ＨＥＮＡＢ入力切換レジスタ３２ａに対して切り換えて記憶させる値を示すシリアル通信用データＳＤＩＯが出力される（ＳＴＥＰ５６）。

よって、タイミングコントローラ３では、シリアル通信用データＳＤＩＯをシリアル通信用信号処理部３１で受信すると、ＨＥＮＡＢ入力切換レジスタ３２ａに記憶する値を確認し、確認した値をＨＥＮＡＢ入力切換レジスタ３２ａに格納する。即ち、シリアル通信によるスタートパルス信号の生成を行うことを通知するために、ローとなる信号がホストＣＰＵ１よりタイミングコントローラ３に送信される。そして、シリアル通信用信号処理部３１で、このローとなる信号が確認されると、ＨＮＥＢ入力切換レジスタ３２ａの値をローとするようにレジスタ３２に指示する。

その後、シリアル通信用信号処理部３１からホストＣＰＵ１にＡＣＫとなるシリアル通信用データＳＤＩＯが出力された後（ＳＴＥＰ５７）、ＨＮＥＢ入力切換レジスタ３２ａの値の変更動作を終了するために、動作の停止を示すシリアル通信用データＳＤＩＯがホストＣＰＵ１よりタイミングコントローラ３に出力される（ＳＴＥＰ５８）。よって、タイミングコントローラ３において、ＨＮＥＢ入力切換レジスタ３２ａの値の変更動作が終了したことを確認する。

そして、次に、ＳＰ信号生成用レジスタ３２ｂにおける記録内容の変更動作を行う。このとき、ＨＥＮＡＢ入力切換レジスタ３２ａの記録内容の変更動作時と同様、ホストＣＰＵ１より、動作開始を示すスタートパルスがシリアル通信用データＳＤＩＯとして出力された後（ＳＴＥＰ５９）、処理動作を行う対象がタイミングコントローラ３であることを示すスレーブアドレスを含むシリアル通信用データＳＤＩＯがホストＣＰＵ１より出力される（ＳＴＥＰ６０）。このとき、シリアル通信用ＳＤＩＯには、書き込み（Ｗｒｉｔｅ）を示す符号が含まれる。そして、シリアル通信用信号処理部３１において処理動作を行う対象とされていることを確認したタイミングコントローラ３より、ＡＣＫとなるシリアル通信用データＳＤＩＯがホストＣＰＵ１に送信される（ＳＥＴＰ６１）。

その後、ホストＣＰＵ１において、ＳＰ信号生成用レジスタ３２ｂのアドレス（ワードアドレス）を示すシリアル通信用データＳＤＩＯを出力する（ＳＴＥＰ６２）。そして、このワードアドレスを示すシリアル通信用データＳＤＩＯを受信したタイミングコントローラ３より、ＡＣＫとなるシリアル通信用データＳＤＩＯが出力されると（ＳＴＥＰ６３）、ホストＣＰＵ１より、ＳＰ信号生成用レジスタ３２ｂに記憶させる所定のクロック数ＣＬ２を示すシリアル通信用データＳＤＩＯが出力される（ＳＴＥＰ６４）。そして、シリアル通信用信号処理部３１で、この所定のクロック数ＣＬ２となる信号が確認されると、ＳＰ信号生成用レジスタ３２ｂの値を所定のクロック数ＣＬ２とするようにレジスタ３２に指示する。

その後、シリアル通信用信号処理部３１からホストＣＰＵ１にＡＣＫとなるシリアル通信用データＳＤＩＯが出力された後（ＳＴＥＰ６５）、ＳＰ信号生成用レジスタ３２ｂの値の変更動作を終了するために、動作の停止を示すシリアル通信用データＳＤＩＯがホストＣＰＵ１よりタイミングコントローラ３に出力される（ＳＴＥＰ６６）。よって、タイミングコントローラ３において、ＳＰ信号生成用レジスタ３２ｂの値の変更動作が終了したことを確認する。

４．ホストＣＰＵ１による設定後の画像データ出力
このように、タイミングコントローラ３のレジスタ３２の状態がホストＣＰＵ１によって設定された後に、入力された画像データＤＡＩを画像データＤＡＯとしてドライバ５に出力する際の動作について、以下に説明する。尚、このときの動作は、初期設定後の画像データ出力において、イネーブル信号ＨＥＮＡＢがない場合の動作と同様となる。

タイミングコントローラ３に、入力Ｉ／Ｆ２を通じて、イネーブル信号ＨＥＮＡＢ以外の、垂直同期入力信号ＶＳＹ、水平同期入力信号ＨＳＹ、源クロック信号ＤＣＬＫ、画像データ信号ＤＡＩそれぞれが、入力される。このとき、水平同期入力信号ＨＳＹがスタートパルス生成部３３に与えられるとともに、源クロック信号ＤＣＬＫと画像データ信号ＤＡＩとが画像データ入出力部３４に与えられる。尚、垂直同期入力信号ＶＳＹの入力から水平走査ラインの数を計数する垂直カウンタ（不図示）による計数値に基づいて、タイミングコントローラ３が、フレーム毎に１フレームの画像データの開始点となる水平走査ラインを確認する。

このように入力されるとき、初期状態に設定されているときと同様、図７のタイミングチャートのように、源クロック信号ＤＣＬＫが画像データ入出力部３４において、サンプリングクロック信号ＣＬＤに変換されて、スタートパルス生成部３３及びドライバ５に出力される。又、源クロック信号ＤＣＬＫによって同期した各画素の画像データよりなる画像データ信号ＤＡＩが、サンプリングクロック信号ＣＬＤに同期する画像データ信号ＤＡＯに変換されて、ドライバ５に出力される。

このとき、源クロック信号ＤＣＬＫに同期して入力される水平同期入力信号ＨＳＹがローになった後に、時間ｔ１で水平同期入力信号ＨＳＹが立ち下がった直後のサンプリングクロック信号ＣＬＤの立下がりからスタートパルス生成部３３内の水平カウンタ（不図示）がリセットされ、この水平カウンタにおいてサンプリングクロック信号ＣＬＤに同期した計数が成される。その後、スタートパルス生成部３３において、水平カウンタにおいて計数したサンプリングクロック信号ＣＬＤのクロック数と、ＳＰ信号作成用レジスタ３２ｂに保持するクロック数ＣＬ２とを比較する。そして、時間ｔ５において、サンプリングクロック信号ＣＬＤのクロック数がＣＬ２になったことをスタートパルス生成部３３が確認すると、サンプリングクロック信号ＣＬＤに同期したパルスを生成することで、スタートパルス信号ＳＰＯＩを生成してドライバ５に出力する。

尚、このように動作するとき、ＨＥＮＡＢ入力切換レジスタ３２ａに記憶されている値に基づいてイネーブル信号ＨＥＮＡＢのスタートパルス生成部３３での使用の許可／禁止を設定するゲートをスタートパルス生成部３３に設けることで、ＨＥＮＡＢ入力切換レジスタ３２ａにローとなる値により、イネーブル信号ＨＥＮＡＢが入力されても、スタートパルス生成部３３で検知されないようにすることができる。即ち、イネーブル信号ＨＥＮＡＢが入力されても、スタートパルス生成部３３では、イネーブル信号ＨＥＮＡＢを検知することなく、ＳＰ信号作成用レジスタ３２ｂに保持するクロック数ＣＬ２に基づいてスタートパルス信号ＳＰＯＩを生成する。よって、イネーブル信号ＨＥＮＡＢの誤入力による誤動作を防ぐことができる。

（１）垂直走査に関する第１例
上述の動作においては、水平走査動作に対するスタートパルス信号ＳＰＯＩの発生タイミングの設定動作を説明したが、垂直走査動作に対するスタートパルス信号ＳＰＳの発生タイミングの設定動作についても、同様の動作によって達成することができる。即ち、図１の構成の画像表示装置において、更に、スタートパルス信号ＳＰＳ及びサンプリングクロック信号ＣＬＳがタイミングコントローラ３からドライバ５に与えられる。このとき、スタートパルス信号ＳＰＳの出力タイミングが、ホストＣＰＵ１からのシリアル通信による設定クロック数によって設定され、又、サンプリングクロック信号ＣＬＳが、水平走査同期入力信号ＨＳＹに基づいて、１水平期間に１クロックとなるクロック信号として生成される。

このように動作する画像表示装置のタイミングコントローラ３が、図８のように構成される。即ち、図２の構成に、更に、垂直走査用のスタートパルス信号ＳＰＳを生成するスタートパルス生成部３５を備えるとともに、レジスタ３２内に、スタートパルス信号ＳＰＳの生成タイミングを示す設定値が記憶されるＳＰ信号生成用レジスタ３２ｃが設けられる。このとき、垂直走査動作に対するスタートパルス信号ＳＰＳの発生タイミングが、シリアル通信による設定クロック数により設定されるため、ＳＰ信号生成用レジスタ３２ｃに格納された値に基づく垂直走査用のスタートパルス信号ＳＰＳの生成が行われる。そして、レジスタ３２内のＨＥＮＡＢ入力切換レジスタ３２ａにおいて、記録される信号の値がハイとなるとき、イネーブル信号ＨＥＮＡＢに基づく水平走査用のスタートパルス信号ＳＰＯＩの生成が行われ、又、記録される信号の値がローとなるとき、ＳＰ信号生成用レジスタ３２ｂに格納された値に基づく水平走査用のスタートパルス信号ＳＰＳの生成が行われる。

又、ＳＰ信号生成用レジスタ３２ｃに格納される値は、垂直同期入力信号ＶＳＹがローとなってからのサンプリングクロック信号ＣＬＳのクロック数を示す値となる。そして、スタートパルス生成部３５では、垂直同期入力信号ＶＳＹを確認した後、サンプリングクロック信号ＣＬＳのクロック数がＳＰ信号生成用レジスタ３２ｃに格納された値に達したときにパルスが発生するようにして、スタートパルス信号ＳＰＳを生成する。

このように動作する画像表示装置に対して、タイミングコントローラ３が初期化設定されるときは、図３のタイミングチャートにおけるＳＴＥＰ１〜ＳＴＥＰ２２の動作が行って、ＨＥＮＡＢ入力切換レジスタ３２ａをローとするとともに、ＳＰ信号生成用レジスタ３２ｂをＥＥＰＲＯＭ４に格納された値でＳＰ信号生成用レジスタ３２ｂを初期化する。その後、図６のタイミングチャートにおけるＳＴＥＰ５９〜ＳＴＥＰ６６の動作を行って、ＳＰ信号生成用レジスタ３２ｃのワードアドレスを指定することで、垂直走査用のスタートパルス信号ＳＰＳの出力タイミングを決定するクロック数をＳＰ信号生成用レジスタ３２ｃに格納する。

又、シリアル通信によるＳＰ信号作成用レジスタの内容設定を行うときにおいては、図６のタイミングチャートにおけるＳＴＥＰ５９〜ＳＴＥＰ６６の動作を２回繰り返し、一方において、ＳＰ信号生成用レジスタ３２ｂのワードアドレスを指定することで、水平走査用のスタートパルス信号ＳＰＩＯの出力タイミングを決定するクロック数をＳＰ信号生成用レジスタ３２ｂに格納し、他方において、ＳＰ信号生成用レジスタ３２ｃのワードアドレスを指定することで、垂直走査用のスタートパルス信号ＳＰＳの出力タイミングを決定するクロック数をＳＰ信号生成用レジスタ３２ｃに格納する。

（２）垂直走査に関する第２例
又、上述の第１例においては、スタートパルス信号ＳＰＳの出力タイミングが、イネーブル信号ＨＥＮＡＢに関係なく、ホストＣＰＵ１からのシリアル通信による設定クロック数によって設定される。それに対して、本例においては、スタートパルス信号ＳＰＳの出力タイミングが、イネーブル信号ＨＥＮＡＢ、又は、ホストＣＰＵ１からのシリアル通信による設定クロック数によって、設定される。このように動作する画像表示装置のタイミングコントローラ３は、第１例における図８のような構成のものと異なり、図９に示すように、ＨＥＮＡＢ入力切換レジスタ３２ａに記憶された値がＳＰ生成部３５に与えられるとともに、イネーブル信号ＨＥＮＡＢがＳＰ生成部３５に入力される。

このとき、レジスタ３２内のＨＥＮＡＢ入力切換レジスタ３２ａにおいて、記録される信号の値がハイとなるとき、イネーブル信号ＨＥＮＡＢに基づく水平走査用及び垂直走査用それぞれのスタートパルス信号ＳＰＯＩ，ＳＰＳの生成が行われ、又、記録される信号の値がローとなるとき、ＳＰ信号生成用レジスタ３２ｂに格納された値に基づく水平走査用のスタートパルス信号ＳＰＯＩの生成が行われるとともに、ＳＰ信号生成用レジスタ３２ｃに格納された値に基づく垂直走査用のスタートパルス信号ＳＰＳの生成が行われる。

そして、スタートパルス生成部３５では、イネーブル信号ＨＥＮＡＢに基づいてスタートパルス信号ＳＰＯＩの生成を行う場合、垂直同期入力信号ＶＳＹを確認した後にイネーブル信号ＨＥＮＡＢの値が切り替わったときにパルスが発生するようにして、スタートパルス信号ＳＰＳを生成する。又、イネーブル信号ＨＥＮＡＢによるスタートパルス信号の生成が行われないとき、垂直同期入力信号ＶＳＹを確認した後、サンプリングクロック信号ＣＬＳのクロック数がＳＰ信号生成用レジスタ３２ｃに格納された値に達したときにパルスが発生するようにして、スタートパルス信号ＳＰＳを生成する。

このように動作する画像表示装置に対して、タイミングコントローラ３が初期化設定されるときは、図３のタイミングチャートにおけるＳＴＥＰ１２〜ＳＴＥＰ２２の動作を２回繰り返し、一方において、ＳＰ信号生成用レジスタ３２ｂのワードアドレスを指定することで、ＥＥＰＲＯＭ４に格納された値でＳＰ信号生成用レジスタ３２ｂを初期化し、他方において、ＳＰ信号生成用レジスタ３２ｃのワードアドレスを指定することで、ＥＥＰＲＯＭ４に格納された値でＳＰ信号生成用レジスタ３２ｃを初期化する。

又、シリアル通信によるＳＰ信号作成用レジスタの内容設定を行うときにおいては、第１例と同様、図６のタイミングチャートにおけるＳＴＥＰ５９〜ＳＴＥＰ６６の動作を２回繰り返し、一方において、ＳＰ信号生成用レジスタ３２ｂのワードアドレスを指定することで、水平走査用のスタートパルス信号ＳＰＩＯの出力タイミングを決定するクロック数をＳＰ信号生成用レジスタ３２ｂに格納し、他方において、ＳＰ信号生成用レジスタ３２ｃのワードアドレスを指定することで、垂直走査用のスタートパルス信号ＳＰＳの出力タイミングを決定するクロック数をＳＰ信号生成用レジスタ３２ｃに格納する。

本発明は、ＬＣＤやプラズマディスプレイなどの画像表示装置に適用可能である。

は、本発明の実施形態における画像表示装置の構成を示すブロック図である。は、図１の画像表示装置におけるタイミングコントローラの構成を示すブロック図である。は、タイミングコントローラが初期化設定されるときのシリアル通信を示すタイミングチャートである。は、初期状態における画像データ出力時のタイミングコントローラの動作を示すタイミングチャートである。は、初期状態における画像データ出力時においてイネーブル信号の入力がないときのタイミングコントローラの動作を示すタイミングチャートである。は、シリアル通信によるＳＰ信号作成用レジスタの設定動作を示すタイミングチャートである。は、ＳＰ信号作成用レジスタの設定後における画像データ出力時のタイミングコントローラの動作を示すタイミングチャートである。は、図１の画像表示装置におけるタイミングコントローラの別の構成例を示すブロック図である。は、図１の画像表示装置におけるタイミングコントローラの別の構成例を示すブロック図である。

符号の説明

１ホストＣＰＵ
２入力Ｉ／Ｆ
３タイミングコントローラ
４ＥＥＰＲＯＭ
５ドライバ
６ＬＣＤ
３１シリアル通信用信号処理部
３２レジスタ
３３スタートパルス生成部
３４画像データ入出力部
３２ａＨＥＮＡＢ入力切換レジスタ
３２ｂＳＰ信号生成用レジスタ

Claims

外部から入力される画像データを水平同期及び垂直同期に従って出力するタイミングコントローラにおいて、
画像データに対して画像出力を開始する画素位置を設定する出力タイミングを決定するスタートパルス信号を生成するスタートパルス生成部と、
前記スタートパルス信号を生成するタイミングを示す値を記録する第１レジスタと、
前記スタートパルス信号の生成するタイミングを指示するために外部から入力されるイネーブル信号に基づく前記スタートパルス信号の生成を指定することを示す値を記録する第２レジスタと、
を有し、
前記第１及び第２レジスタに記録する値が外部よりシリアル通信が行われる度に記録され、
前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値である場合、前記スタートパルス生成部が、外部より入力される前記イネーブル信号の値が切り替わったときにパルスを生成することで、前記スタートパルス信号を生成して出力し、
前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値でない場合、前記スタートパルス生成部が、前記第１レジスタに記憶された値によるタイミングにパルスを生成することで、前記スタートパルス信号を生成して出力することを特徴とするタイミングコントローラ。
前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値でない場合、前記イネーブル信号に基づく前記スタートパルス信号の生成が禁止されることを特徴とする請求項１に記載のタイミングコントローラ。
前記タイミングコントローラが初期化されるとき、前記第２レジスタに記憶された値を、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値とすることを特徴とする請求項１又は請求項２に記載のタイミングコントローラ。
前記第２レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値とする場合において、前記第１レジスタに所定値が記憶され、
前記イネーブル信号による前記スタートパルス信号の生成が指定されているときに、前記イネーブル信号の入力が確認されなかった場合、前記スタートパルス生成部が、前記第１レジスタに記憶された値によるタイミングにパルスを生成することで、前記スタートパルス信号を生成して出力することを特徴とする請求項１〜請求項３のいずれかに記載のタイミングコントローラ。
前記第１レジスタに記憶される値が、前記画像データを出力するためのクロックによる水平同期からのクロック数であり、
前記スタートパルス生成部において、前記第１レジスタの値に基づいて前記スタートパルス信号を生成する場合、前記水平同期からのクロック数を計数し、計数したクロック数が前記第１レジスタの値に達したときにパルスを発生することで、前記スタートパルス信号を生成することを特徴とする請求項１〜請求項４のいずれかに記載のタイミングコントローラ。
前記第１及び第２レジスタを初期化する値が外部メモリに記録され、
前記タイミングコントローラの初期化時に、前記外部メモリとシリアル通信が行われることで、前記第１及び第２レジスタの値が初期化されることを特徴とする請求項１〜請求項５のいずれかに記載のタイミングコントローラ。
前記外部メモリに前記第１及び第２レジスタを初期化する値それぞれを格納する領域の前記外部メモリにおける第１アドレスと、前記タイミングコントローラにおける前記第１及び第２レジスタの第２アドレスとを、同じアドレス値とし、
前記外部メモリとシリアル通信が行って、前記外部メモリに格納された前記第１及び第２レジスタの値を前記第１及び第２レジスタに書き込む際に、前記第２アドレスを指定することで、前記第１アドレスをも同時に指定することを特徴とする請求項６に記載のタイミングコントローラ。
請求項１〜請求項７にいずれかに記載のタイミングコントローラと、
該タイミングコントローラとシリアル通信を行うホストＣＰＵと、
前記タイミングコントローラから出力される前記画像データ及び前記スタートパルス信号が入力されるドライバと、
該ドライバが前記画像データ及び前記スタートパルス信号に従って動作することで、画像の再生表示を行う画像表示部と、
を備えることを特徴とする画像表示装置。