JPH08307804A - プリセット機能付半導体集積回路 - Google Patents
プリセット機能付半導体集積回路Info
- Publication number
- JPH08307804A JPH08307804A JP7104334A JP10433495A JPH08307804A JP H08307804 A JPH08307804 A JP H08307804A JP 7104334 A JP7104334 A JP 7104334A JP 10433495 A JP10433495 A JP 10433495A JP H08307804 A JPH08307804 A JP H08307804A
- Authority
- JP
- Japan
- Prior art keywords
- data
- semiconductor integrated
- integrated circuit
- clock signal
- preset
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
- Controls And Circuits For Display Device (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【目的】 半固定ボリュームを使用しないでもプリセッ
トを容易に行うことができ、ユーザコントロールに対す
る信号線の増大を抑制することができる。プリセット機
能付半導体集積回路を提供する。 【構成】 不揮発性メモリ３３に予め設定されているデ
ータは、ＯＳＣ３４からのクロック信号に同期してＤＡ
Ｃ１〜ＤＡＣｎによって直流電圧レベルに変換し、Ｙ／
Ｃ分離色復調回路２３やコントローラ２５の調整に使用
することができる。電源投入時に、２線式シリアルバス
デコーダ６０を介して、特定のコードが入力されると、
外部データをＤＡＣ１〜ＤＡＣｎに設定したり、不揮発
性メモリ３３に対する書き込みや読み出しを行うことが
できる。
トを容易に行うことができ、ユーザコントロールに対す
る信号線の増大を抑制することができる。プリセット機
能付半導体集積回路を提供する。 【構成】 不揮発性メモリ３３に予め設定されているデ
ータは、ＯＳＣ３４からのクロック信号に同期してＤＡ
Ｃ１〜ＤＡＣｎによって直流電圧レベルに変換し、Ｙ／
Ｃ分離色復調回路２３やコントローラ２５の調整に使用
することができる。電源投入時に、２線式シリアルバス
デコーダ６０を介して、特定のコードが入力されると、
外部データをＤＡＣ１〜ＤＡＣｎに設定したり、不揮発
性メモリ３３に対する書き込みや読み出しを行うことが
できる。
Description
【０００１】
【産業上の利用分野】本発明は、工場出荷時のプリセッ
ト状態を保持し、かつ外部からソフトウエアによって制
御可能なプリセット機能付半導体集積回路に関する。
ト状態を保持し、かつ外部からソフトウエアによって制
御可能なプリセット機能付半導体集積回路に関する。
【０００２】
【従来の技術】従来から、図３に示すような液晶モジュ
ール１が液晶表示素子（以下「ＬＣＤ」と略称すること
もある）によって各種画像表示を行うために用いられて
いる。液晶モジュール１内には、薄膜トランジスタ（以
下「ＴＦＴ」と略称する）によってアクティブマトリク
ス方式によるカラー画像表示を行うＴＦＴＬＣＤパネル
が備えられる。画像表示を行うための信号は、コンポジ
ットビデオ信号としてＹ／Ｃ分離色復調回路３に入力さ
れる。Ｙ／Ｃ分離色復調回路３からの出力の一部は同期
分離回路４に与えられ、映像信号から分離された同期信
号はコントローラ５に与えられる。コントローラ５は、
ＴＦＴＬＣＤパネルのゲート電極を、選択的に、ゲート
電流回路６およびゲートドライバ７を介して駆動する。
ＴＦＴパネル２のソース電極は、コントローラ５からの
出力によってソースドライバ８が駆動する。コントロー
ラ５は、ＴＦＴＬＣＤパネル２の対向電極を、対向電極
ドライバ９を介して駆動する。ソースドライバ８には、
Ｙ／Ｃ分離色復調回路３からの映像信号が、γ補正を行
うガンマアンプ１０と、交流化駆動のための極性反転回
路１１とを介して与えられる。
ール１が液晶表示素子（以下「ＬＣＤ」と略称すること
もある）によって各種画像表示を行うために用いられて
いる。液晶モジュール１内には、薄膜トランジスタ（以
下「ＴＦＴ」と略称する）によってアクティブマトリク
ス方式によるカラー画像表示を行うＴＦＴＬＣＤパネル
が備えられる。画像表示を行うための信号は、コンポジ
ットビデオ信号としてＹ／Ｃ分離色復調回路３に入力さ
れる。Ｙ／Ｃ分離色復調回路３からの出力の一部は同期
分離回路４に与えられ、映像信号から分離された同期信
号はコントローラ５に与えられる。コントローラ５は、
ＴＦＴＬＣＤパネルのゲート電極を、選択的に、ゲート
電流回路６およびゲートドライバ７を介して駆動する。
ＴＦＴパネル２のソース電極は、コントローラ５からの
出力によってソースドライバ８が駆動する。コントロー
ラ５は、ＴＦＴＬＣＤパネル２の対向電極を、対向電極
ドライバ９を介して駆動する。ソースドライバ８には、
Ｙ／Ｃ分離色復調回路３からの映像信号が、γ補正を行
うガンマアンプ１０と、交流化駆動のための極性反転回
路１１とを介して与えられる。
【０００３】Ｙ／Ｃ分離色復調回路３は、プリセット回
路１２を介して与えられ、予め設定される直流電圧レベ
ルに応じてコンポジットビデオ信号の処理を行う。プリ
セット回路１２には、抵抗１３ａ，１３ｂ，１３ｃ，
…，１３ｎとプリセットボリューム１４ａ，１４ｂ，１
４ｃ，…，１４ｎの直列回路が複数組含まれる。プリセ
ットボリューム１４ａ〜１４ｎとしては半固定ボリュー
ムを使用し、工場出荷状態を機械的に記憶させる。また
ｎ本のコントロール制御信号線を介して、Ｙ／Ｃ分離色
復調回路３やコントローラ５を直接直流電圧レベルで制
御することもできる。このような外部からのユーザコン
トロールによって、たとえば画像の明るさ、色合い、色
の濃さなどの制御を行うことができるとともに、プリセ
ット状態での使用も可能である。
路１２を介して与えられ、予め設定される直流電圧レベ
ルに応じてコンポジットビデオ信号の処理を行う。プリ
セット回路１２には、抵抗１３ａ，１３ｂ，１３ｃ，
…，１３ｎとプリセットボリューム１４ａ，１４ｂ，１
４ｃ，…，１４ｎの直列回路が複数組含まれる。プリセ
ットボリューム１４ａ〜１４ｎとしては半固定ボリュー
ムを使用し、工場出荷状態を機械的に記憶させる。また
ｎ本のコントロール制御信号線を介して、Ｙ／Ｃ分離色
復調回路３やコントローラ５を直接直流電圧レベルで制
御することもできる。このような外部からのユーザコン
トロールによって、たとえば画像の明るさ、色合い、色
の濃さなどの制御を行うことができるとともに、プリセ
ット状態での使用も可能である。
【０００４】なおプリセットとユーザコントロールとの
両方の調整が必要な電子回路は、ＬＣＤによる画像表示
ばかりではなく、陰極線管（以下「ＣＲＴ」と略称す
る）による画像表示のためのディスプレイ装置や、画像
撮影装置さらには、音響再生装置や空気調和装置など種
々の分野にわたって広く存在する。
両方の調整が必要な電子回路は、ＬＣＤによる画像表示
ばかりではなく、陰極線管（以下「ＣＲＴ」と略称す
る）による画像表示のためのディスプレイ装置や、画像
撮影装置さらには、音響再生装置や空気調和装置など種
々の分野にわたって広く存在する。
【０００５】
【発明が解決しようとする課題】図３に示すようなプリ
セット回路１２では半固定ボリュームを使用しているの
で、調整した後で機械的振動などが加わるとずれやす
く、信頼性に乏しい。また機械式に調整する必要がある
ので自動調整化が困難である。さらに部品数が増大し、
電子回路として構成する場合の基板の面積も増大し、製
造コストを上昇させる。さらに、ユーザコントロールの
ために多くの信号線を必要とし、信号線の配線のために
製造コストを増大させる。
セット回路１２では半固定ボリュームを使用しているの
で、調整した後で機械的振動などが加わるとずれやす
く、信頼性に乏しい。また機械式に調整する必要がある
ので自動調整化が困難である。さらに部品数が増大し、
電子回路として構成する場合の基板の面積も増大し、製
造コストを上昇させる。さらに、ユーザコントロールの
ために多くの信号線を必要とし、信号線の配線のために
製造コストを増大させる。
【０００６】たとえばマイクロコンピュータを内蔵し、
デジタルデータとして記憶されるプリセットデータを導
出して、プリセット状態で使用したり、外部から与えら
れるコマンドに従ってユーザコントロールモードで動作
するように切換えるような構成も考えられる。しかしな
がら、図３の液晶モジュール１のような機能デバイスで
は、装置全体を制御するマイクロコンピュータによって
制御される場合が多く、さらに機能デバイス自身にマイ
クロコンピュータを内蔵することは製造コストの増大
や、プログラム作成の負担増を招く。
デジタルデータとして記憶されるプリセットデータを導
出して、プリセット状態で使用したり、外部から与えら
れるコマンドに従ってユーザコントロールモードで動作
するように切換えるような構成も考えられる。しかしな
がら、図３の液晶モジュール１のような機能デバイスで
は、装置全体を制御するマイクロコンピュータによって
制御される場合が多く、さらに機能デバイス自身にマイ
クロコンピュータを内蔵することは製造コストの増大
や、プログラム作成の負担増を招く。
【０００７】本発明の目的は、マイクロコンピュータな
どによって外部からコントロール可能で、外部からのコ
ントロールなしでもプリセット状態での動作が可能なプ
リセット機能付半導体集積回路を提供することである。
どによって外部からコントロール可能で、外部からのコ
ントロールなしでもプリセット状態での動作が可能なプ
リセット機能付半導体集積回路を提供することである。
【０００８】
【課題を解決するための手段】本発明は、直流電圧レベ
ルによる調整が必要な回路部分を有する半導体集積回路
であって、外部から電気的にプログラム可能な不揮発性
メモリと、不揮発性メモリの記憶内容を読み出すための
クロック信号を発生するクロック発生手段と、電源投入
時に、クロック発生手段からのクロック信号に従って、
不揮発性メモリからデジタルデータを読み出す制御手段
と、制御手段によって読み出された不揮発性メモリのデ
ジタルデータを、クロック信号に同期して調整用の直流
電圧レベルに変換するデジタル／アナログ変換手段とを
含むことを特徴とするプリセット機能付半導体集積回路
である。また本発明は、シリアルデータ入出力手段を備
え、前記制御手段は、電源投入時にシリアルデータ入出
力手段を参照し、予め定めるデータが入力されるとき、
前記クロック発生手段が発生するクロック信号を外部か
らシリアルデータとともに入力されるクロック信号に切
換え、シリアルデータ入出力手段を介して、不揮発性メ
モリから外部に対するデータの送受信を可能にすること
を特徴とする。また本発明の前記不揮発性メモリには、
複数組のデータを書き込み可能であり、前記制御手段に
よって読み出すデータの組が外部から選択可能であるこ
とを特徴とする。また本発明の前記クロック発生手段
は、電源投入後、予め定める時間だけクロック信号を発
生することを特徴とする。
ルによる調整が必要な回路部分を有する半導体集積回路
であって、外部から電気的にプログラム可能な不揮発性
メモリと、不揮発性メモリの記憶内容を読み出すための
クロック信号を発生するクロック発生手段と、電源投入
時に、クロック発生手段からのクロック信号に従って、
不揮発性メモリからデジタルデータを読み出す制御手段
と、制御手段によって読み出された不揮発性メモリのデ
ジタルデータを、クロック信号に同期して調整用の直流
電圧レベルに変換するデジタル／アナログ変換手段とを
含むことを特徴とするプリセット機能付半導体集積回路
である。また本発明は、シリアルデータ入出力手段を備
え、前記制御手段は、電源投入時にシリアルデータ入出
力手段を参照し、予め定めるデータが入力されるとき、
前記クロック発生手段が発生するクロック信号を外部か
らシリアルデータとともに入力されるクロック信号に切
換え、シリアルデータ入出力手段を介して、不揮発性メ
モリから外部に対するデータの送受信を可能にすること
を特徴とする。また本発明の前記不揮発性メモリには、
複数組のデータを書き込み可能であり、前記制御手段に
よって読み出すデータの組が外部から選択可能であるこ
とを特徴とする。また本発明の前記クロック発生手段
は、電源投入後、予め定める時間だけクロック信号を発
生することを特徴とする。
【０００９】
【作用】本発明に従えば、制御手段は、電源投入時に、
クロック発生手段からのクロック信号に従って、不揮発
性メモリからデジタルデータを読み出して、デジタル／
アナログ変換手段によって調整用の直流電圧レベルに変
換する。これによって、半固定ボリュームなどを使用し
ないでも、電子的にプリセット機能を実現することがで
きる。不揮発性メモリは外部から電気的にプログラム可
能であるので、不揮発性メモリの記憶内容であるデジタ
ルデータを外部から書き込むことによってユーザコント
ロールが可能である。制御手段は、電源投入時に不揮発
性メモリの内容を読み出すだけの制御を行えばよいの
で、マイクロコンピュータを使用しないでも容易に実現
することができ、簡単な構成でプリセット機能とユーザ
コントロールとを使い分けることができる。
クロック発生手段からのクロック信号に従って、不揮発
性メモリからデジタルデータを読み出して、デジタル／
アナログ変換手段によって調整用の直流電圧レベルに変
換する。これによって、半固定ボリュームなどを使用し
ないでも、電子的にプリセット機能を実現することがで
きる。不揮発性メモリは外部から電気的にプログラム可
能であるので、不揮発性メモリの記憶内容であるデジタ
ルデータを外部から書き込むことによってユーザコント
ロールが可能である。制御手段は、電源投入時に不揮発
性メモリの内容を読み出すだけの制御を行えばよいの
で、マイクロコンピュータを使用しないでも容易に実現
することができ、簡単な構成でプリセット機能とユーザ
コントロールとを使い分けることができる。
【００１０】また本発明に従えば、外部からシリアルデ
ータ入出力手段を介して、予め定めるデータを入力させ
ることによって、不揮発性メモリの入出力と、クロック
信号の切換えとを行うことができる。不揮発性メモリに
対する入出力がシリアル入出力手段を介して行われるの
で、データの入出力に必要な信号線の本数を削減するこ
とができる。
ータ入出力手段を介して、予め定めるデータを入力させ
ることによって、不揮発性メモリの入出力と、クロック
信号の切換えとを行うことができる。不揮発性メモリに
対する入出力がシリアル入出力手段を介して行われるの
で、データの入出力に必要な信号線の本数を削減するこ
とができる。
【００１１】また本発明に従えば、不揮発性メモリには
複数組のデータが書き込み可能であり、選択された一組
のデータを用いて調整用の直流電圧レベルに変換するこ
とができるので、工場出荷状態やユーザの設定した状態
などを随時切換えて半導体集積回路を動作させることが
できる。
複数組のデータが書き込み可能であり、選択された一組
のデータを用いて調整用の直流電圧レベルに変換するこ
とができるので、工場出荷状態やユーザの設定した状態
などを随時切換えて半導体集積回路を動作させることが
できる。
【００１２】また本発明に従えば、クロック発生手段
は、電源投入後に予め定める時間だけクロック信号を発
生するので、プリセット動作に必要な時間以上に設定し
ておけば、クロック信号の発生を停止させた後は、消費
電力の削減が可能である。
は、電源投入後に予め定める時間だけクロック信号を発
生するので、プリセット動作に必要な時間以上に設定し
ておけば、クロック信号の発生を停止させた後は、消費
電力の削減が可能である。
【００１３】
【実施例】図１は、本発明の一実施例による液晶モジュ
ール２１の電気的構成を示す。ＴＦＴＬＣＤパネル２２
は、アクティブマトリクス方式によってカラー画像を表
示する。表示すべきカラー画像はコンポジットビデオを
信号としてＹ／Ｃ分離色復調回路２３に与えられる。Ｙ
／Ｃ分離色復調回路２３は、分離されたＹ信号を同期分
離回路２４に与え、水平同期信号および垂直同期信号を
発生させる。コントローラ２５は、水平同期信号および
垂直同期信号に基づいてＴＦＴＬＣＤパネル２２を駆動
するためのタイミング信号を作成する。ＴＦＴＬＣＤパ
ネル２２のゲート電極は、コントローラ２５からゲート
電源回路２６を介してゲートドライバ２７に与えられる
ゲート選択信号に従って駆動される。ＴＦＴＬＣＤパネ
ル２２のソース電極および対向電極は、コントローラ２
５からソースドライバ２８および対向電極ドライバ２９
に与えられる信号に従ってそれぞれ駆動される。Ｙ／Ｃ
分離色復調回路２３から発生される画像信号は、γ補正
を行うガンマアンプ３０を介して交流化駆動のための極
性切換回路３１に与えられ、ソースドライバ２８に画像
信号として入力される。
ール２１の電気的構成を示す。ＴＦＴＬＣＤパネル２２
は、アクティブマトリクス方式によってカラー画像を表
示する。表示すべきカラー画像はコンポジットビデオを
信号としてＹ／Ｃ分離色復調回路２３に与えられる。Ｙ
／Ｃ分離色復調回路２３は、分離されたＹ信号を同期分
離回路２４に与え、水平同期信号および垂直同期信号を
発生させる。コントローラ２５は、水平同期信号および
垂直同期信号に基づいてＴＦＴＬＣＤパネル２２を駆動
するためのタイミング信号を作成する。ＴＦＴＬＣＤパ
ネル２２のゲート電極は、コントローラ２５からゲート
電源回路２６を介してゲートドライバ２７に与えられる
ゲート選択信号に従って駆動される。ＴＦＴＬＣＤパネ
ル２２のソース電極および対向電極は、コントローラ２
５からソースドライバ２８および対向電極ドライバ２９
に与えられる信号に従ってそれぞれ駆動される。Ｙ／Ｃ
分離色復調回路２３から発生される画像信号は、γ補正
を行うガンマアンプ３０を介して交流化駆動のための極
性切換回路３１に与えられ、ソースドライバ２８に画像
信号として入力される。
【００１４】Ｙ／Ｃ分離色復調回路２３およびコントロ
ーラ２５を調整するためのプリセット回路３２は、不揮
発性メモリ３３、クロック発振回路（以下「ＯＳＣ」と
略称する）３４、電源オン検出回路３５、デジタル／ア
ナログ変換（以下「Ｄ／Ａ」と略称する）回路３６、シ
リアル入出力回路３７およびクロック切換回路３８を含
んで構成される。
ーラ２５を調整するためのプリセット回路３２は、不揮
発性メモリ３３、クロック発振回路（以下「ＯＳＣ」と
略称する）３４、電源オン検出回路３５、デジタル／ア
ナログ変換（以下「Ｄ／Ａ」と略称する）回路３６、シ
リアル入出力回路３７およびクロック切換回路３８を含
んで構成される。
【００１５】不揮発性メモリ３３は、たとえばＥＥＰＲ
ＯＭによって実現され、アドレス信号線回路によって実
現されるメモリセレクト回路４０、メモリセレクト回路
４０によってアドレス指定されるＥＥＰＲＯＭの部分的
な記憶領域であるプリセットメモリ領域４１およびユー
ザメモリ領域４２を含む。メモリセレクト回路４０によ
ってアドレス指定された記憶領域からのデータは、デー
タ切換回路４３によっていずれの領域かの選択が行われ
る。
ＯＭによって実現され、アドレス信号線回路によって実
現されるメモリセレクト回路４０、メモリセレクト回路
４０によってアドレス指定されるＥＥＰＲＯＭの部分的
な記憶領域であるプリセットメモリ領域４１およびユー
ザメモリ領域４２を含む。メモリセレクト回路４０によ
ってアドレス指定された記憶領域からのデータは、デー
タ切換回路４３によっていずれの領域かの選択が行われ
る。
【００１６】不揮発性メモリ３３内には、調整箇所とし
て必要なｎ箇所分の直流電圧レベルを発生するｎ個のＤ
／Ａ回路ＤＡＣ１〜ＤＡＣｎが含まれる。各ＤＡＣ１〜
ＤＡＣｎの出力側には、バッファ５１〜５ｎが設けられ
る。各ＤＡＣ１〜ＤＡＣｎは、データバス５０を介して
与えられるデータを直流電圧レベルに変換する。データ
バス５０はｎ個のＤ／Ａ回路ＤＡＣ１〜ＤＡＣｎに共通
に与えられるので、メモリセレクト回路４０がこのうち
の一つのＤ／Ａ回路を選択する。データバス５０は、シ
リアルデータ入出力手段である２線式シリアルバスデコ
ーダ６０のデータ入出力端子にも接続される。２線式シ
リアルバスデコーダ６０は、外部に対してＩ2Ｃバスと
呼ばれる２線式のシリアルデータバスを介するデータ入
出力が可能である。２線式シリアルデータバスのうちの
一つの線はデータＳＤＡであり、他の一つはクロックＳ
ＣＬに割り当てられている。２線式シリアルバスデコー
ダ６０は、外部から入力されるクロック信号を分離し、
クロック切換回路３８によって、内部のＯＳＣ３４から
のクロックと切換えが可能である。クロック切換回路３
８は、電源オン検出回路３５が電源が立ち上がってオン
になる時点を検出すると、ＯＳＣ３４からの出力を不揮
発性メモリ３３やプリセット回路３２に与える。
て必要なｎ箇所分の直流電圧レベルを発生するｎ個のＤ
／Ａ回路ＤＡＣ１〜ＤＡＣｎが含まれる。各ＤＡＣ１〜
ＤＡＣｎの出力側には、バッファ５１〜５ｎが設けられ
る。各ＤＡＣ１〜ＤＡＣｎは、データバス５０を介して
与えられるデータを直流電圧レベルに変換する。データ
バス５０はｎ個のＤ／Ａ回路ＤＡＣ１〜ＤＡＣｎに共通
に与えられるので、メモリセレクト回路４０がこのうち
の一つのＤ／Ａ回路を選択する。データバス５０は、シ
リアルデータ入出力手段である２線式シリアルバスデコ
ーダ６０のデータ入出力端子にも接続される。２線式シ
リアルバスデコーダ６０は、外部に対してＩ2Ｃバスと
呼ばれる２線式のシリアルデータバスを介するデータ入
出力が可能である。２線式シリアルデータバスのうちの
一つの線はデータＳＤＡであり、他の一つはクロックＳ
ＣＬに割り当てられている。２線式シリアルバスデコー
ダ６０は、外部から入力されるクロック信号を分離し、
クロック切換回路３８によって、内部のＯＳＣ３４から
のクロックと切換えが可能である。クロック切換回路３
８は、電源オン検出回路３５が電源が立ち上がってオン
になる時点を検出すると、ＯＳＣ３４からの出力を不揮
発性メモリ３３やプリセット回路３２に与える。
【００１７】液晶モジュール２１は、ユーザコントロー
ル信号線を増大する替わりに、Ｉ2Ｃバスなどのシリア
ルデータ転送方式を採用するので、各種信号線の本数の
増大を容易に抑えることができる。Ｉ2 Ｃバスは２本の
信号線によって多種類のコントロールが可能である。こ
のようなシリアルデータ転送方式によって受信する信号
は、２線式シリアルバスデコーダ６０によって復合化さ
れ、データバス５０を介してＤＡＣ１〜ＤＡＣｎから直
流電圧レベルに変換してＹ／Ｃ分離色復調回路２３やコ
ントローラ２５の調整を行うことができる。
ル信号線を増大する替わりに、Ｉ2Ｃバスなどのシリア
ルデータ転送方式を採用するので、各種信号線の本数の
増大を容易に抑えることができる。Ｉ2 Ｃバスは２本の
信号線によって多種類のコントロールが可能である。こ
のようなシリアルデータ転送方式によって受信する信号
は、２線式シリアルバスデコーダ６０によって復合化さ
れ、データバス５０を介してＤＡＣ１〜ＤＡＣｎから直
流電圧レベルに変換してＹ／Ｃ分離色復調回路２３やコ
ントローラ２５の調整を行うことができる。
【００１８】図２は、図１の実施例の電源投入時の動作
を示す。ステップａ１で電源がオンになると、ステップ
ａ２でシリアルデータが２線式シリアルバスデコーダ６
０に入力されているか否かを判断する。シリアルデータ
が受信されていないと判断されるときには、ステップａ
３に移り、ＯＳＣ３４からのクロック信号によって不揮
発性メモリ３３からのデータの読み出しとプリセット回
路３２でのデータ変換とが可能なようにクロック切換回
路３８、メモリセレクト回路４０およびデータ切換回路
４３を切換える。メモリセレクト回路４０は、ＤＡＣ１
〜ＤＡＣｎに対応して、プリセットメモリ領域４１内の
プリセットデータを順次読み出して対応するＤＡＣ１〜
ＤＡＣｎによって直流電圧レベルに変換させる。このよ
うなプリセット値を用いて、ステップａ５の通常動作が
行われる。
を示す。ステップａ１で電源がオンになると、ステップ
ａ２でシリアルデータが２線式シリアルバスデコーダ６
０に入力されているか否かを判断する。シリアルデータ
が受信されていないと判断されるときには、ステップａ
３に移り、ＯＳＣ３４からのクロック信号によって不揮
発性メモリ３３からのデータの読み出しとプリセット回
路３２でのデータ変換とが可能なようにクロック切換回
路３８、メモリセレクト回路４０およびデータ切換回路
４３を切換える。メモリセレクト回路４０は、ＤＡＣ１
〜ＤＡＣｎに対応して、プリセットメモリ領域４１内の
プリセットデータを順次読み出して対応するＤＡＣ１〜
ＤＡＣｎによって直流電圧レベルに変換させる。このよ
うなプリセット値を用いて、ステップａ５の通常動作が
行われる。
【００１９】ステップａ２でシリアルデータが受信され
ると判断されるときには、ステップａ６に移り、クロッ
ク切換回路３８によって２線式シリアルバスデコーダ６
０から導出されるクロック信号に切換える。ステップａ
７では、受信されたデータがデータ選択コードであるか
否かを判断する。データ選択コードであると判断される
ときには、データ切換回路４３をユーザメモリ領域４２
側に切換える。各ＤＡＣ１〜ＤＡＣｎに対応するデータ
はプリセットメモリ領域４１と同様にメモリセレクト回
路４０の出力によって切換える。２線式シリアルバスデ
コーダ６０に与えられるデータが予め定めるコードであ
るときには、プリセットメモリ領域４１またはユーザメ
モリ領域４２は、データバス５０を介して外部のシリア
ルデータバスと送受信可能に接続される。ステップａ７
でデータ選択コードと判定されるときには、ステップａ
８で選択されたデータを読み出し、ステップａ４でＤＡ
Ｃ１〜ＤＡＣｎによって直流電圧レベルに変換し、ステ
ップａ５の通常動作に移る。ステップａ７でデータ選択
コードでないと判断されるときには、ステップａ９に移
って外部のシリアルデータバスを介するソフトコントロ
ールを行う。
ると判断されるときには、ステップａ６に移り、クロッ
ク切換回路３８によって２線式シリアルバスデコーダ６
０から導出されるクロック信号に切換える。ステップａ
７では、受信されたデータがデータ選択コードであるか
否かを判断する。データ選択コードであると判断される
ときには、データ切換回路４３をユーザメモリ領域４２
側に切換える。各ＤＡＣ１〜ＤＡＣｎに対応するデータ
はプリセットメモリ領域４１と同様にメモリセレクト回
路４０の出力によって切換える。２線式シリアルバスデ
コーダ６０に与えられるデータが予め定めるコードであ
るときには、プリセットメモリ領域４１またはユーザメ
モリ領域４２は、データバス５０を介して外部のシリア
ルデータバスと送受信可能に接続される。ステップａ７
でデータ選択コードと判定されるときには、ステップａ
８で選択されたデータを読み出し、ステップａ４でＤＡ
Ｃ１〜ＤＡＣｎによって直流電圧レベルに変換し、ステ
ップａ５の通常動作に移る。ステップａ７でデータ選択
コードでないと判断されるときには、ステップａ９に移
って外部のシリアルデータバスを介するソフトコントロ
ールを行う。
【００２０】以上説明した実施例では、液晶モジュール
２１を構成する半導体集積回路について説明しているけ
れども、種々の電子回路にも同様に応用することができ
る。
２１を構成する半導体集積回路について説明しているけ
れども、種々の電子回路にも同様に応用することができ
る。
【００２１】
【発明の効果】以上のように本発明によれば、マイクロ
コンピュータを内蔵しないでもプリセット動作と外部か
らのユーザコントロールとを電子的に切換えて行うこと
ができ、機械式の半固定ボリュームなどを使用する場合
に比較して信頼性が向上し、利便性が増大する。
コンピュータを内蔵しないでもプリセット動作と外部か
らのユーザコントロールとを電子的に切換えて行うこと
ができ、機械式の半固定ボリュームなどを使用する場合
に比較して信頼性が向上し、利便性が増大する。
【００２２】また本発明によれば、外部からシリアル信
号によってコントロール可能であるので、少ない信号線
で効率的な制御を行うことができる。
号によってコントロール可能であるので、少ない信号線
で効率的な制御を行うことができる。
【００２３】また本発明によれば、複数組のデータを外
部から選択してプリセット可能であるので、動作条件な
どを容易に変更することができる。
部から選択してプリセット可能であるので、動作条件な
どを容易に変更することができる。
【００２４】また本発明によれば、クロック発生手段は
予め定める時間だけクロック信号を発生するので、消費
電力を削減し、発熱やノイズの発生なども抑制すること
ができる。
予め定める時間だけクロック信号を発生するので、消費
電力を削減し、発熱やノイズの発生なども抑制すること
ができる。
【図１】本発明の一実施例の電気的構成を示すブロック
図である。
図である。
【図２】図１の実施例の動作を示すフローチャートであ
る。
る。
【図３】先行技術の概略的な電気的構成を示すブロック
図である。
図である。
２１ 液晶モジュール ２２ ＴＦＴＬＣＤパネル ２３ Ｙ／Ｃ分離色復調回路 ２５ コントローラ ３２ プリセット回路 ３３ 不揮発性メモリ ３４ ＯＳＣ ３５ 電源オン検出回路 ３６ Ｄ／Ａ回路 ３７ シリアル入出力回路 ３８ クロック切換回路 ４０ メモリセレクト回路 ４１ プリセットメモリ領域 ４２ ユーザメモリ領域 ４３ データ切換回路 ５０ データバス ６０ ２線式シリアルバスデコーダ ＤＡＣ１〜ＤＡＣｎ デジタル／アナログ変換回路
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０３Ｍ 1/66 Ｈ０３Ｍ 1/66 Ｃ
Claims (4)
- 【請求項１】 直流電圧レベルによる調整が必要な回路
部分を有する半導体集積回路であって、 外部から電気的にプログラム可能な不揮発性メモリと、 不揮発性メモリの記憶内容を読み出すためのクロック信
号を発生するクロック発生手段と、 電源投入時に、クロック発生手段からのクロック信号に
従って、不揮発性メモリからデジタルデータを読み出す
制御手段と、 制御手段によって読み出された不揮発性メモリのデジタ
ルデータを、クロック信号に同期して調整用の直流電圧
レベルに変換するデジタル／アナログ変換手段とを含む
ことを特徴とするプリセット機能付半導体集積回路。 - 【請求項２】 シリアルデータ入出力手段を備え、 前記制御手段は、電源投入時にシリアルデータ入出力手
段を参照し、予め定めるデータが入力されるとき、前記
クロック発生手段が発生するクロック信号を外部からシ
リアルデータとともに入力されるクロック信号に切換
え、シリアルデータ入出力手段を介して、不揮発性メモ
リから外部に対するデータの送受信を可能にすることを
特徴とする請求項１記載のプリセット機能付半導体集積
回路。 - 【請求項３】 前記不揮発性メモリには、複数組のデー
タを書き込み可能であり、前記制御手段によって読み出
すデータの組が外部から選択可能であることを特徴とす
る請求項１または２記載のプリセット機能付半導体集積
回路。 - 【請求項４】 前記クロック発生手段は、電源投入後、
予め定める時間だけクロック信号を発生することを特徴
とする請求項１〜３のいずれかに記載のプリセット機能
付半導体集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104334A JPH08307804A (ja) | 1995-04-27 | 1995-04-27 | プリセット機能付半導体集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7104334A JPH08307804A (ja) | 1995-04-27 | 1995-04-27 | プリセット機能付半導体集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08307804A true JPH08307804A (ja) | 1996-11-22 |
Family
ID=14378044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7104334A Pending JPH08307804A (ja) | 1995-04-27 | 1995-04-27 | プリセット機能付半導体集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08307804A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337650A (ja) * | 2000-05-24 | 2001-12-07 | Canon Inc | メモリ手段を混載した液晶表示装置 |
| JP2007010894A (ja) * | 2005-06-29 | 2007-01-18 | Nec Electronics Corp | 駆動回路及び表示装置 |
| JP2007079077A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | タイミングコントローラ及び画像表示装置 |
| JP2008151940A (ja) * | 2006-12-15 | 2008-07-03 | Hitachi Displays Ltd | 表示装置 |
| JP2012037999A (ja) * | 2010-08-05 | 2012-02-23 | Yokogawa Electric Corp | アナログ出力モジュール |
| JP2012230398A (ja) * | 2012-06-25 | 2012-11-22 | Renesas Electronics Corp | 液晶表示駆動用半導体集積回路 |
-
1995
- 1995-04-27 JP JP7104334A patent/JPH08307804A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001337650A (ja) * | 2000-05-24 | 2001-12-07 | Canon Inc | メモリ手段を混載した液晶表示装置 |
| JP2007010894A (ja) * | 2005-06-29 | 2007-01-18 | Nec Electronics Corp | 駆動回路及び表示装置 |
| JP2007079077A (ja) * | 2005-09-14 | 2007-03-29 | Sharp Corp | タイミングコントローラ及び画像表示装置 |
| JP4732091B2 (ja) * | 2005-09-14 | 2011-07-27 | シャープ株式会社 | タイミングコントローラ及び画像表示装置 |
| JP2008151940A (ja) * | 2006-12-15 | 2008-07-03 | Hitachi Displays Ltd | 表示装置 |
| JP2012037999A (ja) * | 2010-08-05 | 2012-02-23 | Yokogawa Electric Corp | アナログ出力モジュール |
| JP2012230398A (ja) * | 2012-06-25 | 2012-11-22 | Renesas Electronics Corp | 液晶表示駆動用半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5474017B2 (ja) | 表示システム、表示システムの駆動方法及び表示システムの駆動装置 | |
| US7639222B2 (en) | Flat panel display, image correction circuit and method of the same | |
| US6707439B2 (en) | Liquid crystal display | |
| KR101051895B1 (ko) | 디스플레이 디바이스, 디스플레이 패널 드라이버, 디스플레이 패널 구동 방법, 및 이미지 데이터를 디스플레이 패널 드라이버에 제공하는 방법 | |
| US20060125760A1 (en) | Method of driving a display device, display controller and display device for performing the same | |
| JP4694890B2 (ja) | 液晶表示装置及び液晶表示パネル駆動方法 | |
| US7310094B2 (en) | Liquid crystal display and driving method thereof | |
| US6329975B1 (en) | Liquid-crystal display device with improved interface control | |
| JP2002202768A (ja) | 液晶表示装置及びその駆動方法 | |
| JP3866577B2 (ja) | 表示駆動装置 | |
| JPH09311737A (ja) | 表示装置 | |
| US20070164970A1 (en) | Timing controller | |
| US20050140628A1 (en) | Driving system for a liquid crystal display | |
| JPH08307804A (ja) | プリセット機能付半導体集積回路 | |
| JP3724578B2 (ja) | 半導体装置及びその制御方法 | |
| JP2003195828A (ja) | 表示装置、情報処理装置、表示方法、プログラム、及び記録媒体 | |
| US20070195046A1 (en) | Data processing device, method of driving the same and display device having the same | |
| JP2506582B2 (ja) | アクティブ液晶表示装置 | |
| JP2001092436A (ja) | 画像処理装置 | |
| JP4830424B2 (ja) | 駆動装置 | |
| JPH1155569A (ja) | 表示制御回路 | |
| JP2002175058A (ja) | 液晶表示装置 | |
| JP5348654B2 (ja) | タイミングコントローラを含む液晶表示装置 | |
| KR100542763B1 (ko) | 액정표시장치의 공통전압 조정장치 | |
| KR970003021B1 (ko) | 씨디지(cdg) 내장형 티브이 제어장치 및 제어방법 |