JP4732091B2 - タイミングコントローラ及び画像表示装置 - Google Patents
タイミングコントローラ及び画像表示装置 Download PDFInfo
- Publication number
- JP4732091B2 JP4732091B2 JP2005266204A JP2005266204A JP4732091B2 JP 4732091 B2 JP4732091 B2 JP 4732091B2 JP 2005266204 A JP2005266204 A JP 2005266204A JP 2005266204 A JP2005266204 A JP 2005266204A JP 4732091 B2 JP4732091 B2 JP 4732091B2
- Authority
- JP
- Japan
- Prior art keywords
- start pulse
- signal
- register
- timing controller
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
まず、電源投入されたときなど、画像表示装置の各部が初期化設定されるときのタイミングコントローラ3の動作について、以下に説明する。
このように、タイミングコントローラ3が初期設定された後に、入力された画像データDAIを画像データDAOとしてドライバ5に出力する際の動作について、以下に説明する。
又、タイミングコントローラ3が初期設定された後に、ホストCPU1からのシリアル通信により、イネーブル信号HENABでなくSP信号作成用レジスタ32bに保持するクロック数によるスタートパルス信号の生成に変更する際の設定動作について、以下に説明する。
このように、タイミングコントローラ3のレジスタ32の状態がホストCPU1によって設定された後に、入力された画像データDAIを画像データDAOとしてドライバ5に出力する際の動作について、以下に説明する。尚、このときの動作は、初期設定後の画像データ出力において、イネーブル信号HENABがない場合の動作と同様となる。
上述の動作においては、水平走査動作に対するスタートパルス信号SPOIの発生タイミングの設定動作を説明したが、垂直走査動作に対するスタートパルス信号SPSの発生タイミングの設定動作についても、同様の動作によって達成することができる。即ち、図1の構成の画像表示装置において、更に、スタートパルス信号SPS及びサンプリングクロック信号CLSがタイミングコントローラ3からドライバ5に与えられる。このとき、スタートパルス信号SPSの出力タイミングが、ホストCPU1からのシリアル通信による設定クロック数によって設定され、又、サンプリングクロック信号CLSが、水平走査同期入力信号HSYに基づいて、1水平期間に1クロックとなるクロック信号として生成される。
又、上述の第1例においては、スタートパルス信号SPSの出力タイミングが、イネーブル信号HENABに関係なく、ホストCPU1からのシリアル通信による設定クロック数によって設定される。それに対して、本例においては、スタートパルス信号SPSの出力タイミングが、イネーブル信号HENAB、又は、ホストCPU1からのシリアル通信による設定クロック数によって、設定される。このように動作する画像表示装置のタイミングコントローラ3は、第1例における図8のような構成のものと異なり、図9に示すように、HENAB入力切換レジスタ32aに記憶された値がSP生成部35に与えられるとともに、イネーブル信号HENABがSP生成部35に入力される。
2 入力I/F
3 タイミングコントローラ
4 EEPROM
5 ドライバ
6 LCD
31 シリアル通信用信号処理部
32 レジスタ
33 スタートパルス生成部
34 画像データ入出力部
32a HENAB入力切換レジスタ
32b SP信号生成用レジスタ
Claims (7)
- 外部から入力される画像データを水平同期及び垂直同期に従って出力するタイミングコントローラにおいて、
画像データに対して画像出力を開始する画素位置を設定する出力タイミングを決定するスタートパルス信号を生成するスタートパルス生成部と、
前記スタートパルス信号を生成するタイミングを示す値を記録する第1レジスタと、
前記スタートパルス信号の生成するタイミングを指示するために外部から入力されるイネーブル信号に基づく前記スタートパルス信号の生成を行うか否かを設定する値を記録する第2レジスタと、
外部とシリアル通信を行うシリアル通信用信号処理部と、
を有し、
前記第1及び第2レジスタに記録する値が前記シリアル通信用信号処理部によって得られ、
前記第2レジスタに記憶された値に基づいて前記イネーブル信号の前記スタートパルス生成部での使用の許可/禁止を設定するゲートが、前記スタートパルス生成部に設けられ、
前記第2レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値である場合、前記スタートパルス生成部が、外部より入力される前記イネーブル信号の値が切り替わったときにパルスを生成することで、前記スタートパルス信号を生成して出力し、
前記第2レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値でない場合、前記イネーブル信号に基づく前記スタートパルス信号の生成が禁止され、前記スタートパルス生成部が、前記第1レジスタに記憶された値によるタイミングにパルスを生成することで、前記スタートパルス信号を生成して出力することを特徴とするタイミングコントローラ。 - 前記タイミングコントローラが初期化されるとき、前記第2レジスタに記憶された値を、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値とすることを特徴とする請求項1に記載のタイミングコントローラ。
- 前記第2レジスタに記憶された値が、前記イネーブル信号に基づく前記スタートパルス信号の生成を指定する値とする場合において、前記第1レジスタに所定値が記憶され、
前記イネーブル信号による前記スタートパルス信号の生成が指定されているときに、前記イネーブル信号の入力が確認されなかった場合、前記スタートパルス生成部が、前記第1レジスタに記憶された値によるタイミングにパルスを生成することで、前記スタートパルス信号を生成して出力することを特徴とする請求項1又は請求項2に記載のタイミングコントローラ。 - 前記第1レジスタに記憶される値が、前記画像データを出力するためのクロックによる水平同期からのクロック数であり、
前記スタートパルス生成部において、前記第1レジスタの値に基づいて前記スタートパルス信号を生成する場合、前記水平同期からのクロック数を計数し、計数したクロック数が前記第1レジスタの値に達したときにパルスを発生することで、前記スタートパルス信号を生成することを特徴とする請求項1〜請求項3のいずれかに記載のタイミングコントローラ。 - 前記第1及び第2レジスタを初期化する値が外部メモリに記録され、
前記タイミングコントローラの初期化時に、前記外部メモリとシリアル通信が行われることで、前記第1及び第2レジスタの値が初期化されることを特徴とする請求項1〜請求項4のいずれかに記載のタイミングコントローラ。 - 前記外部メモリに前記第1及び第2レジスタを初期化する値それぞれを格納する領域の前記外部メモリにおける第1アドレスと、前記タイミングコントローラにおける前記第1及び第2レジスタの第2アドレスとを、同じアドレス値とし、
前記外部メモリとシリアル通信が行って、前記外部メモリに格納された前記第1及び第2レジスタの値を前記第1及び第2レジスタに書き込む際に、前記第2アドレスを指定することで、前記第1アドレスをも同時に指定することを特徴とする請求項5に記載のタイミングコントローラ。 - 請求項1〜請求項6にいずれかに記載のタイミングコントローラと、
該タイミングコントローラとシリアル通信を行うホストCPUと、
前記タイミングコントローラから出力される前記画像データ及び前記スタートパルス信号が入力されるドライバと、
該ドライバが前記画像データ及び前記スタートパルス信号に従って動作することで、画像の再生表示を行う画像表示部と、
を備えることを特徴とする画像表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005266204A JP4732091B2 (ja) | 2005-09-14 | 2005-09-14 | タイミングコントローラ及び画像表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005266204A JP4732091B2 (ja) | 2005-09-14 | 2005-09-14 | タイミングコントローラ及び画像表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007079077A JP2007079077A (ja) | 2007-03-29 |
JP4732091B2 true JP4732091B2 (ja) | 2011-07-27 |
Family
ID=37939464
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005266204A Expired - Fee Related JP4732091B2 (ja) | 2005-09-14 | 2005-09-14 | タイミングコントローラ及び画像表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4732091B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120070199A (ko) * | 2010-12-21 | 2012-06-29 | 엘지디스플레이 주식회사 | 영상 표시장치와 이의 구동방법 |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101491137B1 (ko) * | 2007-12-11 | 2015-02-06 | 엘지디스플레이 주식회사 | 액정표시장치 |
KR101689301B1 (ko) | 2010-04-13 | 2016-12-26 | 삼성디스플레이 주식회사 | 액정 표시 장치 |
KR101171296B1 (ko) | 2011-07-08 | 2012-08-07 | 주식회사 더즈텍 | 디커플드 구조를 가진 프로세서 기반의 타이밍 컨트롤러 |
JP6088202B2 (ja) | 2012-10-26 | 2017-03-01 | ラピスセミコンダクタ株式会社 | 表示パネルドライバの設定方法、表示パネルドライバ及びこれを含む表示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08184811A (ja) * | 1994-12-28 | 1996-07-16 | Sharp Corp | 表示駆動装置 |
JPH08307804A (ja) * | 1995-04-27 | 1996-11-22 | Sharp Corp | プリセット機能付半導体集積回路 |
JPH113070A (ja) * | 1997-04-18 | 1999-01-06 | Fujitsu Ltd | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
JP2001272959A (ja) * | 2000-03-28 | 2001-10-05 | Casio Comput Co Ltd | 液晶表示装置 |
JP2002108299A (ja) * | 2000-09-29 | 2002-04-10 | Sony Corp | 画像表示装置、液晶表示装置および液晶プロジェクタ |
JP2003167545A (ja) * | 2001-11-30 | 2003-06-13 | Sharp Corp | 画像表示用信号の異常検出方法および画像表示装置 |
-
2005
- 2005-09-14 JP JP2005266204A patent/JP4732091B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08184811A (ja) * | 1994-12-28 | 1996-07-16 | Sharp Corp | 表示駆動装置 |
JPH08307804A (ja) * | 1995-04-27 | 1996-11-22 | Sharp Corp | プリセット機能付半導体集積回路 |
JPH113070A (ja) * | 1997-04-18 | 1999-01-06 | Fujitsu Ltd | 液晶表示パネル用コントローラ及び制御方法並びに液晶表示装置 |
JP2001272959A (ja) * | 2000-03-28 | 2001-10-05 | Casio Comput Co Ltd | 液晶表示装置 |
JP2002108299A (ja) * | 2000-09-29 | 2002-04-10 | Sony Corp | 画像表示装置、液晶表示装置および液晶プロジェクタ |
JP2003167545A (ja) * | 2001-11-30 | 2003-06-13 | Sharp Corp | 画像表示用信号の異常検出方法および画像表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20120070199A (ko) * | 2010-12-21 | 2012-06-29 | 엘지디스플레이 주식회사 | 영상 표시장치와 이의 구동방법 |
Also Published As
Publication number | Publication date |
---|---|
JP2007079077A (ja) | 2007-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1816631A2 (en) | Display apparatus and control method thereof | |
US10056058B2 (en) | Driver and operation method thereof | |
JP4732091B2 (ja) | タイミングコントローラ及び画像表示装置 | |
US20180039107A1 (en) | Display device | |
KR101100335B1 (ko) | 표시장치 | |
KR102450859B1 (ko) | 클럭 리커버리를 이용한 표시 장치의 선로 점검 방법 및 그 표시 장치 | |
TW201805804A (zh) | 顯示器控制器以及其操作方法 | |
US8711162B2 (en) | Arbitration circuit to arbitrate conflict between read/write command and scan command and display driver integrated circuit having the same | |
US20080084406A1 (en) | Method of automatically recovering bit values of control register and lcd drive integrated circuit for performing the same | |
US20020003523A1 (en) | Method of processing signal of LCM timing controller | |
JPH11143448A (ja) | メモリー制御装置とこれを用いた液晶表示装置 | |
KR20080075729A (ko) | 표시장치 | |
KR101784522B1 (ko) | 멀티 마스터의 데이터 통신 장치와 이를 이용한 표시장치 | |
US10522092B2 (en) | Electronic paper display apparatus and driving method thereof | |
JP2006243550A (ja) | 画像表示処理装置 | |
JP2004302415A (ja) | 液晶表示装置 | |
JP4820665B2 (ja) | 表示制御回路 | |
US20100283789A1 (en) | Display apparatus having a plurality of controllers and video data processing method thereof | |
US9837027B2 (en) | Semiconductor device | |
KR100894047B1 (ko) | 데이터 프로세싱 방법 및 이를 수행하기 위한 데이터프로세싱 장치 | |
JP2011048238A (ja) | 表示コントローラ及びそれを用いた電子機器 | |
KR20150057059A (ko) | 고해상도 영상 신호 발생 장치 | |
KR100849091B1 (ko) | 디스플레이의 구동장치 및 구동방법 | |
US20150269909A1 (en) | Display drive device, display drive system, integrated circuit device, and display drive method | |
KR20130084765A (ko) | 디스플레이 제어기 및 디스플레이 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070907 |
|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20071101 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20101112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101224 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110125 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110314 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20110324 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110419 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110420 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140428 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4732091 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
LAPS | Cancellation because of no payment of annual fees | ||
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |