KR101491137B1

KR101491137B1 - 액정표시장치

Info

Publication number: KR101491137B1
Application number: KR20070128481A
Authority: KR
Inventors: 이성복; 이진상
Original assignee: 엘지디스플레이 주식회사
Priority date: 2007-12-11
Filing date: 2007-12-11
Publication date: 2015-02-06
Also published as: KR20090061458A

Abstract

본 발명은 전자방해(EMI)를 줄이도록 한 액정표시장치에 관한 것이다.

이 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널; 지연값 정보가 저장된 갱신 가능한 메모리; 게이트 타이밍 제어신호와 함께, 상기 지연값 정보에 기초하여 지연값이 서로 다른 복수의 소스 출력 인에이블신호를 포함한 데이터 타이밍 제어신호를 발생하는 타이밍 콘트롤러; 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 상기 소스 출력 인에이블신호들에 응답하여 서로 다른 출력 타임에 상기 데이터전압을 상기 데이터라인들에 공급하는 소스 드라이브 IC들; 및 상기 게이트 타이밍 제어신호에 응답하여 상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이브 IC들을 구비한다.

Description

액정표시장치{Liquid Crystal Display}

본 발명은 전자방해(Electromagnetic interference, EMI)를 줄이도록 한 액정표시장치에 관한 것이다.

액티브 매트릭스(Active Matrix) 구동방식의 액정표시장치는 스위칭 소자로서 박막트랜지스터(Thin Film Transistor : 이하 "TFT"라 함)를 이용하여 동영상을 표시하고 있다. 이 액정표시장치는 음극선관(Cathode Ray Tube, CRT)에 비하여 소형화가 가능하여 휴대용 정보기기, 사무기기, 컴퓨터 등에서 표시기에 응용됨은 물론, 텔레비젼에도 응용되어 빠르게 음극선관을 대체하고 있다.

이 액정표시장치의 구동회로들은 액정표시패널의 고해상도와 대화면화 경향에 따라 많은 양의 데이터들을 고속으로 처리하고 있고, 동시에 처리하는 데이터부하가 많아지고 있다. 이 때문에 액정표시장치의 구동회로들은 EMI가 많이 발생되고 있다. 구동회로의 EMI를 줄이기 위하여, 일부 액정표시장치에는 드라이브 집적회로들(integrated circuit, IC)의 동작 타이밍을 분산시키는 EMI 저감기술이 적용 되고 있다. 종래의 EMI 저감기술은 타이밍 제어신호를 지연시키기 위한 지연회로를 인쇄회로보드(PCB) 상에 추가로 형성하여야 하는 단점이 있다. 또한, 종래의 EMI 저감기술에 적용되는 지연회로의 지연값은 조정이 불가능하기 때문에 호환성이 떨어진다. 즉, 종래의 EMI 저감기술은 적용 모델이 바뀌면 그 모델에 최적화한 지연회로를 재설계하여야 한다.

따라서, 본 발명의 목적은 상기 종래 기술의 문제점들을 해결하고자 안출된 발명으로써 EMI를 줄이고 소스 드라이브 IC들의 동작 타이밍을 제어하기 위한 데이터 타이밍 제어신호의 지연값 조정 및 갱신을 용이하게 하도록 한 액정표시장치를 제공하는데 있다.

상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널; 지연값 정보가 저장된 갱신 가능한 메모리; 게이트 타이밍 제어신호와 함께, 상기 지연값 정보에 기초하여 지연값이 서로 다른 복수의 소스 출력 인에이블신호를 포함한 데이터 타이밍 제어신호를 발생하는 타이밍 콘트롤러; 디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 상기 소스 출력 인에이블신호들에 응답하여 서로 다른 출 력 타임에 상기 데이터전압을 상기 데이터라인들에 공급하는 소스 드라이브 IC들; 및 상기 게이트 타이밍 제어신호에 응답하여 상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이브 IC들을 구비한다.

본 발명의 실시예에 따른 액정표시장치는 데이터의 갱신이 가능한 메모리에 지연값 정보들을 저장하고 그 지연값 정보들을 이용하여 타이밍 콘트롤러 내에서 데이터타이밍 제어신호들을 지연시켜 소스 드라이브 IC들의 출력 타이밍을 분산시킨다. 그 결과, 본 발명의 실시예에 따른 액정표시장치는 소스 드라이브 IC들의 로드 분산 효과로 인하여 소스 드라이브 IC들의 EMI를 줄일 수 있고, 데이터 타이밍 제어신호의 지연값 조정 및 갱신을 용이하게 하여 어떠한 모델의 액정표시패널에 대하여도 소스 드라이브 IC들의 출력 타이밍을 최적으로 분산시킬 수 있다.

이하, 도 1 내지 도 4를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.

도 1을 참조하면, 본 발명의 제1 실시예에 따른 액정표시장치는 액정표시패널(10), 액정표시패널(10)을 구동하기 위한 데이터 구동회로 및 게이트 구동회로, 및 그 구동회로들의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러(11), 및 타이밍 콘트롤러(11)에 접속된 메모리(12)를 구비한다.

액정표시패널(10)은 두 장의 유리기판 사이에 액정층이 형성된다. 이 액정표시패널(10)은 m 개의 데이터라인들(14)과 n 개의 게이트라인들(16)의 교차 구조에 의해 매트릭스 형태로 배치된 m×n 개의 액정셀들(Clc)을 포함한다.

액정표시패널(10)의 하부 유리기판에는 데이터라인들(14), 게이트라인들(16), TFT들, TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동되는 액정셀들(Clc), 및 스토리지 커패시터(Cst) 등이 형성된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서 상부 유리기판 상에 형성되며, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 상에는 광축이 직교하는 편광판이 부착되고 액정과 접하는 계면에 액정의 프리틸트각(pre-tilt angle)을 설정하기 위한 배향막이 형성된다.

타이밍 콘트롤러(11)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable), 도트클럭신호(CLK) 등의 타이밍신호를 입력받아 데이터 구동회로와 게이트 구동회로의 동작 타이밍을 제어하기 위한 제어신호들을 발생하고, 디지털 비디오 데이터들(RGB)을 데이터 구동회로에 공급한다. 이러한 제어신호들은 게이트 타이밍 제어신호와 데이터 타이밍 제어신호를 포함한다. 게이트 타이밍 제어신호에는 게이트 스타트 펄스(Gate Start Pulse, GSP), 게이트 쉬프트 클럭신 호(Gate Shift Clock, GSC), 게이트 출력 인에이블신호(Gate Output Enable, GOE) 등이 있다. 게이트 스타트 펄스(GSP)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인 즉, 제1 수평라인을 지시한다. 게이트 쉬프트 클럭신호(GSC)는 게이트 구동회로 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 쉬프트시키기 위한 클럭신호이다. 게이트 출력 인에이블신호(GOE)는 게이트 구동회로의 출력 타이밍을 지시한다. 데이터 타이밍 제어신호에는 소스 스타트 펄스(Source Start Pulse, SSP), 소스 샘플링 클럭(Source Sampling Clock, SSC), 소스 출력 인에이블신호(Source Output Enable, SOE1 내지 SOE6), 극성제어신호(POL) 등이 있다. 소스 스타트 펄스(SSP)는 데이터 제어신호(DDC)는 데이터가 표시될 1 수평라인에서 시작 화소를 지시한다. 소스 샘플링 클럭(SSC)은 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로 내에서 데이터의 래치동작을 지시한다. 소스 출력 인에이블신호(SOE1 내지 SOE6)는 데이터 구동회로의 출력을 지시한다. 극성제어신호(POL)는 데이터라인들(14)을 통해 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시한다. 타이밍 콘트롤러(11)에 내장된 지연회로는 메모리(12)에 저장된 지연값을 읽어들여 그 지연값만큼 소스 출력 인에이블신호들(SOE1 내지 SOE6)을 지연시킨다. 다시 말하여, 타이밍 콘트롤러(11)는 미리 설정된 지연값들에 따라 소스 출력 인에이블신호들(SOE1 내지 SOE6)의 지연양 각각을 개별 제어한다.

메모리(12)는 데이터의 갱신이 가능한 메모리 예컨대, EEPROM(Electronic Eraserable programmable read only memory)이며, 소스 출력 인에이블신호들(SOE1 내지 SOE6) 각각의 지연값이 저장된다. 액정표시장치의 제품 출하 전에 운용자는 I²C 통신이 가능한 정보입력수단을 이용하여 메모리(12)에 지연값 데이터들을 저장하고, 저장된 지연값 데이터들을 조정하거나 갱신할 수 있다. 따라서, 메모리(12)에 저장된 지연값들은 액정표시장치의 해상도나 사이즈 그리고 구동특성에 따라 최적화된 값으로 쉽게 조정되거나 갱신될 수 있다. 메모리(12)에 저장된 지연값 데이터들은 I²C 통신을 통해 타이밍 콘트롤러(11)에 전송된다.

데이터 구동회로는 다수의 소스 드라이브 IC들(131 내지 136)을 포함한다. 소스 드라이브 IC들 각각(131 내지 136)은 타이밍 콘트롤러(11)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 소스 드라이브 IC들(131 내지 136)은 디지털 비디오 데이터(RGB)를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생한다. 그리고 소스 드라이브 IC들(131 내지 136)은 소스 출력 인에이블신호(SOE1 내지 SOE6)에 응답하여 정극성/부극성 아날로그 데이터전압을 데이터라인들(14)에 공급한다. 이러한 소스 드라이브 IC들(131 내지 136)의 출력 타이밍은 서로 다른 지연값으로 지연되는 소스 출력 인에이블신호(SOE1 내지 SOE6)에 의해 서로 다르게 제어된다. 따라서, 소스 드라이브 IC들(131 내지 136)의 로드 분산으로 인하여 EMI가 작아질 수 있다.

게이트 구동회로는 다수의 게이트 드라이브 IC들(151 내지 153)을 포함한다. 게이트 드라이브 IC들(151 내지 153) 각각은 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(16) 사이에 접속되는 출력 버퍼를 각각 포함한다. 이 게이트 드라이브 IC들(151 내지 153)은 게이트 타이밍 제어신호들에 응답하여 게이트펄스를 게이트라인들(16)에 순차적으로 공급한다.

도 1과 같이, 게이트 드라이브 IC들(151 내지 153)이 화면의 일측 밖에 배치되는 경우에 게이트 드라이브 IC들(151 내지 153)로부터 먼 화면의 타측으로 갈수록 게이트펄스의 딜레이가 커진다. 따라서, 이러한 게이트펄스의 딜레이를 고려하여 소스 드라이브 IC들(131 내지 136)로부터 출력되는 데이터전압의 출력 타이밍이 적절히 지연되어야만 화면 내의 모든 액정셀들의 데이터전압 충전양이 균일하게 될 수 있다. 이를 위하여, 도 2와 같이 제1 소스 드라이브 IC(131)를 제어하기 위한 소스 출력 인에이블신호(SOE1)의 지연값이 최소이고 제6 소스 드라이브 IC(136)로 갈수록 소스 출력 인에이블신호들(SOE2 내지 SOE6)의 지연값(d1 내지 d5)이 증가한다. 소스 출력 인에이블신호들(SOE1 내지 SOE6)의 지연값들은 전술한 바와 같이 메모리(12)에 저장된다.

한편, 도 1은 소스 출력 인에이블신호들(SOE1 내지 SOE6)은 소스 드라이브 IC들(131 내지 136)에 1:1로 대응하는 예이다. 액정표시패널(10)의 대화면화에 따라 소스 드라이브 IC들(131 내지 136)의 개수가 증가하면 도 3과 같이 소스 출력 인에이블신호들(SOE1 내지 SOE6)은 1: N(N은 2 이상의 정수)으로 소스 드라이브 IC들(131 내지 136)에 병렬로 인가될 수 있다.

도 3은 본 발명의 제2 실시예에 따른 액정표시장치를 나타낸다.

도 3을 참조하면, 본 발명의 제2 실시예에 따른 액정표시장치는 액정표시패널(30), 액정표시패널(30)의 양측에 배치된 게이트 드라이브 IC들(351L 내지 353L, 354R 내지 356R), 소스 출력 인에이블신호들(SOE1 내지 SOE3)에 응답하여 데이터전압을 출력하는 소스 드라이브 IC들(331 내지 336), 및 드라이브 IC들(331 내지 336, 351L 내지 353L, 354R 내지 356R)의 동작 타이밍을 제어하기 위한 타이밍 콘트롤러(31), 및 타이밍 콘트롤러(31)에 접속된 메모리(32)를 구비한다.

타이밍 콘트롤러(31)는 수직/수평 동기신호(Vsync, Hsync), 데이터 인에이블 신호(Data Enable), 도트클럭신호(CLK) 등의 타이밍신호를 입력받아 드라이브 IC들(331 내지 336, 351L 내지 353L, 354R 내지 356R)의 동작 타이밍을 제어하기 위한 제어신호들을 발생하고, 디지털 비디오 데이터들(RGB)을 소스 드라이브 IC들(331 내지 136)에 공급한다. 타이밍 콘트롤러(31)에 내장된 지연회로는 메모리(32)에 저장된 지연값을 읽어들여 그 지연값만큼 소스 출력 인에이블신호들(SOE1 내지 SOE3)을 지연시킨다.

메모리(32)는 데이터의 갱신이 가능한 메모리 예컨대, EEPROM이며, 소스 출력 인에이블신호들(SOE1 내지 SOE3) 각각의 지연값이 저장된다. 액정표시장치의 제품 출하 전에 운용자는 I²C 통신이 가능한 정보입력수단을 이용하여 메모리(32)에 지연값 데이터들을 저장하고, 저장된 지연값 데이터들을 조정하거나 갱신할 수 있다. 메모리(32)에 저장된 지연값 데이터들은 I²C 통신을 통해 타이밍 콘트롤러(31)에 전송된다.

소스 드라이브 IC들 각각(331 내지 136)은 타이밍 콘트롤러(31)의 제어 하에 디지털 비디오 데이터(RGB)를 래치한다. 소스 드라이브 IC들(331 내지 136)은 디지털 비디오 데이터(RGB)를 극성제어신호(POL)에 따라 아날로그 정극성/부극성 감마보상전압으로 변환하여 정극성/부극성 아날로그 데이터전압을 발생한다. 그리고 소스 드라이브 IC들(331 내지 136)은 소스 출력 인에이블신호(SOE1 내지 SOE3)에 응답하여 정극성/부극성 아날로그 데이터전압을 데이터라인들(34)에 공급한다. 이러한 소스 드라이브 IC들(331 내지 136)의 출력 타이밍은 서로 다른 지연값으로 지연되는 소스 출력 인에이블신호(SOE1 내지 SOE3)에 의해 서로 다르게 제어된다. 따라서, 소스 드라이브 IC들(331 내지 136)의 로드 분산으로 인하여 EMI가 작아질 수 있다.

게이트 드라이브 IC들(351L 내지 353L, 354R 내지 356R) 각각은 쉬프트 레지스터, 쉬프트 레지스터의 출력신호를 액정셀의 TFT 구동에 적합한 스윙폭으로 변환하기 위한 레벨 쉬프터 및 레벨 쉬프터와 게이트라인(36) 사이에 접속되는 출력 버퍼를 각각 포함한다. 이 게이트 드라이브 IC들(351L 내지 353L, 354R 내지 356R)은 게이트 타이밍 제어신호들에 응답하여 게이트펄스를 게이트라인들(36)에 순차적으로 공급한다.

대화면 액정표시장치는 게이트펄스의 딜레이를 고려하여 게이트 드라이브 IC들(351L 내지 353L, 354R 내지 356R)이 양측으로 분리된다. 양측의 게이트 드라이브 IC들(351L 내지 353L, 354R 내지 356R)은 타이밍 콘트롤러(31)의 제어하에 게이트 펄스를 동시에 순차적으로 공급하여 게이트 라인(36)의 길이 증가에 따른 게이 트펄스의 딜레이를 보상한다. 그런데 게이트 드라이브 IC들(351L 내지 353L, 354R 내지 356R)로부터 먼 액정패시패널(30)의 중앙부 쪽으로 갈수록 게이트 펄스의 딜레이가 커진다. 따라서, 이러한 게이트펄스의 딜레이를 고려하여 소스 드라이브 IC들(331 내지 136)로부터 출력되는 데이터전압의 출력 타이밍이 적절히 지연되어야만 화면 내의 모든 액정셀들의 데이터전압 충전양이 균일하게 될 수 있다. 이를 위하여, 도 4와 같이 패널의 양측에 배치된 제1 및 제6 소스 드라이브 IC(331, 336)를 동시에 제어하기 위한 소스 출력 인에이블신호(SOE1)의 지연값이 최소이고 패널의 중앙부에 배치된 제3 및 제4 소스 드라이브 IC(333, 334)로 갈수록 소스 출력 인에이블신호들(SOE2, SOE3)의 지연값(d1, d2)이 증가한다. 소스 출력 인에이블신호들(SOE1 내지 SOE3)의 지연값들(d1, d2)은 전술한 바와 같이 메모리(32)에 저장된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 전술한 실시예들에서 소스 출력 인에이블신호의 지연을 중심으로 설명되었지만 본 발명은 소스 출력 인에이블 신호 이외의 다른 데이터 타이밍 제어신호들 역시 메모리에 저장된 지연값에 따라 그 지연양이 서로 다르게 제어하여 소스 드라이브 IC들의 동작 타이밍을 엇갈리게 제어할 수도 있다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

도 1은 본 발명의 제1 실시예에 따른 액정표시장치를 나타내는 블록도.

도 2는 도 1에 도시된 소스 출력 인에이블신호들을 나타내는 파형도.

도 3은 본 발명의 제2 실시예에 따른 액정표시장치를 나타내는 블록도.

도 4는 도 3에 도시된 소스 출력 인에이블신호들을 나타내는 파형도.

〈도면의 주요 부분에 대한 부호의 설명〉

10, 30 : 액정표시패널

11, 31 : 타이밍 콘트롤러

12, 32 : 메모리

131 내지 136, 151 내지 153 : 소스 드라이브 IC

151 내지 153, 351L 내지 353L, 354R 내지 356R : 게이트 드라이브 IC

Claims

다수의 데이터라인들과 다수의 게이트라인들이 교차되는 액정표시패널;

지연값 정보가 저장된 갱신 가능한 메모리;

게이트 타이밍 제어신호와 함께, 상기 지연값 정보에 기초하여 지연값이 서로 다른 복수의 소스 출력 인에이블신호를 포함한 데이터 타이밍 제어신호를 발생하는 타이밍 콘트롤러;

디지털 비디오 데이터를 아날로그 데이터전압으로 변환하고 상기 소스 출력 인에이블신호들에 응답하여 서로 다른 출력 타임에 상기 데이터전압을 상기 데이터라인들에 공급하는 소스 드라이브 IC들; 및

상기 게이트 타이밍 제어신호에 응답하여 상기 게이트라인들에 게이트펄스를 공급하는 게이트 드라이브 IC들을 구비하되,

상기 지연값 정보는,

상기 게이트 드라이브 IC와 가까운 소스 드라이브 IC에 인가될 제1 소스 출력 인에이블신호의 지연값; 및

상기 게이트 드라이브 IC로부터 먼 소스 드라이브 IC에 인가될 제2 소스 출력 인에이블신호의 지연값을 포함하고;

상기 제2 소스 출력 인에이블신호의 지연값은 제1 소스 출력 인에이블신호의 지연값보다 큰 것을 특징으로 하는 액정표시장치.
삭제