KR101613734B1 - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR101613734B1
KR101613734B1 KR1020090127159A KR20090127159A KR101613734B1 KR 101613734 B1 KR101613734 B1 KR 101613734B1 KR 1020090127159 A KR1020090127159 A KR 1020090127159A KR 20090127159 A KR20090127159 A KR 20090127159A KR 101613734 B1 KR101613734 B1 KR 101613734B1
Authority
KR
South Korea
Prior art keywords
common voltage
liquid crystal
level
gamma
crystal display
Prior art date
Application number
KR1020090127159A
Other languages
English (en)
Other versions
KR20110070356A (ko
Inventor
정현철
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020090127159A priority Critical patent/KR101613734B1/ko
Publication of KR20110070356A publication Critical patent/KR20110070356A/ko
Application granted granted Critical
Publication of KR101613734B1 publication Critical patent/KR101613734B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G09G3/3655—Details of drivers for counter electrodes, e.g. common electrodes for pixel capacitors or supplementary storage capacitors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0271—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping
    • G09G2320/0276—Adjustment of the gradation levels within the range of the gradation scale, e.g. by redistribution or clipping for the purpose of adaptation to the characteristics of a display device, i.e. gamma correction

Abstract

본 발명은 공통전압의 면내 편차로 인한 화질 저하를 방지할 수 있는 액정표시장치에 관한 것이다.
이 액정표시장치는 다수의 데이터라인들 및 게이트라인들이 교차되고, 이 교차 영역에 다수의 액정셀들이 형성된 액정표시패널; 상기 액정표시패널의 제1 블록의 데이터라인들을 구동하는 제1 데이터 드라이브 IC; 상기 액정표시패널의 제2 블록의 데이터라인들을 구동하는 제2 데이터 드라이브 IC; 상기 액정표시패널의 제3 블록의 데이터라인들을 구동하는 제3 데이터 드라이브 IC; 및 상기 제1 내지 제3 블록에 형성된 액정셀들의 공통전극에 인가될 공통전압을 생성하고, 상기 제1 내지 제3 블록으로부터 각각 피드백되는 제1 내지 제3 피드백 공통전압을 기반으로 상기 제1 내지 제3 소스 드라이브 IC로 출력되는 감마기준전압들의 레벨을 개별적으로 조정하는 프로그래머블 감마집적회로를 구비한다.

Description

액정표시장치{Liquid Crystal Display}
본 발명은 액정표시장치에 관한 것으로, 특히 공통전압의 면내 편차로 인한 화질 저하를 방지할 수 있는 액정표시장치에 관한 것이다.
통상의 액정표시장치는 전계를 이용하여 액정의 광투과율을 조절함으로써 화상을 표시한다. 이를 위하여, 액정표시장치는 액정셀들이 매트릭스 형태로 배열되어진 액정표시패널과, 이 액정표시패널을 구동하기 위한 구동회로를 구비한다.
액정표시패널에는 게이트라인과 데이터라인이 교차되고 이들의 교차부에 액정셀을 구동하기 위한 박막트랜지스터(Thin Film Transistor; 이하, "TFT")가 형성된다. 액정셀은 데이터전압이 인가되는 화소전극, 공통전압이 인가되는 공통전극 및 액정층을 포함한다. 액정층을 이루는 액정분자들은 화소전극과 공통전극 사이에 걸리는 전계에 의해 그 배열이 바뀌면서 투과되는 광량을 조절한다.
각 액정셀의 공통전극은 공통전압이 인가되는 공통배선에 공통으로 접속된다. 그런데 공통전압은 공통배선의 구조에 따른 라인 저항의 면내 편차로 인하여 왜곡되기가 쉽다. 예컨대, 도 1과 같이 공통배선이 수평라인 수(수직 해상도)만큼 형성되고 그 공통배선이 게이트라인과 나란한 방향으로 형성되는 액정표시장치는 스캔펄스에 의해 1 수평라인의 화소들에 동시에 데이터전압이 인가되므로 그 화소들에 대향하는 공통배선의 로드(Load)가 커질 수밖에 없다. 공통배선의 로드는 공통배선의 라인저항과 기생용량의 곱으로 정의되는 RC 딜레이(Delay) 량에 의존하므로, 패널의 위치에 따라 그 값이 다르다. RC 딜레이(Delay) 량을 줄이기 위해서는 공통배선의 라인저항을 줄일 필요가 있다. 그러나, 종래 액정표시장치는 도 1과 같이 단지 두 군데의 입력 소스를 갖는 공통배선 구조를 취하므로 라인저항을 줄이는데 한계가 있다. 공통배선의 로드 불균형을 감안하지 않은 상태에서 패널에 동일한 레벨의 공통전압을 입력하게 되면, 도 2와 같이 패널 위치에 따라 공통전압의 불균형이 발생된다. 이러한 공통전압의 면내 편차는 국부적인 잔상이나 크로스토크와 같은 화질 불량의 원인이 된다.
따라서, 본 발명의 목적은 공통전압의 면내 편차를 줄이고, 이 면내 편차로 인한 화질 저하를 보상할 수 있도록 한 액정표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위하여, 본 발명의 실시예에 따른 액정표시장치는 다수의 데이터라인들 및 게이트라인들이 교차되고, 이 교차 영역에 다수의 액정셀들이 형성된 액정표시패널; 상기 액정표시패널의 제1 블록의 데이터라인들을 구동하는 제1 소스 드라이브 IC; 상기 액정표시패널의 제2 블록의 데이터라인들을 구동하는 제2 소스 드라이브 IC; 상기 액정표시패널의 제3 블록의 데이터라인들을 구동하는 제3 소스 드라이브 IC; 및 상기 제1 내지 제3 블록에 형성된 액정셀들의 공통전극에 인가될 공통전압을 생성하고, 상기 제1 내지 제3 블록으로부터 각각 피드백되는 제1 내지 제3 피드백 공통전압을 기반으로 상기 제1 내지 제3 소스 드라이브 IC로 출력되는 감마기준전압들의 레벨을 개별적으로 조정하는 프로그래머블 감마집적회로를 구비한다.
상기 프로그래머블 감마집적회로는, 상기 제1 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제1 소스 드라이브 IC로 출력될 제1 감마기준전압들의 레벨을 조정하는 제1 감마조정부; 상기 제2 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제2 소스 드라이브 IC로 출력될 제2 감마기준전압들의 레벨을 조정하는 제2 감마조정부; 상기 제3 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제3 소스 드라이브 IC로 출력될 제3 감마기준전압들의 레벨을 조정하는 제3 감마조정부; 및 상기 공통전압을 발생하는 공통전압 생성부를 구비한다.
상기 제1 감마조정부는, 상기 제1 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제1 감마기준전압들의 레벨을 조정하되; 상기 제1 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제1 감마기준전압들의 레벨을 상향 조정하고; 상기 제1 피드백 공통전압이 상기 공통전압보다 높으면 상기 제1 감마기준전압들의 레벨을 하향 조정한다.
상기 제2 감마조정부는, 상기 제2 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제2 감마기준전압들의 레벨을 조정하되; 상기 제2 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제2 감마기준전압들의 레벨을 상향 조정하고; 상기 제2 피드백 공통전압이 상기 공통전압보다 높으면 상기 제2 감마기준전압들의 레벨을 하향 조정한다.
상기 제3 감마조정부는, 상기 제3 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제3 감마기준전압들의 레벨을 조정하되; 상기 제3 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제3 감마기준전압들의 레벨을 상향 조정하고; 상기 제3 피드백 공통전압이 상기 공통전압보다 높으면 상기 제3 감마기준전압들의 레벨을 하향 조정한다.
이 액정표시장치는 상기 제1 소스 드라이브 IC가 실장되는 제1 실장부; 상기 제2 소스 드라이브 IC가 실장되는 제2 실장부; 및 상기 제3 소스 드라이브 IC가 실장되는 제3 실장부를 더 구비하고; 상기 제1 내지 제3 실장부는 각각 상기 프로그래머블 감마집적회로와 상기 액정표시패널 사이에서 상기 공통전압과 제1 피드백 공통전압, 상기 공통전압과 제2 피드백 공통전압, 및 상기 공통전압과 제3 피드백 공통전압을 전송한다.
상기 제1 내지 제3 실장부는 각각 일측 더미 배선을 통해 상기 공통전압을 전송하고, 타측 더미 배선을 통해 상기 제1 내지 제3 피드백 공통전압 중 어느 하나를 전송한다.
상기 제1 내지 제3 실장부는 각각 TCP(Tape carrier package) 또는 COF(Chip on film)로 구현된다.
본 발명에 따른 액정표시장치는 공통전압의 입력 소스를 소스 드라이브 IC의 개수만큼 늘림으로써 종래 대비 공통전압의 면내 편차를 크게 줄일 수 있다. 그리고, 각 소스 드라이브 IC에 구동되는 블록 단위로 공통전압을 피드백시키고, 각 피드백 공통전압을 기반으로 소스 드라이브 IC들로 출력되는 감마기준전압들의 레벨을 조정함으로써 각 블록에서 공통전압의 면내 편차로 인한 화질 저하를 보상할 수 있다.
이하, 도 3 내지 도 6b를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
도 3는 본 발명의 실시예에 따른 액정표시장치를 보여 주는 블록도이다. 도 4는 공통전압을 블록 단위로 인가하고 피드백받는 구조를 보여준다.
도 3을 참조하면, 본 발명에 따른 액정표시장치는 액정표시패널(10), 타이밍 콘트롤러(11), 데이터 구동회로(12), 게이트 구동회로(13), 프로그래머블(Programmable) 감마집적회로(14), 및 백라이트 유닛(15)을 포함한다.
액정표시패널(10)은 두 장의 유리기판과, 이들 사이에 형성된 액정층을 포함한다. 액정표시패널(10)에는 다수의 데이터라인들(D1~Dm)과 다수의 게이트라인들(G1~Gn)의 교차 구조로 마련된 영역에 다수의 액정셀들(Clc)이 매트릭스 형태로 형성된다.
액정표시패널(10)의 하부 유리기판에는 데이터라인들(D1~Dm), 게이트라인들(G1~Gn), TFT들, 및 스토리지 커패시터(Cst)가 형성된다. 액정셀들(Clc)은 TFT에 접속되어 화소전극들(1)과 공통전극(2) 사이의 전계에 의해 구동된다. 액정표시패널(10)의 상부 유리기판 상에는 블랙매트릭스, 컬러필터 및 공통전극(2)이 형성된다. 공통전극(2)은 TN(Twisted Nematic) 모드와 VA(Vertical Alignment) 모드와 같은 수직전계 구동방식에서는 상부 유리기판 상에 형성되고, IPS(In Plane Switching) 모드와 FFS(Fringe Field Switching) 모드와 같은 수평전계 구동방식에서는 화소전극(1)과 함께 하부 유리기판 상에 형성된다. 화소전극(1)에 인가되는 데이터전압과, 공통전극(2)에 인가되는 공통전압(Vcom)에 의해 액정층에는 전계가 걸린다. 이 전계에 의해 액정층의 액정분자들은 그 배열이 바뀌면서 투과되는 빛의 광량을 조절할 수 있게 된다. 액정표시패널(10)의 상부 유리기판과 하부 유리기판 각각에는 편광판이 부착되고 액정의 프리틸트각(Pre-tilt Angle)을 설정하기 위한 배향막이 형성된다.
타이밍 콘트롤러(11)는 수직 동기신호(Vsync), 수평 동기신호(Hsync), 데이터 인에이블 신호(Data Enable, DE), 도트 클럭(CLK) 등의 타이밍신호들을 입력받아 데이터 구동회로(12)와 게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 제어신호들(GDC,SDC)을 발생한다.
데이터 구동회로(12)의 동작 타이밍을 제어하기 위한 데이터 제어신호(SDC)는 라이징(Rising) 또는 폴링(Falling) 에지에 기준하여 데이터 구동회로(12) 내에서 데이터의 래치동작을 지시하는 소스 샘플링 클럭(Source Sampling Clock : SSC), 데이터 구동회로(12)의 출력을 지시하는 소스 출력 인에이블신호(SOE), 및 액정표시패널(10)의 액정셀들(Clc)에 공급될 데이터전압의 극성을 지시하는 극성제어신호(POL) 등을 포함한다.
게이트 구동회로(13)의 동작 타이밍을 제어하기 위한 게이트 제어신호(GDC)는 한 화면이 표시되는 1 수직기간 중에서 스캔이 시작되는 시작 수평라인을 지시하는 게이트 스타트 펄스(Gate Start Pulse : GSP), 게이트 구동회로(13) 내의 쉬프트 레지스터에 입력되어 게이트 스타트 펄스(GSP)를 순차적으로 쉬프트시키기 위한 타이밍 제어신호로써 TFT의 온(ON) 기간에 대응하는 펄스폭으로 발생되는 게이트 쉬프트 클럭신호(Gate Shift Clock : GSC), 및 게이트 구동회로(13)의 출력을 지시하는 게이트 출력 인에이블신호(Gate Output Enable : GOE) 등을 포함한다.
타이밍 콘트롤러(11)는 외부의 시스템 보드로부터 입력되는 디지털 비디오 데이터(RGB)를 액정표시패널(10)의 해상도에 맞게 재정렬하여 데이터 구동회로(12)에 공급한다.
데이터 구동회로(12)는 도 4와 같이 액정표시패널(10)의 제1 블록(BL1)에 형성된 데이터라인들을 구동하기 위한 제1 소스 드라이브 IC(DIC#1)와, 액정표시패널(10)의 제2 블록(BL2)에 형성된 데이터라인들을 구동하기 위한 제2 소스 드라이브 IC(DIC#2)와, 액정표시패널(10)의 제3 블록(BL3)에 형성된 데이터라인들을 구동하기 위한 제3 소스 드라이브 IC(DIC#3)를 포함한다. 제1 소스 드라이브 IC(DIC#1)는 데이터 제어신호(SDC)에 응답하여 제1 블록(BL1)에 표시될 디지털 비디오 데이터(RGB)를 샘플링 및 래치한 후 제1 피드백 공통전압(Vcom FB#1)에 따라 조정된 제1 감마기준전압들(AGMA1~AGMAn)을 이용하여 정극성/부극성 데이터전압으로 변환하고, 이 데이터전압을 제1 블록(BL1)의 데이터라인들에 공급한다. 제2 소스 드라이브 IC(DIC#2)는 데이터 제어신호(SDC)에 응답하여 제2 블록(BL2)에 표시될 디지털 비디오 데이터(RGB)를 샘플링 및 래치한 후 제2 피드백 공통전압(Vcom FB#2)에 따라 조정된 제2 감마기준전압들(BGMA1~BGMAn)을 이용하여 정극성/부극성 데이터전압으로 변환하고, 이 데이터전압을 제2 블록(BL2)의 데이터라인들에 공급한다. 제3 소스 드라이브 IC(DIC#3)는 데이터 제어신호(SDC)에 응답하여 제3 블록(BL3)에 표시될 디지털 비디오 데이터(RGB)를 샘플링 및 래치한 후 제3 피드백 공통전압(Vcom FB#3)에 따라 조정된 제3 정극성/부극성 감마기준전압 들(CGMA1~CGMAn)을 이용하여 정극성/부극성 데이터전압으로 변환하고, 이 데이터전압을 제3 블록(BL3)의 데이터라인들에 공급한다.
소스 드라이브 IC들(DIC#1 ~ DIC#3)은 각각 소스 TCP(Tape carrier package)에 실장된다. 소스 TCP는 제1 소스 드라이브 IC(DIC#1)가 실장되는 제1 소스 TCP(TCP1), 제2 소스 드라이브 IC(DIC#2)가 실장되는 제2 소스 TCP(TCP2), 제3 소스 드라이브 IC(DIC#3)가 실장되는 제3 소스 TCP(TCP3)를 포함한다. 소스 TCP는 소스 COF(Chip on film)로 대신될 수 있다. 소스 TCP는 소스 PCB(S-PCB)와 액정표시패널(10)을 전기적으로 연결시킨다. 소스 TCP의 입력단자들은 소스 PCB(S-PCB)의 출력단자들에 전기적으로 접속되고, 소스 TCP의 출력단자들은 ACF(Anisotropic conductive film)를 통해 액정표시패널(10)에 전기적으로 접속된다. 소스 TCP에는 소스 PCB(S-PCB)를 통해 입력되는 공통전압(Vcom)을 액정표시패널(10)로 공급함과 아울러, 액정표시패널(10)로부터 입력되는 피드백 공통전압(Vcom FB)을 소스 PCB(S-PCB)에 공급하기 위한 더미 배선들이 형성된다. 소스 PCB(S-PCB)에는 프로그래머블 감마집적회로(14)에서 발생된 공통전압(Vcom)을 소스 TCP의 더미배선들에 공급함과 아울러, 더미배선들로부터의 피드백 공통전압(Vcom FB#1 ~ Vcom FB#3)을 프로그래머블 감마집적회로(14)에 공급하기 위한 신호 배선들이 형성된다.
제1 소스 TCP(TCP1)의 일측 더미 배선을 통해 액정표시패널(10)의 제1 블록(BL1)에 공급된 공통전압(Vcom)은, 제1 블록(BL1) 내에서 피드백 루프를 형성하면서 제1 소스 TCP(TCP1)의 타측 더미 배선으로 피드백된다. 제2 소스 TCP(TCP2)의 일측 더미 배선을 통해 액정표시패널(10)의 제2 블록(BL2)에 공급된 공통전 압(Vcom)은, 제2 블록(BL2) 내에서 피드백 루프를 형성하면서 제2 소스 TCP(TCP2)의 타측 더미 배선으로 피드백된다. 제3 소스 TCP(TCP3)의 일측 더미 배선을 통해 액정표시패널(10)의 제3 블록(BL3)에 공급된 공통전압(Vcom)은, 제3 블록(BL3) 내에서 피드백 루프를 형성하면서 제3 소스 TCP(TCP3)의 타측 더미 배선으로 피드백된다. 본 발명에 따르면 공통전압의 입력 소스가 소스 드라이브 IC의 개수만큼 늘어나므로, 종래 대비 공통전압의 면내 편차가 크게 줄어든다.
게이트 구동회로(13)는 다수의 게이트 드라이브 IC들을 포함한다. 게이트 드라이브 IC들 각각은 게이트 제어신호(GDC)에 응답하여 스캔펄스(또는 게이트펄스)를 순차적으로 출력하여 게이트라인들(GL)에 공급함으로써, 데이터전압이 인가될 수평 라인을 선택한다.
프로그래머블 감마집적회로(14)는 소스 PCB(S-PCB)에 실장된다. 프로그래머블 감마집적회로(14)는 공통전압(Vcom)을 발생하여 소스 TCP들(TCP1 ~ TCP3)의 일측 더미 배선들에 공급한다. 그리고 소스 TCP들(TCP1 ~ TCP3)의 타측 더미 배선들로부터 각 블록(BL1 ~ BL3)의 피드백 공통전압(Vcom FB#1 ~ Vcom FB#3)을 공급받는다. 프로그래머블 감마집적회로(14)는 피드백 공통전압(Vcom FB#1 ~ Vcom FB#3)을 기반으로 소스 드라이브 IC들(DIC#1 ~ DIC#3)로 출력되는 감마기준전압들의 레벨을 조정하여 공통전압의 면내 편차로 인한 화질 저하를 보상한다.
본 발명에서 적용 가능한 액정표시패널(10)의 액정모드는 TN 모드, VA 모드, IPS 모드, FFS 모드뿐 아니라 어떠한 액정모드로도 구현될 수 있다. 또한, 본 발명의 액정표시장치는 투과형 액정표시장치, 반투과형 액정표시장치, 반사형 액정표 시장치 등 어떠한 형태로도 구현될 수 있다. 투과형 액정표장치와 반투과형 액정표시장치에서는 액정표시패널(10)로 빛을 조사하는 백라이트 유닛(15)이 필요하다. 백라이트 유닛(15)은 직하형(Direct type) 또는, 에지형(Edge type)으로 구현될 수 있다.
도 5는 도 3에 도시된 프로그래머블 감마집적회로(14)의 구성을 보여준다. 도 6a 및 도 6b는 감마기준전압들의 조정 예들을 보여준다.
도 5를 참조하면, 프로그래머블 감마집적회로(14)는 제1 감마조정부(141), 제2 감마조정부(142), 제3 감마조정부(143), 및 공통전압 생성부(144)를 구비한다.
제1 감마조정부(141)는 제1 소스 TCP(TCP1)를 경유하여 입력되는 제1 블록(BL1)의 피드백 공통전압(Vcom FB#1)의 레벨을 입력 공통전압(Vcom)의 레벨과 비교하고, 이 비교 결과를 기반으로 제1 소스 드라이브 IC(DIC#1)로 출력될 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 조정한다. 즉, 제1 감마조정부(141)는 피드백 공통전압(Vcom FB#1)과 공통전압(Vcom) 간의 편차를 고려하여 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 조정하되, 피드백 공통전압(Vcom FB#1)이 공통전압(Vcom)보다 낮으면 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 상향 조정하고, 반대로 높으면 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 하향 조정한다. 예컨대, 제1 감마조정부(141)는 도 4와 같이 제1 블록(BL1)에서 피드백 공통전압(Vcom FB#1)이 입력 공통전압(Vcom)에 비해 제1 편차(ΔV1)만큼 낮은 경우, 제1 편차(ΔV1)를 고려하여 제1 감마기준전압들(AGMA1~AGMAn)의 레벨을 높임으로써 도 6a와 같이 감마커브를 상향 변조한다. 이러한 감마커브의 변조를 통해, 공통전압의 면내 편차로 인한 제1 블록(BL1)에서의 화질 저하는 보상될 수 있다.
제2 감마조정부(142)는 제2 소스 TCP(TCP2)를 경유하여 입력되는 제2 블록(BL2)의 피드백 공통전압(Vcom FB#2)의 레벨을 입력 공통전압(Vcom)의 레벨과 비교하고, 이 비교 결과를 기반으로 제2 소스 드라이브 IC(DIC#2)로 출력될 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 조정한다. 즉, 제2 감마조정부(142)는 피드백 공통전압(Vcom FB#2)과 공통전압(Vcom) 간의 편차를 고려하여 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 조정하되, 피드백 공통전압(Vcom FB#2)이 공통전압(Vcom)보다 낮으면 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 상향 조정하고, 반대로 높으면 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 하향 조정한다. 예컨대, 제2 감마조정부(142)는 도 4와 같이 제2 블록(BL2)에서 피드백 공통전압(Vcom FB#2)이 입력 공통전압(Vcom)에 비해 제2 편차(ΔV2)만큼 높은 경우, 제2 편차(ΔV2)를 고려하여 제2 감마기준전압들(BGMA1~BGMAn)의 레벨을 낮춤으로써 도 6b와 같이 감마커브를 하향 변조한다. 이러한 감마커브의 변조를 통해, 공통전압의 면내 편차로 인한 제2 블록(BL2)에서의 화질 저하는 보상될 수 있다.
제3 감마조정부(143)는 제3 소스 TCP(TCP3)를 경유하여 입력되는 제3 블록(BL3)의 피드백 공통전압(Vcom FB#3)의 레벨을 입력 공통전압(Vcom)의 레벨과 비교하고, 이 비교 결과를 기반으로 제3 소스 드라이브 IC(DIC#3)로 출력될 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 조정한다. 즉, 제3 감마조정부(143)는 피드백 공통전압(Vcom FB#3)과 공통전압(Vcom) 간의 편차를 고려하여 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 조정하되, 피드백 공통전압(Vcom FB#3)이 공통전 압(Vcom)보다 낮으면 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 상향 조정하고, 반대로 높으면 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 하향 조정한다. 예컨대, 제3 감마조정부(143)는 도 4와 같이 제3 블록(BL3)에서 피드백 공통전압(Vcom FB#3)이 입력 공통전압(Vcom)에 비해 제3 편차(ΔV3)만큼 낮은 경우, 제3 편차(ΔV3)를 고려하여 제3 감마기준전압들(CGMA1~CGMAn)의 레벨을 높임으로써 도 6a와 같이 감마커브를 상향 변조한다. 이러한 감마커브의 변조를 통해, 공통전압의 면내 편차로 인한 제3 블록(BL3)에서의 화질 저하는 보상될 수 있다.
공통전압 생성부(144)는 제1 내지 제3 블록(BL1~BL3)에 형성된 액정셀들의 공통전극에 인가될 공통전압(Vcom)을 생성한다.
상술한 바와 같이, 본 발명에 따른 액정표시장치는 공통전압의 입력 소스를 소스 드라이브 IC의 개수만큼 늘림으로써 종래 대비 공통전압의 면내 편차를 크게 줄일 수 있다. 그리고, 각 소스 드라이브 IC에 구동되는 블록 단위로 공통전압을 피드백시키고, 각 피드백 공통전압을 기반으로 소스 드라이브 IC들로 출력되는 감마기준전압들의 레벨을 조정함으로써 각 블록에서 공통전압의 면내 편차로 인한 화질 저하를 보상할 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.
도 1은 종래 공통전압의 입력 소스를 보여주는 도면.
도 2는 공통전압의 면내 편차를 보여주는 도면.
도 3은 본 발명의 실시예에 따른 액정표시장치를 보여 주는 도면.
도 4는 공통전압을 블록 단위로 인가하고 피드백받는 구조를 보여주는 도면.
도 5는 도 3에 도시된 프로그래머블 감마집적회로의 구성을 보여주는 도면.
도 6a 및 도 6b는 감마기준전압들의 조정 예를 보여주는 도면들.
< 도면의 주요 부분에 대한 부호의 설명 >
10 : 액정표시패널 11 : 타이밍 콘트롤러
12 : 데이터 구동회로 13 : 게이트 구동회로
14 : 프로그래머블 감마집적회로 15 : 백라이트 유닛
141,142,143 : 감마조정부 144 : 공통전압 생성부

Claims (8)

  1. 다수의 데이터라인들 및 게이트라인들이 교차되고, 이 교차 영역에 다수의 액정셀들이 형성된 액정표시패널;
    상기 액정표시패널의 제1 블록의 데이터라인들을 구동하는 제1 소스 드라이브 IC가 실장되는 제1 실장부;
    상기 액정표시패널의 제2 블록의 데이터라인들을 구동하는 제2 소스 드라이브 IC가 실장되는 제2 실장부;
    상기 액정표시패널의 제3 블록의 데이터라인들을 구동하는 제3 소스 드라이브 IC가 실장되는 제3 실장부; 및
    상기 제1 내지 제3 블록에 형성된 액정셀들의 공통전극에 인가될 공통전압을 생성하고, 상기 제1 내지 제3 블록으로부터 각각 피드백되는 제1 내지 제3 피드백 공통전압을 기반으로 상기 제1 내지 제3 소스 드라이브 IC로 출력되는 감마기준전압들의 레벨을 개별적으로 조정하는 프로그래머블 감마집적회로를 구비하고,
    상기 제1 내지 제3 실장부는 각각, 상기 프로그래머블 감마집적회로로부터 입력되는 상기 공통전압을 일측 더미 배선을 통해 상기 액정표시패널에 전송하고, 상기 액정표시패널로부터 입력되는 상기 제1 내지 제3 피드백 공통전압 중 어느 하나를 타측 더미 배선을 통해 상기 프로그래머블 감마집적회에 전송하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 프로그래머블 감마집적회로는,
    상기 제1 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제1 소스 드라이브 IC로 출력될 제1 감마기준전압들의 레벨을 조정하는 제1 감마조정부;
    상기 제2 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제2 소스 드라이브 IC로 출력될 제2 감마기준전압들의 레벨을 조정하는 제2 감마조정부;
    상기 제3 피드백 공통전압을 상기 공통전압의 레벨과 비교하고, 이 비교 결과를 기반으로 상기 제3 소스 드라이브 IC로 출력될 제3 감마기준전압들의 레벨을 조정하는 제3 감마조정부; 및
    상기 공통전압을 발생하는 공통전압 생성부를 구비하는 것을 특징으로 하는 액정표시장치.
  3. 제 2 항에 있어서,
    상기 제1 감마조정부는,
    상기 제1 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제1 감마기준전압들의 레벨을 조정하되;
    상기 제1 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제1 감마기준전압들의 레벨을 상향 조정하고;
    상기 제1 피드백 공통전압이 상기 공통전압보다 높으면 상기 제1 감마기준전압들의 레벨을 하향 조정하는 것을 특징으로 하는 액정표시장치.
  4. 제 2 항에 있어서,
    상기 제2 감마조정부는,
    상기 제2 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제2 감마기준전압들의 레벨을 조정하되;
    상기 제2 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제2 감마기준전압들의 레벨을 상향 조정하고;
    상기 제2 피드백 공통전압이 상기 공통전압보다 높으면 상기 제2 감마기준전압들의 레벨을 하향 조정하는 것을 특징으로 하는 액정표시장치.
  5. 제 2 항에 있어서,
    상기 제3 감마조정부는,
    상기 제3 피드백 공통전압과 상기 공통전압 간의 편차를 고려하여 상기 제3 감마기준전압들의 레벨을 조정하되;
    상기 제3 피드백 공통전압이 상기 공통전압보다 낮으면 상기 제3 감마기준전압들의 레벨을 상향 조정하고;
    상기 제3 피드백 공통전압이 상기 공통전압보다 높으면 상기 제3 감마기준전압들의 레벨을 하향 조정하는 것을 특징으로 하는 액정표시장치.
  6. 제 1 항에 있어서,
    상기 제1 내지 제3 실장부는 각각 상기 프로그래머블 감마집적회로와 상기 액정표시패널 사이에서 상기 공통전압과 제1 피드백 공통전압, 상기 공통전압과 제2 피드백 공통전압, 및 상기 공통전압과 제3 피드백 공통전압을 전송하는 것을 특징으로 하는 액정표시장치.
  7. 삭제
  8. 제 6 항에 있어서,
    상기 제1 내지 제3 실장부는 각각 TCP(Tape carrier package) 또는 COF(Chip on film)로 구현되는 것을 특징으로 하는 액정표시장치.
KR1020090127159A 2009-12-18 2009-12-18 액정표시장치 KR101613734B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090127159A KR101613734B1 (ko) 2009-12-18 2009-12-18 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090127159A KR101613734B1 (ko) 2009-12-18 2009-12-18 액정표시장치

Publications (2)

Publication Number Publication Date
KR20110070356A KR20110070356A (ko) 2011-06-24
KR101613734B1 true KR101613734B1 (ko) 2016-04-19

Family

ID=44401886

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090127159A KR101613734B1 (ko) 2009-12-18 2009-12-18 액정표시장치

Country Status (1)

Country Link
KR (1) KR101613734B1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI451397B (zh) * 2012-07-13 2014-09-01 Richtek Technology Corp Lcd顯示裝置的可編程伽瑪校正緩衝電路及相關的方法和驅動電路
KR102140476B1 (ko) 2013-08-07 2020-08-04 삼성디스플레이 주식회사 표시 패널 구동 장치 및 이를 포함하는 표시 장치
KR102106005B1 (ko) * 2013-08-22 2020-05-04 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법
KR102281900B1 (ko) * 2013-12-31 2021-07-28 삼성디스플레이 주식회사 표시장치 및 그 구동 방법
KR102141885B1 (ko) * 2013-12-31 2020-08-06 엘지디스플레이 주식회사 표시장치 및 그 구동방법
KR102340326B1 (ko) 2015-06-11 2021-12-17 삼성디스플레이 주식회사 표시장치 및 그의 구동방법

Also Published As

Publication number Publication date
KR20110070356A (ko) 2011-06-24

Similar Documents

Publication Publication Date Title
EP3252752B1 (en) Light valve panel and liquid crystal display using the same
US9182805B2 (en) Display device and method to control driving voltages based on changes in display image frame frequency
US8289310B2 (en) Horizontal electric field liquid crystal display
JP3639830B2 (ja) 液晶表示装置
US9470944B2 (en) Liquid crystal display having common voltage compensator
US9865209B2 (en) Liquid crystal display for operating pixels in a time-division manner
US20120293560A1 (en) Liquid crystal display having common-voltage compensation mechanism and common-voltage compensation method
KR101761400B1 (ko) 액정표시장치
KR101361956B1 (ko) 액정표시장치
EP3252530A2 (en) Light valve panel and liquid crystal display using the same
KR101613734B1 (ko) 액정표시장치
KR20120134238A (ko) 액정표시장치 및 그 구동방법
US7928943B2 (en) Liquid crystal display
KR101653006B1 (ko) 액정표시장치와 그 소비전력 저감방법
KR101537415B1 (ko) 액정표시장치
KR102014854B1 (ko) 액정표시장치 및 그 구동방법
KR20160017871A (ko) 액정표시장치
KR102279494B1 (ko) 액정표시장치
KR101588898B1 (ko) 액정표시장치
KR20090061458A (ko) 액정표시장치
KR20080043081A (ko) 액정패널 및 이를 구비한 액정표시장치
KR101493526B1 (ko) 액정표시장치
KR101123075B1 (ko) 킥백전압 보상방법과 이를 이용한 액정표시장치
KR20100129551A (ko) 액정표시장치와 그 과구동 보상방법
KR20080076578A (ko) 스토리지 온 커먼 구조 액정표시장치 및 이의 구동방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 4