KR20040043891A - 액정표시장치 - Google Patents

액정표시장치 Download PDF

Info

Publication number
KR20040043891A
KR20040043891A KR1020020072330A KR20020072330A KR20040043891A KR 20040043891 A KR20040043891 A KR 20040043891A KR 1020020072330 A KR1020020072330 A KR 1020020072330A KR 20020072330 A KR20020072330 A KR 20020072330A KR 20040043891 A KR20040043891 A KR 20040043891A
Authority
KR
South Korea
Prior art keywords
signal
data
load
source driving
output
Prior art date
Application number
KR1020020072330A
Other languages
English (en)
Other versions
KR100927262B1 (ko
Inventor
신광석
장대용
Original Assignee
비오이 하이디스 테크놀로지 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비오이 하이디스 테크놀로지 주식회사 filed Critical 비오이 하이디스 테크놀로지 주식회사
Priority to KR1020020072330A priority Critical patent/KR100927262B1/ko
Publication of KR20040043891A publication Critical patent/KR20040043891A/ko
Application granted granted Critical
Publication of KR100927262B1 publication Critical patent/KR100927262B1/ko

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

본 발명은 소스 구동 집적회로의 출력을 제어하는 액정표시장치에 관한 것으로, 특히, 소스 구동 집적회로의 출력을 제어하는 액정표시장치에 있어서, 데이터 신호를 인가하기 위한 복수의 데이터 라인을 포함하는 박막트렌지스터 어레이부와, 수평클럭신호에 동기하여 입력되는 제 1로드신호를 소정 시간씩 지연함에 의해 순차적으로 출력되는 복수의 제 2로드신호를 발생하는 지연부와, 상기 복수의 제 2로드신호에 응답하여 상기 데이터 신호를 상기 복수의 데이터 라인에 순차적으로 출력하는 복수의 소스 구동 집적회로를 구비하는 것을 특징으로 한다.
따라서, 본 발명은 소스 구동 IC의 출력을 개별적으로 또는 그룹별로 분할시킴으로써, 데이터 출력시의 순간 인러쉬 커런트의 흐름을 방지할 수 있고, 이로 인해서 전원공급이 안정되며 타이밍 컨트롤러의 오동작 및 DC-DC컨버터의 설계가 용이해지는 효과가 있다.

Description

액정표시장치{Liquid crystal dvice}
본 발명은 액정표시장치에 관한 것으로서, 액정표시장치에 있어서, 소스 구동 집적회로(Integrated Chip: 이하, IC라 함)의 출력을 제어함으로써 전력소모를 줄일 수 있는 액정표시장치에 관한 것이다.
일반적으로, 액정표시장치(TFT-LCD)는 액정의 배향을 제어하여 광투과율을 조절함으로써 화상을 표시하는 장치로서, 게이트 라인, 데이터 라인 및 박막트랜지스터(이하, TFT라 함)를 포함하는 TFT어레이부와, 상기 게이트 라인에 구동신호를 인가하기 위한 복수의 게이트 구동 IC와, 상기 데이터 라인에 화상 표시할 수 있도록 데이터 신호를 인가하기 위한 복수의 소스 구동 IC와, 이들 구동 IC를 제어하기 위해 각종의 타이밍 제어신호(CPH, STH, LOAD, MPOL, STV, CPV)를 발생하는 타이밍 컨트롤러를 포함하여 이루어진다.
상기 타이밍 컨트롤러는 클럭신호(CLK), 수직동기신호(Vsync), 수평동기신호 (Hsync)및 데이터 인에이블신호(DE)를 입력받아 게이트 컨트롤 신호와 데이터 컨트롤 신호를 발생한다.
종래 기술에서는 소스 구동 IC의 출력 제어를 위해서, 도 1에 나타낸 바와 같이, 데이터 인에이블신호(DE)와, 타이밍 제어신호(STH, CPH, LOAD)를 사용한다. 여기서, STH는 수평스타트신호, CPH는 수평클럭신호, LOAD는 데이터 로드신호이고, T1은 n번째 데이터 라인의 출력을 제어하는 타이밍 구간이고, T2 는 n+1번째 데이터 라인의 출력을 제어하는 타이밍 구간이고, T3은 블랭크(Blank) 구간이다.
종래 기술의 소스 구동 IC 출력제어를 보다 상세히 설명하면, 타이밍 컨트롤러에 데이터 인에이블 신호가 인가되면, 타이밍 컨트롤러는 수평스타트신호(STH)와, 수평클럭신호(CPH)와, 데이터 로드신호(LOAD)를 발생한다. 수평스타트신호(STH)는 데이터 인에이블신호(DE)가 논리레벨 "로우"에서 "하이"로 천이한 후 소정시간 경과후 활성화되고, 데이터 로드신호(LOAD)는 데이터 인에이블신호(DE)가 논리레벨 "하이"에서 "로우"로 천이하는 T3구간에서 발생되는 수평클럭신호(CPH)의 하강엣지에서 논리레벨 "로우"에서 "하이"로 활성화된다.
종래의 기술에서는 데이터 로드신호(LOAD)가 상승하거나 하강하는 시점에서 아날로그로 변환된 데이터가 복수의 소스 구동 IC에서 액정패널의 해당 데이터라인으로 동시에 전달되도록 한다.
이 경우 복수의 소스 구동 IC의 데이터 전송 채널이 동시에 열리게 되어 순간 과도한 부하로 인하여 인러쉬 커런트(inrush current)가 흘러 과도한 전력소모를 가져오게 되고, 이로 인해 타이밍 컨트롤러 및 DC-DC컨버터의 동작 불안정을 가져오게 된다.
따라서, 본 발명은 상기 문제점을 해결하기 위해 지연부에 의해 로드신호를 지연 출력하여 소수 구동 IC의 데이터 출력을 개별적으로 순차 제어함으로써, 데이터 라인으로 데이터를 입력할 시 과도한 전력소모를 줄일 수 있는 액정표시장치를제공하는 데 그 목적이 있다.
또한, 본 발명은 위치레지스터의 고유값 설정에 따라 소수 구동 IC의 데이터 출력을 그룹별로 제어함으로써, 데이터 라인으로 데이터를 입력할 시 과도한 전력소모를 줄일 수 있는 액정표시장치를 제공하는 데 그 목적이 있다.
도 1은 종래의 소스 구동 집적회로의 출력제어를 설명하기 위한 타이밍도.
도 2는 본 발명의 제 1실시예에 따른 액정표시장치를 설명하기 위한 블록도.
도 3은 본 발명에 제 1실시예에 따른 액정표시장치를 설명하기 위한 타이밍도.
도 4는 본 발명의 제 2실시예에 따른 액정표시장치를 설명하기 위한 블록도.
도 5a는 본 발명의 제 2실시예에 따른 타이밍 제어신호를 나타낸 도면.
도 5b는 본 발명의 제 2실시예에 따른 위치레지스터의 고유값 설정을 설명하기 위한 도면.
도 5c는 본 발명의 제 2실시예에 따른 위치레지스터의 고유값의 변화를 설명하기 위한 도면.
*도면의 주요부분에 대한 부호설명
100, 400: 박막트랜지스터 어레이부
D-IC1~ D-ICn: 소스 구동 집적회로R1~Rn: 위치레지스터
200: 지연부 D-FF1~ D-FFn-1: 디형 플립플롭
상기 목적을 달성하기 위해 본 발명의 제 1실시예는 소스 구동 집적회로의 출력을 제어하는 액정표시장치에 있어서,
데이터 신호를 인가하기 위한 복수의 데이터 라인을 포함하는 박막트렌지스터 어레이부; 수평클럭신호에 동기하여 입력되는 제 1로드신호를 소정 시간씩 지연함에 의해 순차적으로 출력되는 복수의 제 2로드신호를 발생하는 지연부; 및 상기 복수의 제 2로드신호에 응답하여 상기 데이터 신호를 상기 복수의 데이터 라인에 순차적으로 출력하는 복수의 소스 구동 집적회로를 구비하는 것을 특징으로 한다.
상기 목적을 달성하기 위해 본 발명의 제 2실시예는 소스 구동 집적회로의 출력을 제어하는 액정표시장치에 있어서,
데이터 신호를 인가하기 위한 복수의 데이터 라인을 포함하는 박막트렌지스터 어레이부; 로드신호와 수평클럭신호를 입력받고, 상기 로드신호에 응답하여 각각이 고유값으로 초기화되며, 상기 수평클럭신호에 동기하여 상기 초기화된 고유값을 하향 계수하는 위치레지스터; 및 상기 계수값이 기설정값에 도달할 시 상기 수평클럭신호에 동기하여 상기 복수의 데이터 라인 중 해당 데이터 라인에 상기 데이터 신호를 출력하는 복수의 소스 구동 집적회로를 구비하는 것을 특징으로 한다.
이하, 첨부된 도면에 의거하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다.
도 2는 본 발명에 제 1실시예에 따른 소스 구동 집적회로의 출력을 제어하기 위한 액정표시장치를 설명하기 위한 블록도로서, 도시된 바와 같이, TFT 어레이부(100)와, 지연부(200)와, 복수의 소스 구동 IC(SD1 ~ SDn)로 구성된다.
상기 TFT 어레이부(100)는 데이터 신호를 인가하기 위한 복수의 데이터 라인(102)과, 구동신호를 인가하기 위한 복수의 게이트 라인(104)과, 복수의 데이터 라인(102)과 복수의 게이트 라인(104)의 교차영역에 형성되고, 상기 구동신호에 응답하여 스위칭함으로써 데이터 신호를 액정 커패시터로 전달하는 TFF를 포함하여 구성된다.
상기 지연부(200)는 수평클럭신호(CPH)에 동기하여 입력되는 제 1로드신호(LD0)를 소정 시간씩 지연함에 의해 순차적으로 출력되는 복수의 제 2로드신호(LD0~LDn-1)를 발생하고, 그 발생된 복수의 제 2로드신호(LD0~LDn-1)를 해당 소스 구동 IC에 제공한다. 여기서 제 2로드신호(LD0~LDn-1)중 첫 번째 로드신호(LD0)는 제 1로드신호를 지연없이 출력한 신호이다.
또한, 상기 지연부(200)는 수평클럭신호(CPH)에 동기하여 제 1로드신호(LD)를 일측방향으로 쉬프트시켜 복수의 제 2로드신호(LD0~LDn-1)를 출력하도록 복수의 디형 플립플롭(D_FF1~D_FFn-l)으로 구성된다.
본 발명의 제 1실시예에 따라 상기 복수의 제 2로드신호(LD0~LDn-1)는, 도 3의 타이밍도에 나타낸 바와 같이, 1클럭주기 마다 지연되며, 수평클럭신호(CPH)의 하강엣지에서 논리레벨 "하이"에서 "로우"로 하강(falling)된다.
상기 복수의 소스 구동 IC(SD1 ~ SDn)는 복수의 제 2로드신호(LD0~LDn-1)의 하강엣지에서 데이터 신호를 TFT 어레이부(100)의 데이터 라인에 출력한다.
본 발명의 제 1실시예에서는 수평클럭신호(CPH)의 간격을 조절할 경우 소스 구동 IC들간의 데이터 출력간격이 조절될 수 있게 된다.
따라서, 본 발명의 제 1실시예는 데이터를 패널로 뿌려주는 로드신호의 하강시점이 소스 구동 IC마다 다르게 되므로, 소스 구동 IC의 데이터 출력이 순차적으로 제어될 수 있다.
도 4는 본 발명의 제 2실시예에 따른 소스 구동 집적회로의 출력을 제어하기 위한 액정표시장치를 설명하기 위한 블록도로서, 도시된 바와 같이, TFT 어레이부(400)와, 복수의 위치레지스터(R1~Rn), 복수의 소스 구동 IC(SD1 ~ SDn)로 구성된다.
상기 TFT 어레이부(400)는 데이터 신호를 인가하기 위한 복수의 데이터 라인(402)과, 구동신호를 인가하기 위한 복수의 게이트 라인(404)과, 복수의 데이터 라인(402)과 복수의 게이트 라인(404)의 교차영역에 형성되고, 상기 구동신호에 응답하여 스위칭함으로써 데이터 신호를 액정 커패시터로 전달하는 TFF를 포함하여 구성된다.
상기 복수의 위치레지스터(R1~Rn)는 로드신호(LD)에 동기하여 고유값이 설정되며, 수평클럭신호(CPH)에 동기하여 상기 고유값을 하향 계수하도록 구성된다.
상기 복수의 소스 구동 IC(SD1 ~ SDn)는 복수의 위치레지스터(R1~Rn)의 계수값이 기설정값에 도달할 시 데이터 신호를 TFT 어레이부(400)의 데이터 라인으로 출력하도록 구성된다.
상기와 같이 구성된 본 발명이 제 2실시예에서는 위치레지스터에 고유값을 저장한 후 하향 계수하다가 그 계수값이 기설정값에 이르면, 해당 소드 구동 IC의 출력을 인에이블하도록 한다.
상기 복수의 위치레지스터(R1~Rn)는, 도 5a에 나타낸 바와 같이, 제 1로드신호(LOAD)의 상승엣지에서 복수의 소스 구동 IC(SD1~ SDn)의 순번에 따라 고유값으로 초기화 된다. 예컨대, 도 5b에 나타낸 바와 같이, 제 1위치레지스터(R1)는 고유값 '1'로, 제 2위치레지스터(R2)는 고유값 '2'로, 그리고 제 8위치레지스터(R8)는 고유값 '8'로 각각이 초기화된다.
상기와 같이 초기화된 고유값들은 제 1로드신호(LOAD)가 논리레벨 "로우"로 하강된 후 발생되는 수평클럭신호(CPH)의 상승엣지에서 순차적으로 하향 계수된다. 예컨대, 도 5C에 나타낸 바와 같이, 수평클럭신호(CPH)의 첫 번째 클럭인 D1의 상승엣지에서 제 1위치레지스터의 값은 '0'으로, 제 2위치레지스터의 값은 '1'로, 그리고 제 8위치레지스터의 값은 '7'로 하향 계수된다. 이러한 하향계수는클럭신호(D1~D8)의 상승엣지에서 반복적으로 수행되며, 결국 도 5c와 같은 고유값의 변화가 발생된다.
상기의 예는 본 발명의 제 2실시예의 이해를 명확히 하고자 8개의 위치레지터를 사용하여 각기의 고유값을 변화시키는 과정을 설명한 것이다.
본 발명의 제 2실시예에 따라 복수의 위치레지스터(R1~Rn)에 초기화된 고유값들은 수평클럭신호(CPH)의 하강엣지에서 상기와 예와 같이 하향 계수될 수 있다.
상기 복수의 소스 구동 IC(SD1~ SDn)는 위치레지스터(R1~Rn)의 계수값이 기설정값 즉, '1'에 도달하면, 복수의 데이터 라인(104)중 해당 데이터 라인에 데이터 신호를 출력한다. 이에 따라 복수의 소스 구동 IC(SD1~ SDn)의 데이터 출력이 매 클럭주기로 분할 된다.
본 발명의 실시예에서는 위치레지스터들을 고유값으로 초기화 시킬 때 그 고유값의 조절에 따라 소스 구동 IC들간의 출력간격이 조절된다. 상술한 바와 같이 위치레지스터들의 고유값을 1,2,3,4,5...로 설정한 경우 수평클럭신호(CPH)의 매 클럭주기로 소스 구동 IC들의 데이터 출력간격이 조절되고, 위치레지스터들의 고유값을 1,3,5,7,9...로 설정한 경우 수평클럭신호(CPH)의 2클록주기로 소스 구동 IC들의 데이터 출력간격이 조절된다.
또한, 본 발명의 실시예에서는 2개의 위치레지스터를 같은 고유값으로 설정한 경우 2개의 소스 구동 IC가 동시에 데이터를 출력하고, n개의 위치레지스터를 같은 고유값으로 설정한 경우 n개의 소스 구동 IC가 동시에 데이터를 출력한다.
상술한 바와 같이, 본 발명은 소스 구동 IC의 출력을 동시에 제어하지 않고, 로드신호를 지연하는 지연부에 의해 소스 구동 IC의 출력시점을 제어함으로써, 데이터 출력시의 순간 인러쉬 커런트의 흐름을 방지할 수 있는 효과가 있다.
또한, 본 발명은 소스 구동 IC의 출력을 동시에 제어하지 않고, 위치레지스터의 고유값의 조절에 따라 소스 구동 IC의 출력을 개별적으로 또는 그룹별로 분할시킴으로써, 데이터 출력시의 순간 인러쉬 커런트의 흐름을 방지할 수 있는 효과가 있다.
그리고, 상기의 효과로 인하여 본 발명은 전원공급이 안정되며 타이밍 컨트롤러의 오동작 및 DC-DC컨버터의 설계가 용이해지는 다른 효과가 발생된다.
상기에서 본 발명의 특정 실시예가 설명 및 도시되었지만, 본 발명이 당업자에 의해 다양하게 변형되어 실시될 가능성이 있는 것은 자명한 일이다. 이와 같은 변형된 실시예들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어져서는 안되며, 본 발명에 첨부된 특허청구범위 안에 속한다 해야 할 것이다

Claims (9)

  1. 소스 구동 집적회로의 출력을 제어하는 액정표시장치에 있어서,
    데이터 신호를 인가하기 위한 복수의 데이터 라인을 포함하는 박막트렌지스터 어레이부;
    수평클럭신호에 동기하여 입력되는 제 1로드신호를 소정 시간씩 지연함에 의해 순차적으로 출력되는 복수의 제 2로드신호를 발생하는 지연부; 및
    상기 복수의 제 2로드신호에 응답하여 상기 데이터 신호를 상기 복수의 데이터 라인에 순차적으로 출력하는 복수의 소스 구동 집적회로를 구비하는 것을 특징으로 하는 액정표시장치.
  2. 제 1 항에 있어서,
    상기 지연부는 수평클럭신호에 응답하여 제 1로드신호를 일측방향으로 쉬프트시켜 출력하는 복수의 디형 플립플롭으로 구성되는 것을 특징으로 하는 액정표시장치.
  3. 제 1 항에 있어서,
    상기 지연부는 제 1로드신호를 상기 수평클럭신호의 간격을 조절함에 의해 상기 복수의 소스 구동 집적회로의 데이터 출력 간격을 조절하는 것을 특징으로 하는 액정표시장치.
  4. 제 1 항에 있어서,
    상기 복수의 제 2로드신호 중 첫 번째 로드신호는 상기 제 1로드신호를 지연없이 출력한 신호인 것을 특징으로 하는 액정표시장치.
  5. 제 1 항에 있어서,
    상기 복수의 제 2로드신호는 수평클럭신호의 하강엣지에서 논리레벨 "하이"에서 "로우"로 하강하는 것을 특징으로 하는 액정표시장치.
  6. 소스 구동 집적회로의 출력을 제어하는 액정표시장치에 있어서,
    데이터 신호를 인가하기 위한 복수의 데이터 라인을 포함하는 박막트렌지스터 어레이부;
    로드신호와 수평클럭신호를 입력받고, 상기 로드신호에 응답하여 각각이 고유값으로 초기화되며, 상기 수평클럭신호에 동기하여 상기 초기화된 고유값을 하향 계수하는 위치레지스터; 및
    상기 계수값이 기설정값에 도달할 시 상기 수평클럭신호에 동기하여 상기 복수의 데이터 라인 중 해당 데이터 라인에 상기 데이터 신호를 출력하는 복수의 소스 구동 집적회로를 구비하는 것을 특징으로 하는 액정표시장치.
  7. 제 6 항에 있어서,
    상기 위치레지스터는 상기 로드신호의 상승엣지에서 고유값으로 초기화되는 것을 특징으로 하는 액정표시장치.
  8. 제 6 항에 있어서,
    상기 복수의 소스 구동 집적회로의 각각에 포함된 위치레지스터는 상기 복수의 제 2로드신호 중 해당 로드신호의 상승엣지에서 하향 계수되는 것을 특징으로 하는 액정표시장치.
  9. 제 6 항에 있어서,
    상기 복수의 소스 구동 집적회로는 상기 위치레지스터의 고유값이 '1'일 될 때 상기 데이터 신호를 상기 데이터 라인으로 출력하는 것을 특징으로 하는 액정표시장치.
KR1020020072330A 2002-11-20 2002-11-20 액정표시장치 KR100927262B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020020072330A KR100927262B1 (ko) 2002-11-20 2002-11-20 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020020072330A KR100927262B1 (ko) 2002-11-20 2002-11-20 액정표시장치

Publications (2)

Publication Number Publication Date
KR20040043891A true KR20040043891A (ko) 2004-05-27
KR100927262B1 KR100927262B1 (ko) 2009-11-18

Family

ID=37340296

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020020072330A KR100927262B1 (ko) 2002-11-20 2002-11-20 액정표시장치

Country Status (1)

Country Link
KR (1) KR100927262B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491137B1 (ko) * 2007-12-11 2015-02-06 엘지디스플레이 주식회사 액정표시장치

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314421B2 (ja) * 1992-09-17 2002-08-12 富士ゼロックス株式会社 ディスプレイ装置及びその駆動装置
KR100430093B1 (ko) * 1998-06-27 2004-07-16 엘지.필립스 엘시디 주식회사 액정패널구동방법및장치
KR100347065B1 (ko) * 1999-02-22 2002-08-01 삼성전자 주식회사 액정표시장치의 구동 시스템 및 액정 패널 구동 방법
JP2001092422A (ja) * 1999-09-24 2001-04-06 Fujitsu Ltd 液晶表示装置の駆動方法及びそれを用いた液晶表示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101491137B1 (ko) * 2007-12-11 2015-02-06 엘지디스플레이 주식회사 액정표시장치

Also Published As

Publication number Publication date
KR100927262B1 (ko) 2009-11-18

Similar Documents

Publication Publication Date Title
US11295688B2 (en) Display apparatus with clock signal modification during vertical blanking period
US8902203B2 (en) Liquid crystal display and pulse adjustment circuit thereof
US9129576B2 (en) Gate driving waveform control
KR102033569B1 (ko) 표시 장치
US20110157132A1 (en) Display device and method for controlling gate pulse
JP4109186B2 (ja) 液晶ディスプレイのゲートドライバの駆動回路
KR20080053598A (ko) 게이트 구동 신호 지연을 감소시키는 방법 및 액정 표시장치
US10748501B2 (en) Gate driver, display panel and display using same
US9958712B2 (en) Liquid crystal variable drive voltage
KR20080045498A (ko) 액정 표시 장치 및 그 구동 방법
KR20150060360A (ko) 표시 장치
JP4152627B2 (ja) ドット反転方式の液晶パネルの駆動方法及びその装置
JP2008249811A (ja) 液晶駆動回路、これを備える液晶表示装置及び駆動方法
KR20180061752A (ko) 내장형 스캔 구동부를 포함하는 디스플레이 장치
US8610656B2 (en) Method for generating frame-start pulse signals inside source driver chip of LCD device
KR100927262B1 (ko) 액정표시장치
KR20080002564A (ko) 액정표시장치의 화소전압 왜곡 방지회로
US20190044503A1 (en) Voltage generator and display device having the same
KR100962502B1 (ko) 액정표시장치의 구동장치
KR101243788B1 (ko) 표시장치의 구동장치와 그의 구동방법
KR102634769B1 (ko) 시프트 레지스터 및 이를 이용한 표시장치
KR20160069024A (ko) 게이트 드라이브 ｉｃ와 이를 포함한 표시장치
KR20010053694A (ko) 게이트 온 신호의 폭을 조절하는 액정표시장치
KR100984358B1 (ko) 액정 표시 장치 및 그 구동 장치
KR20010082963A (ko) 데이터 충전 시간을 보상하는 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131017

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141017

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161020

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171023

Year of fee payment: 9