KR100430093B1 - 액정패널구동방법및장치 - Google Patents

액정패널구동방법및장치 Download PDF

Info

Publication number
KR100430093B1
KR100430093B1 KR10-1998-0024626A KR19980024626A KR100430093B1 KR 100430093 B1 KR100430093 B1 KR 100430093B1 KR 19980024626 A KR19980024626 A KR 19980024626A KR 100430093 B1 KR100430093 B1 KR 100430093B1
Authority
KR
South Korea
Prior art keywords
signal
scanning
wiring
liquid crystal
crystal panel
Prior art date
Application number
KR10-1998-0024626A
Other languages
English (en)
Other versions
KR20000003396A (ko
Inventor
정윤철
Original Assignee
엘지.필립스 엘시디 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지.필립스 엘시디 주식회사 filed Critical 엘지.필립스 엘시디 주식회사
Priority to KR10-1998-0024626A priority Critical patent/KR100430093B1/ko
Priority to US09/327,282 priority patent/US7164405B1/en
Priority to JP17669899A priority patent/JP3333470B2/ja
Priority to GB9914982A priority patent/GB2339952B/en
Priority to FR9908137A priority patent/FR2780541B1/fr
Priority to DE19929677A priority patent/DE19929677B4/de
Publication of KR20000003396A publication Critical patent/KR20000003396A/ko
Application granted granted Critical
Publication of KR100430093B1 publication Critical patent/KR100430093B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3648—Control of matrices with row and column drivers using an active matrix
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0202—Addressing of scan or signal lines
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery

Abstract

본 발명은 액정패널의 스캐닝배선에서의 전파지연에 의한 영상의 왜곡과 광투과율의 불균일 현상을 방지 할 수 있는 액정패널 구동방법 및 그 장치에 관한 것이다.
본 발명에서는 스캐닝배선에서의 스캐닝신호의 지연특성에 따라 데이터 신호전압들이 일정한 기간씩의 시간을 두고 신호배선에 공급되게 된다. 이에 따라, 스캐닝배선에서 스캐닝신호가 지연되더라도 모든 액정셀들에 데이터 신호전압이 정확하게 공급되게 되고, 나아가 액정패널에 표시되는 화상이 왜곡되지 않게 된다.

Description

액정패널 구동방법 및 장치{Method and Apparatus of Driving Liquid Crystal Panel}
본 발명은 액정표시기에 관한 것으로, 특히 박막 트랜지스터를 사용하는 액티브 매트릭스 액정표시기를 구동하는 액정표시기 구동방법 및 그 장치에 관한 것이다.
매트릭스 타입 액정표시장치에 있어서, 박막 트랜지스터는 액정패널에 제공된다. 이 매트릭스 타입 액정표시장치는 멀티-라인 멀티플렉스 구동모드에서 낮은 충격계수(Duty Cycle 또는 Duty Ratio)로 구동되더라도 높은 콘트라스트(Contrast)를 산출할 수 있다. 이 매트릭스 타입 액정표시장치는 도1 에서와 같이 다수의 박막 트랜지스터들과 다수의 액정셀들을 가지는 액정패널(10)과, 이 액정패널(10)에 접속된 스캐닝측 구동부(12) 및 신호측 구동부(14)로 구성된다. 스캐닝측 구동부(12)는 액정패널(10)내의 스캐닝배선(11)에 스캐닝전압을 공급한다. 이 스캐닝배선(11)은 박막 트랜지스터들의 게이트전극들이 접속되어진 스캐닝전극들로 구성된다. 그리고 스캐닝 배선(11)은 신호전극들로 이루어진 신호배선(13)과 교차한다. 이 신호전극들 각각에는 박막 트랜지스터들의 드레인전극들이 접속된다. 한편, 신호측 구동부(14)는 표시 데이타 입력라인(15)으로부터 입력된 표시데이타를 액정셀에 공급될 신호전압으로 변환하고 그 신호전압을 신호배선(13)에 공급한다. 상기 박막 트랜지스터의 턴-온 및 턴-오프(Turn-off)는 스캐닝전압에 의해 제어된다. 박막 트랜지스터가 턴-온된 때에 액정셀은 신호배선(13)으로부터 박막 트랜지스터의 드레인 및 소오스전극들을 경유하여 유입되는 신호전압을 충전하게 된다. 그리고 액정셀은 박막 트랜지스터가 턴-오프된 기간동안 충전되어진 신호전압을 유지하게 된다.
도2 는 1라인에 해당하는 액정패널내의 스캐닝배선(11)을 나타낸다. 각 액정셀들에 대한 박막 트랜지스터(16)의 게이트전극은 스캐닝배선(11)에 접속되고, 각 박막 트랜지스터(16)의 드레인전극은 스캐닝배선(11)과 교차하는 신호배선(13)에 접속된다. 이 1라인에 해당하는 스캐닝배선(11)을 전기적인 등가회로로 나타내면, 도3에서와 같이 저항들(18)과 캐패시터들(20)에 의해 표현될 수 있다. 이들 저항들(18)은 스캐닝배선(11)의 저항을 구성하며, 그 값은 스캐닝배선(11)을 구성하는 물질과 그리고 폭, 길이 및 두께와 같은 스캐닝배선(11)의 모양에 의해 결정된다. 한편, 캐패시터(20)의 용량값은 박박 트랜지스터들의 게이트전극의 용량값, 액정셀에 포함되어진 전극들간의 용량값, 신호배선(13)과 스캐닝배선(11) 사이의 용량값, 그리고 스캐닝배선(11) 주위의 포유용량값 등이 가산됨에 의해 얻어진 값을 가진다. 이들 저항(18)과 캐패시터(20)는 상승시간(tr)과 하강시간(tf)이 짧은 구형파형의 스캐닝 전압이 스캐닝전압 입력단자에 공급되더라도 이 스캐닝전압 입력단자로부터 떨어진, 즉 스캐닝배선(11)의 우측단에 위치한 박막 트랜지스터(16)의 게이트전극에 도달하는 스캐닝전압의 상승시간(tr)과 하강시간(tf)이 길어지게 한다. 다시 말하면, 스캐닝전압은 스캐닝전압 입력단자로부터 스캐닝배선(11)의 끝단까지 전파되는 동안 그 전파된 거리에 해당하는 시간만큼 지연된다. 이로 인하여, 스캐닝전압 입력단자로부터 멀리 떨어진, 즉 스캐닝배선(11)의 우측단에 위치한 액정셀에 충전되는 전압이 왜곡된다.
도4 는 스캐닝배선(11)에 공급된 스캐닝전압의 파형이 스캐닝배선에서 전파됨에 따라 왜곡되는 과정을 도시한다. 스캐닝전압(GS)은 신호전압(DS)이 신호배선(13)에 공급되는 기간에 스캐닝전압 입력단자에 공급된다. 이 때, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(11)의 우측끝단에서는 스캐닝전압(GS)의 상승에지로부터 완만하게 증가하는 지연된 스캐닝 전압(DGS)이 나타나게 된다. 이 지연된 게이트 전압(DGS)에 의해 구동되는 스캐닝배선(11)의 우측끝단에 위치한 박막 트랜지스터(16)는 지연된 게이트 전압(DGS)이 자신의 문턱전압(Threshold Voltage, Vth)보다 높아지는 시점, 즉 스캐닝 전압(GS)의 상승에지로부터 도3 에서의 저항(18)의 저항값과 캐패시터(20)의 용량값의 곱에 해당하는 시정수(τ1) 만큼 경과된 시간에 턴-온된다. 그리고 지연된 스캐닝 전압(DGS)은 스캐닝전압(GS)의 하강에지로부터 완만하게 감소된다. 이 때, 스캐닝배선(11)의 우측끝단에 위치한 박막 트랜지스터(16)는 지연된 게이트 전압(DGS)이 자신의 문턱전압(Threshold Voltage, Vth) 보다 낮아지는 시점, 즉 스캐닝 전압(GS)의 상승에지로부터 상기 시정수(τ1) 만큼 경과된 시간에 턴-오프 된다. 결과적으로, 스캐닝전압 입력단자로부터 떨어진 스캐닝배선(11)의 우측끝단에 위치한 박막 트랜지스터(16)의 게이트전극에는 스캐닝전압(GS)보다 시정수(τ1)에 해당하는 시간만큼 지연되어진 유효 게이트 전압(EGS)이 인가된다. 이 유효 스캐닝 전압(EGS)에 의해, 스캐닝전압 입력단자로부터 떨어진, 즉 스캐닝배선(11)의 우측끝단에 위치하는 액정셀은 신호전압(DS)의 상승에지로부터 스캐닝배선(11)의 시정수만큼 경과된 시점에서부터, 신호전압(DS)의 하강에지로부터 스캐닝배선(11)의 시정수에 해당하는 시간만큼 경과된 시점까지 이르는 기간동안 신호전압을 충전하게 된다. 다시 말하면, 이 액정셀은 스캐닝전압(GS)의 하강에지로부터 시정수의 기간동안 다음 라인의 신호전압을 충전하게 된다. 따라서, 이 액정셀에 충전되는 유효충전전압(ECDS)은 신호전압(DS)을 유지하지 못하고 다음 라인의 액정셀에 인가될 신호전압과의 차전압만큼 변하게 된다.
도5 와 도6 은 스캐닝전압(GS)이 액정패널(10)의 스캐닝배선(11)에 인가된 경우에 박막 트랜지스터들(16)의 게이트전극들 각각에 나타나는 전압변화를 도시한다. 도5 는 스캐닝전압(GS)의 상승에지의 경우에 박막 트랜지스터들(16)의 게이트 전극들 각각에서의 전압변화들을 그리고 도6 은 스캐닝전압(GS)의 하강에지의 경우에 박막 트랜지스터들(16)의 게이트전극들 각각에서의 전압변화들을 각각 나타낸다. 도5 및 도6 에서 스캐닝배선(11)에 접속된 박막 트랜지스터들(16)의 게이트전극들상의 전압들이 완만하게 변하는 것으로 나타난다. 이를 통하여, 스캐닝배선(11)에서의 스캐닝전압의 전파지연량이 크다는 것을 알 수 있다. 이러한 스캐닝배선(11)에서의 스캐닝전압의 전파지연으로 인하여, 액정셀들에 충전되는 신호전압이 왜곡된다. 이로 인하여, 액정패널(10)에 표시되는 영상이 왜곡되고 아울러 액정패널의 좌측과 우측에서의 광 투과도가 달라지게 된다. 이러한 단점들은 스캐닝배선(11)이 길어질수록 더욱 더 심화된다.
이러한 액정표시장치의 단점들을 해소하기 위한 방안으로 프리-스캐닝 방법이 미국특허 제 4,649,383 호에 의해 개시되었다. 이 프리-스캐닝 방법은 도7 에서와 같이, 신호배선에 공급되는 신호전압(DS) 보다 스캐닝배선의 시정수만큼 앞서는 프리-스캐닝 전압을 스캐닝배선에 공급함으로써 스캐닝배선에 접속된 박막 트랜지스터들의 턴-온 및 턴-오프 시점을 앞당긴다. 이에 따라, 액정셀에 충전되는 충전전압은 다음 라인의 액정셀에 공급될 신호전압의 영향을 받지 않게 된다. 이 결과, 프리-스캐닝 방법은 액정패널에 표시되는 영상의 왜곡을 방지할 수 있었고 아울러 액정패널의 좌우 측에서의 광 투과율을 균일하게 할 수 있었다.
그러나, 이 프리-스캐닝 방법에서는 스캐닝전압 입력단자에 공급되는 스캐닝 전압의 상승에지와 하강에지가 신호전압의 그것들 보다 시간적으로 당겨짐으로 인하여 스캐닝전압 입력단자와 가까운 스캐닝배선 상에 위치한 액정셀의 신호전압 충전시간이 줄어들게 된다. 아울러, 스캐닝전압 입력단자에 가깝게 위치한 액정셀들의 충전특성과 그로부터 멀리 떨어진 액정셀들의 상에 위치한 액정셀들간의 충전특성이 달라진다. 이로 인하여, 액정패널에 표시되는 영상이 왜곡되고 액정패널의 좌측과 우측에서의 광투과율이 균일하지 않게 된다.
게이트 신호의 지연으로 인한 영향을 해소하기 위한 다른 방안으로 신호배선들에 공급되는 신호전압들의 타이밍을 조절하는 디스플레이 디바이스가 미합중국 특허 제4,750,813호에 개시되어 있다. 이 디스플레이 디바이스에서는 신호측 구동회로로부터 신호배선에 공급되는 신호전압들중 일부가 지연됨으로써 스캐닝측 구동회로로부터 멀리 떨어진 액정셀에도 신호전압이 정확하게 충전되게 한다. 이에 따라, 디스플레이 디바이스에서는 액정패널에 표시되는 영상의 왜곡이 나타나지 않게 되고 아울러 액정패널의 좌우 측에서의 광 투과율이 균일하게 될 수 있었다.
그러나, 미합중국 특허 제4,750,813호에 개시되어진 디스플레이 디바이스에서는 신호측 구동회로와 액정패널의 사이에서 신호전압들을 지연시켜야 하므로 많은 회로소자들이 소요 될 수밖에 없음은 물론 그 회로 구성이 복잡하게 될 수밖에 없다. 더불어, 디스플레이 디바이스는 신호전압들을 지연시키기 위한 소자들이 액정패널 상에 탑재되어야만 하기 때문에 액정패널의 패드영역을 커지게 함과 아울러 액정패널의 유효 화면 영역을 감소시키게 된다.
따라서, 본 발명의 목적은 스캐닝배선에서의 전파지연에 의한 영상의 왜곡과광 투과율의 불균일 현상을 방지 할 수 있는 액정패널 구동방법 및 그 장치를 제공함에 있다.
도1 은 종래의 액정패널 구동장치의 블럭도.
도2 는 도1 에 도시된 1라인분의 스캐닝배선의 회로구성을 설명하는 도면.
도3 은 도1 에 도시된 1라인분의 스캐닝배선의 등가회로를 나타내는 도면.
도4 는 통상의 액정구동방법에 따라 액정패널의 스캐닝배선 및 신호배선에 인가되는 신호들의 파형도.
도5 는 통상의 액정패널 구동방법에 따른 스캐닝전압의 상승에지에서의 스캐닝배선의 응답특성을 나타내는 도면.
도6 은 통상의 액정패널 구동방법에 따른 스캐닝전압의 하강에지에서의 스캐닝배선의 응답특성을 나타내는 도면.
도7 은 종래의 프리-스캐닝 방법에 따라 액정패널의 스캐닝배선 및 신호배선에 인가되는 신호들의 파형도.
도8 은 본 발명의 실시 예에 따른 액정패널 구동장치를 개략적으로 도시하는 도면.
도9 는 도8 에 도시된 구동 IC 칩들 각각에 공급되는 출력 인에이블 신호들에 대한 타이밍 챠트.
도10 은 도8 에 도시된 지연기의 실시 예를 상세하게 도시하는 도면.
도11 은 도8 에 도시된 지연기의 다른 실시 예를 상세하게 도시하는 도면.
도12 는 도8 에 도시된 지연기의 또 다른 실시 예를 상세하게 도시하는 도면.
도13 는 본 발명의 다른 실시 예에 따른 액정패널 구동장치를 개략적으로 도시하는 도면.
<도면의 주요부분에 대한 부호의 설명>
10,30 : 액정패널 12 : 스캐닝측 구동부
14 : 신호측 구동부 32A,32B : 게이트 구동 IC 칩
34A내지34F : 데이터 구동 IC 칩 36A내지36E : 지연기
상기 목적을 달성하기 위하여, 본 발명의 일실시예에 따른 액정패널 구동방법은 스캐닝배선에 펄스 형태의 스캐닝 신호를 제공하는 단계와, 상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 상기 신호배선에 일정한 기간씩의 시간을 두고 데이터 신호를 순차적으로 제공하는 단계를 포함한다.
본 발명의 다른 실시예에 따른 액정패널 구동방법은 스캐닝배선에 펄스 형태의 스캐닝 신호를 제공하는 단계와, 신호배선에 데이터 신호들을 제공하는 단계와, 상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 상기 스캐닝배선의 종단부와 교차하는 신호배선에 공급되는 데이터 신호들을 일정한 기간씩 시간을 두고 순차적으로 지연시키는 단계를 포함한다.
본 발명의 또 다른 실시예에 따른 액정 패널 구동 장치는 스캐닝배선에 펄스형태의 스캐닝 전압을 공급하는 스캐닝측 구동수단과, 신호배선에 상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 일정한 기간씩의 시간을 두고 데이터 신호들을 순차적으로 공급하는 신호측 구동수단을 구비한다.
본 발명의 또 다른 액정 패널 구동 장치는 스캐닝배선에 펄스 형태의 스캐닝 신호를 공급하는 스캐닝측 구동수단과, 신호배선에 데이터 신호들을 공급하는 신호측 구동수단과, 상기 스캐닝배선의 종단부와 교차하는 신호배선에 공급되는 데이터신호들중 적어도 어느하나가 상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼지연되게 하는 타이밍 조절수단을 구비한다.
본 발명의 또 다른 실시예에 따른 액정 패널 구동 장치는 스캐닝배선과 신호배선과의 교차점들 각각에, 스캐닝배선과 신호배선에 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정패널과, 상기 스캐닝배선에 펄스 형태의 스캐닝 신호를 공급하는 스캐닝측 구동수단과, 상기 신호배선에 데이터 신호들을 공급하는 다수의 신호 구동 회로들과, 상기 다수의 신호 구동 회로들중 적어도 하나의 데이터 신호가 일정시간 경과 후 공급되도록 제어하기 위하여 상기 다수의 신호구동 회로들중 적어도 하나에 접속되어진 지연회로를 구비한다.
전술한 목적 외에 본 발명의 다른 목적 및 장점들은 첨부한 도면을 참조하는 본 발명의 바람직한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
이하, 본 발명의 바람직한 실시 예를 첨부한 도8 내지 도13을 참조하여 상세히 설명하기로 한다.
도8을 참조하면, 액정패널(30)의 스캐닝배선(GW)을 구동하기 위한 게이트 구동 IC 칩들(32A,32B)과, 액정패널(30)의 신호배선(DW)을 구동하기 위한 데이터 구동 IC 칩들(34A내지34F)을 구비하는 본 발명의 실시 예에 따른 액정패널 구동장치가 도시되어 있다. 스캐닝배선(GW)은 다수의 게이트 라인들, 예를 들면, m개의 게이트 라인(GL1내지GLm)들을 구비하며, 이들 게이트 라인들(GL1내지GLm) 각각에는 다수의 박막 트랜지스터들(도시하지 않음)의 게이트전극들이 접속되게 된다. 게이트 구동 IC 칩들(32A,32B)은 다수의 게이트라인들(GL1내지GLm)을 분할·구동하게 된다. 이를 상세히 하면, 제1 게이트 구동 IC 칩(32A)은 게이트 캐리 라인(31)을통해 게이트 스타트 펄스(GSP)가 공급된 때 첫 번째 내지 m/2 번째 게이트라인들(GL1내지GLm/2)에 게이트신호를 순차적으로 공급하게 된다. 그러면 첫 번째 내지 m/2 번째 게이트라인들(GL1내지GLm42)은 제1 게이트 구동 IC 칩(32A)으로부터 순차적으로 공급되는 스캐닝신호에 의해 순차적으로 구동되게 된다. 아울러, 제1 게이트 구동 IC 칩(32A)은 m/2번째 게이트라인(GLm/2)이 구동된 때에 제2 게이트 구동 IC 칩(32B)의 캐리단자에 특정논리의 게이트 캐리 펄스(GCP)를 공급하게 된다. 제2 게이트 구동 IC 칩(32B)은 제1 게이트 구동 IC 칩(32A)으로부터의 게이트 캐리펄스(GCP)에 응답하여번째 내지 m번째 게이트라인들(GLm/2+1내지GLm)에 스캐닝신호를 순차적으로 공급하게 된다. 제2 게이트 구동 IC 칩(32B)으로부터 순차적으로 공급되는 스캐닝신호에 의해,번째 내지 m번째 게이트라인들(GLm/2+1내지GLm)은 순차적으로 구동되게 된다. 또한, 제2 게이트 구동 IC 칩(32B)은 m 번째 게이트 라인(GLm)이 구동 된 후에 제1 게이트 구동 IC 칩(32A)과 마찬가지로 게이트 캐리 펄스(GCP)를 발생하여 후단에 접속되어질 게이트 구동 IC 칩(도시하지 않음)에 공급하게 된다. 한편, 신호배선(DW)은 게이트라인들(GL1내지GLm)과 교차됨과 아울러 나란하게 배열되어진 다수의 데이터라인들, 예를 들면, n개의 데이터라인들(DL1내지DLn)로 구성되게 된다. 이들 다수의 데이터라인들(DL1내지DLn) 각각에는 다수의 박막 트랜지스터들의 소오스단자들이 접속되게 된다. 이들 데이터라인들(DL1내지DLn)은 데이터 구동 IC 칩들(34A내지34F)에 의해 k개씩 분할·구동되게 된다. 즉, 액정패널(30)의 제1 영역 내에 배열되어진 k개의 데이터라인들(DL1내지DLk)은 제1 데이터 구동 IC 칩(34A)에 의해 구동되고, 액정패널(30)의 제2 내지 제6 영역들 각각에 포함되어진 k개씩의 데이터라인들(DLk+1내지DL2k,DL2k+1내지DL3k,DL3k+1내지DL4k,DL4k+1내지DL5k,DL5k+1내지DL6k)은 제2 내지 제6 데이터 구동 IC 칩들(34B내지34F) 각각에 의해 구동되게 된다. 제1 내지 제6 데이터 구동 IC 칩들(34A내지34F)은 데이터버스(35)로부터 k개의 데이터라인분씩의 데이터를 순차적으로 입력하게 된다. 이를 위하여, 제1 내지 제6 데이터 구동 IC 칩들(34A내지34F)은 데이터 스타트 라인(33)에 직렬 접속됨과 아울러 데이터버스(35) 및 클럭라인(37)에 병렬 접속되게 된다. 데이터버스(35)를 통해 제1 내지 제 6 데이터 구동 IC 칩들(34A내지34F)에 공급되는 데이터는 클럭라인(37)상의 데이터클럭(DCLK)에 동기 된다. 제1 내지 제6 데이터 구동 IC 칩들(34A내지34F)의 데이터 입력과정을 상세히 설명하면, 제1 데이터 구동 IC 칩(34A)은 데이터 스타트 라인(33)으로부터 데이터 스타트 펄스(DSP)가 인가된 때에 클럭라인(37)으로부터의 데이터클럭(DCLK)에 맞추어 데이터버스(35)로부터 k개의 데이터라인분의 데이터를 입력하게 된다. k개의 데이터라인분의 데이터가 입력된 때에 제1 데이터 구동 IC 칩(34A)은 데이터 캐리 펄스(DCP)를 발생하고 그 데이터 캐리 펄스(DCP)를 제2 데이터 구동 IC 칩(34B)에 공급하게 된다. 제2 데이터 구동 IC 칩(34B)은 제1 데이터구동 IC 칩(34A)으로부터 데이터 캐리 펄스(DCP)가 인가된 때에 클럭라인(37)으로부터의 데이터클럭(DCLK)을 이용하여 데이터버스(35)로부터 k개의 데이터라인분의 데이터를 입력하게 된다. 아울러, 제2 데이터 구동 IC칩(34B)은 k개의 데이터라인분의 데이터가 입력된 후에 데이터 캐리 펄스(DCP)를 제3 데이터 구동 IC 칩(34C)에 공급하게 된다. 제2 데이터 구동 IC 칩(34B)에 직렬 접속되어진 제3 내지 제6 데이터 구동 IC 칩들(34C내지34F)은 순차적으로 제2 데이터 구동 IC 칩(34B)과 동일하게 구동되어 각각 k개의 데이터 라인분의 데이터를 입력하게 된다. 또한, 제1 내지 제6 데이터 구동 IC 칩들(34A내지34F) 각각은 출력 인에이블 신호(OE)가 인가될 때에 k개의 데이터라인들(DL1내지DLn) 각각에 데이터신호를 공급하게 된다. 데이터라인들 각각에 공급되는 데이터신호는 데이터 구동 IC 칩들(34A내지34F)에서 데이터가 아날로그 형태로 변환됨과 아울러 보정됨에 의하여 생성되게 된다.
또한, 액정패널 구동장치에는 제1 데이터 구동 IC 칩(34A)에 접속되어진 인에이블 라인(39)과 제6 데이터 구동 IC 칩(34F) 사이에 직렬 접속된 제1 내지 제5 지연기들(36A내지36E)이 추가로 포함되어 있다. 제1 지연기(36A)는 인에이블 라인(39)으로부터의 도9 에서와 같은 출력 인에이블 신호(OE)를 일정한 기간만큼 1차적으로 지연시키고 도9 에서와 같이 1차적으로 지연되어진 출력 인에이블 신호(이하 "1차 지연된 출력 인에이블 신호(DOE1)"라 함)를 제2 데이터 구동 IC 칩(34B) 및 제2 지연기(36B)에 공급하게 된다. 제2 지연기(36B)는 제1 지연기(36A)로부터의 1차 지연된 인에이블 신호(DOE1)를 일정한 기간만큼 2차적으로 지연시키고 도9 에서와 같이 2차적으로 지연되어진 출력 인에이블 신호(이하 "2차 지연된 출력 인에이블 신호(DOE2)"라 함)를 제3 데이터 구동 IC 칩(34C) 및 제3 지연기(36C)에 공급하게 된다. 제3 지연기(36C)는 제2 지연기(36B)로부터의 2차 지연된 인에이블신호(DOE2)를 일정한 기간만큼 3차적으로 지연시키고 도9 에서와 같이 3차적으로 지연되어진 출력 인에이블 신호(이하 "3차 지연된 출력 인에이블 신호(DOE3)"라 함)를 제4 데이터 구동 IC 칩(34D) 및 제4 지연기(36D)에 공급하게 된다. 제4 지연기(36D)는 제3 지연기(36C)로부터의 3차 지연된 인에이블 신호(DOE3)를 일정한 기간만큼 4차적으로 지연시키고 도9 에서와 같이 4차적으로 지연되어진 출력 인에이블 신호(이하 "4차 지연된 출력 인에이블 신호(DOE4)"라 함)를 제5 데이터 구동 IC 칩(34E) 및 제5 지연기(36E)에 공급하게 된다. 제5 지연기(36E)는 제4 지연기(36D)로부터의 4차 지연된 인에이블 신호(DOE4)를 일정한 기간만큼 5차적으로 지연시키고 도9 에서와 같이 5차적으로 지연되어진 출력 인에이블 신호(이하 "5차 지연된 출력 인에이블 신호(DOE5)"라 함)를 제6 데이터 구동 IC 칩(34F)에 공급하게 된다. 이들 제1 내지 제5 지연기들(36A내지36E)에 의하여 일정한 기간 만큼씩 순차적으로 인에이블 되는 6개의 출력 인에이블 신호들(OE,DOE1내지DOE5)이 제1 내지 제6 데이터구동 IC 칩들(34A내지34F)에 각각 공급되게 된다. 이들 6개의 출력 인에이블 신호들(OE,DOE1내지DOE6)에 의하여, 제1 내지 제6 데이터 구동 IC 칩들(34A내지34F) 각각은 일정한 기간 만큼씩의 시간을 두고 k개씩의 데이터신호를 출력하게 된다. 제1 내지 제5 지연기들(36A내지36E) 각각의 지연시간은 게이트라인을 통해 전송되는 스캐닝신호가 k개의 데이터라인들이 배열되어진 거리를 통과하는 기간에 해당하게 설정되게 된다. 이에 따라, 게이트라인(GL)의 시점 (즉 제1 영역의 시작부)으로부터 게이트라인(GL)의 종점(즉, 제6 영역의 종료부)까지 전달되는 스캐닝신호가 지연되더라도 그 지연되어진 스캐닝신호와 동기 되게 데이터신호들이 데이터라인들에 공급되게 된다. 이 결과, 액정패널(30)에 포함되어진 액정셀들(도시하지 않음) 각각에는 정확한 데이터신호가 공급되게 되고, 나아가 액정패널(30)에 표시되는 화상이 왜곡되지 않게 된다.
도10 은 도8 에 도시된 지연기들(36A내지36E)의 실시 예를 상세하게 도시한다. 도10 에 있어서, 지연기(36A내지36E)는 입력단자와 출력단자 사이에 접속되어진 저항(R1)과, 입력단자와 기저전압원(GND) 사이에 접속되어진 가변 캐패시터(CVC)를 구비한다. 저항(R1)은 고정된 저항값을 가지는 반면에 가변 캐패시터(CVC)는 제작자 또는 사용자의 조정에 의해 다양한 용량값을 가지게 된다. 이들 가변 캐패시터(CVC)의 용량값과 저항(R1)의 저항값의 곱에 해당하는 시간동안 입력단자에 공급되는 출력 인에이블 신호(OE)가 지연되게 된다. 이와 같이 구성되어진 지연기(36A내지36E)는 게이트라인(GL)의 지연특성변화에 적절하게 응답하게 된다.
도11 은 도8 에 도시된 지연기들(36A내지36E)의 다른 실시 예를 상세하게 도시한다. 도11 에 있어서, 지연기(36A내지36E)는 입력단자와 출력단자 사이에 접속되어진 가변 저항(VR)과, 입력단자와 기저전압원(GND) 사이에 접속되어진 캐패시터(C1)를 구비한다. 캐패시터(C1)는 고정된 용량값을 가지는 반면에 가변 저항(VR)은 제작자 또는 사용자의 조정에 의해 다양한 저항값을 가지게 된다. 이들 캐패시터(C1)의 용량값과 가변 저항(VR)의 저항값의 곱에 해당하는 시간동안 입력단자에 공급되는 출력 인에이블 신호(OE)가 지연되게 된다. 가변 저항(VR)의 저항값이 가변되므로 출력 인에이블 신호(OE)의 지연량은 조절되게 된다. 이에 따라,지연기(36A내지36E)는 게이트라인(GL)의 지연특성변화에 적절하게 응답하게 된다.
도12 은 도8 에 도시된 지연기들(36A내지36E)의 또 다른 실시 예를 상세하게 도시한다. 도12 에 있어서, 지연기(36A내지36E)는 입력단자와 출력단자 사이에 접속되어진 저항(R2)과, 입력단자와 기저전압원(GND) 사이에 접속되어진 캐패시터(C2)를 구비한다. 캐패시터(C2)와 저항(R2)은 각각 고정된 용량값 및 고정된 저항값을 가지게 된다. 이들 캐패시터(C2)와 저항(R2)에 의한 출력 인에이블 신호(OE)의 지연량은 일정하게 고정되게 된다. 그리고 출력 인에이블 신호(OE)의 지연량은 저항(R2)의 저항값과 캐패시터(C2)의 용량값의 곱에 의해 k개의 데이터 라인들(DL)이 배열되어진 거리에서의 스캐닝신호의 지연시간으로 결정되게 된다.
도13 에는 본 발명의 다른 실시 예에 따른 액정패널 구동장치가 도시되어 있다. 도13 에 도시된 액정패널 구동장치는 도8 에서의 제1 내지 제5 지연기들(36A내지36E)이 하나의 지연기(36)로 대치됨과 아울러 인에이블 라인(39)이 제1 내지 제5 데이터 구동 IC 칩들(34A내지34E)에 공통적으로 접속되어진 회로구성을 가진다. 이 지연기(36)는 인에이블 라인(39)으로부터의 출력 인에이블 신호(OE)를 게이트라인(GL)에서의 스캐닝신호의 지연시간 만큼 지연시키고 그 지연되어진 출력 인에이블 신호를 제6 데이터 구동 IC 칩(34F)에 공급하게 된다. 이에 따라, 제1 내지 제5 데이터 구동 IC 칩들(34A내지34E)은 동시에 k개씩의 데이터신호들을 액정패널(30)에 공급하게 되는 반면에 제6 데이터 구동 IC 칩(34F)은 게이트라인(GL)에서의 지연시간 후에 k개의 데이터신호들을 액정패널(30)에 공급하게 된다. 이러한 동작에 의해, 액정패널(30)에 포함되어진 액정셀들 각각에는 데이터신호가 정확하게인가되게 된다. 이 결과, 액정패널(30)에 표시되는 화상은 왜곡되지 않게 된다. 이러한 회로 구성을 가지는 본 발명의 다른 실시 예에 따른 액정패널 구동장치는 도8 에서의 액정패널 구동장치에 비하여 회로구성을 간소화 할 수 있다는 장점을 가지게 된다. 또한, 지연기(36)로서 도10 또는 도11 에서와 같은 가변형 지연기가 사용될 경우에 본 발명의 다른 실시 예에 따른 액정패널 구동장치는 게이트 라인의 지연특성 변화에 적응적으로 응답할 수 있게 된다.
전술한 바와 같이, 본 발명에서는 액정패널의 스캐닝배선에서의 지연특성에 따라 신호배선에 공급되어질 데이터신호들이 지연됨으로서 액정셀들에 충전되는 신호전압이 왜곡되지 않도록 한다. 이에 따라, 본 발명은 액정패널에 왜곡되지 않은 영상이 표시되도록 함과 아울러 액정패널의 좌측 및 우측에서의 광 투과도를 균일하게 할 수 있다. 이와 더불어, 본 발명에서는 데이터 구동 IC 칩들로부터 액정패널의 신호배선에 공급되는 신호전압들의 타이밍이 데이터 구동 IC 칩들과 그 칩들을 제어하는 회로들에 의해 조절됨으로써 액정패널의 패드영역을 최소화 되게 됨은 물론 액정패널의 유효 화면 영역이 커지게 된다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (9)

  1. 스캐닝배선과 신호배선과의 교차점들 각각에, 스캐닝배선과 신호배선에 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정패널을 구동하는 방법에 있어서,
    상기 스캐닝배선에 펄스 형태의 스캐닝 신호를 제공하는 단계와,
    상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 상기 신호배선에 일정한 기간씩의 시간을 두고 데이터 신호를 순차적으로 제공하는 단계를 포함하는 것을 특징으로 하는 액정패널 구동 방법.
  2. 스캐닝배선과 신호배선과의 교차점들 각각에, 스캐닝배선과 신호배선에 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정패널을 구동하는 방법에 있어서,
    상기 스캐닝배선에 펄스 형태의 스캐닝 신호를 제공하는 단계와,
    상기 신호배선에 데이터 신호들을 제공하는 단계와,
    상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 상기 스캐닝배선의 종단부와 교차하는 신호배선에 공급되는 데이터 신호들을 일정한 기간씩 시간을 두고 순차적으로 지연시키는 단계를 포함하는 것을 특징으로 하는 액정패널 구동 방법.
  3. 스캐닝배선과 신호배선과의 교차점들 각각에, 스캐닝배선과 신호배선에 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정패널을 구동하는 장치에 있어서,
    상기 스캐닝배선에 펄스 형태의 스캐닝 전압을 공급하는 스캐닝측 구동수단과,
    상기 신호배선에 상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 일정한 기간씩의 시간을 두고 데이터 신호들을 순차적으로 공급하는 신호측 구동수단을 구비하는 것을 특징으로 하는 액정패널 구동장치.
  4. 제 3 항에 있어서,
    상기 신호측 구동수단이,
    상기 신호배선을 일정한 영역씩 분할하고 그 분할된 영역들에 상기 데이터 신호들을 공급하는 다수의 신호배선 구동 셀 들과,
    상기 다수의 신호배선 구동 셀 들이 상기 데이터 신호들을 상기 신호배선에 순차적으로 공급하게끔 상기 신호배선 구동 셀 들을 구동하는 제어수단을 구비하는 것을 특징으로 하는 액정패널 구동장치.
  5. 제 4 항에 있어서,
    상기 제어수단이 상기 신호배선 구동 셀 들의 상기 데이터 신호의 출력시점을 제어하는 출력 인에이블 신호가 일정한 기간씩의 시간을 두고 상기 신호배선 구동 셀 들에 공급되게 하는 지연기를 구비하는 것을 특징으로 하는 액정패널 구동장치.
  6. 스캐닝배선과 신호배선과의 교차점들 각각에, 스캐닝배선과 신호배선에 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정패널을 구동하는 장치에 있어서,
    상기 스캐닝배선에 펄스 형태의 스캐닝 신호를 공급하는 스캐닝측 구동수단과,
    상기 신호배선에 데이터 신호들을 공급하는 신호측 구동수단과,
    상기 스캐닝배선의 종단부와 교차하는 신호배선에 공급되는 데이터 신호들중 적어도 어느하나가 상기 스캐닝배선에 제공되는 스캐닝신호의 지연만큼 지연되게 하는 타이밍 조절수단을 구비하는 것을 특징으로 하는 액정패널 구동장치.
  7. 제 6 항에 있어서,
    상기 신호측 구동수단이 상기 신호배선을 일정한 영역씩 분할하고 그 분할된 영역들에 데이터 신호들을 공급하는 다수의 신호배선 구동 셀 들을 구비하는 것을 특징으로 하는 액정패널 구동장치.
  8. 제 7 항에 있어서,
    상기 타이밍 조절수단은 상기 출력 인에이블 신호가 상기 스캐닝배선의 종단부에 위치하는 신호배선 구동 셀에 일정한 기간동안 후에 공급되게 하는 지연기를구비하는 것을 특징으로 하는 액정패널 구동장치.
  9. 스캐닝배선과 신호배선과의 교차점들 각각에, 스캐닝배선과 신호배선에 접속되어진 박막 트랜지스터들과 함께 액정셀이 마련된 매트릭스 타입 액정패널과,
    상기 스캐닝배선에 펄스 형태의 스캐닝 신호를 공급하는 스캐닝측 구동수단과,
    상기 신호배선에 데이터 신호들을 공급하는 다수의 신호 구동 회로들과,
    상기 다수의 신호 구동 회로들중 적어도 하나의 데이터 신호가 일정시간 경과 후 공급되도록 제어하기 위하여 상기 다수의 신호 구동 회로들중 적어도 하나에 접속되어진 지연회로를 구비하는 것을 특징으로 하는 액정패널 구동장치.
KR10-1998-0024626A 1998-06-27 1998-06-27 액정패널구동방법및장치 KR100430093B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR10-1998-0024626A KR100430093B1 (ko) 1998-06-27 1998-06-27 액정패널구동방법및장치
US09/327,282 US7164405B1 (en) 1998-06-27 1999-06-04 Method of driving liquid crystal panel and apparatus
JP17669899A JP3333470B2 (ja) 1998-06-27 1999-06-23 液晶パネル駆動方法及び装置
GB9914982A GB2339952B (en) 1998-06-27 1999-06-25 Method of driving liquid crystal panel and apparatus thereof
FR9908137A FR2780541B1 (fr) 1998-06-27 1999-06-25 Procede et dispositif d'affichage a cristaux liquides
DE19929677A DE19929677B4 (de) 1998-06-27 1999-06-28 Verfahren zur Ansteuerung von Flüssigkristallanzeigen und Vorrichtung dafür

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-1998-0024626A KR100430093B1 (ko) 1998-06-27 1998-06-27 액정패널구동방법및장치

Publications (2)

Publication Number Publication Date
KR20000003396A KR20000003396A (ko) 2000-01-15
KR100430093B1 true KR100430093B1 (ko) 2004-07-16

Family

ID=19541162

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1998-0024626A KR100430093B1 (ko) 1998-06-27 1998-06-27 액정패널구동방법및장치

Country Status (1)

Country Link
KR (1) KR100430093B1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670040B1 (ko) * 1998-07-27 2007-12-11 삼성전자주식회사 박막트랜지스터액정표시장치
KR20030073073A (ko) * 2002-03-08 2003-09-19 비오이 하이디스 테크놀로지 주식회사 액정 표시 장치의 게이트 구동신호 발생회로
KR20030073074A (ko) * 2002-03-08 2003-09-19 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 구동방법 및 그 회로
KR100927262B1 (ko) * 2002-11-20 2009-11-18 하이디스 테크놀로지 주식회사 액정표시장치
KR100884998B1 (ko) * 2007-08-29 2009-02-20 엘지디스플레이 주식회사 액정 표시 장치의 데이터 구동 장치 및 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649383A (en) * 1982-12-29 1987-03-10 Sharp Kabushiki Kaisha Method of driving liquid crystal display device
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
JPH06105263A (ja) * 1992-09-17 1994-04-15 Fuji Xerox Co Ltd 液晶ディスプレイ装置
JPH08184803A (ja) * 1994-12-28 1996-07-16 Sharp Corp 表示駆動装置
JPH08262994A (ja) * 1995-03-20 1996-10-11 Fujitsu General Ltd 表示パネル

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4649383A (en) * 1982-12-29 1987-03-10 Sharp Kabushiki Kaisha Method of driving liquid crystal display device
US4750813A (en) * 1986-02-28 1988-06-14 Hitachi, Ltd. Display device comprising a delaying circuit to retard signal voltage application to part of signal electrodes
JPH06105263A (ja) * 1992-09-17 1994-04-15 Fuji Xerox Co Ltd 液晶ディスプレイ装置
JPH08184803A (ja) * 1994-12-28 1996-07-16 Sharp Corp 表示駆動装置
JPH08262994A (ja) * 1995-03-20 1996-10-11 Fujitsu General Ltd 表示パネル

Also Published As

Publication number Publication date
KR20000003396A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
JP4083581B2 (ja) シフトレジスタ及びこれを利用した液晶表示装置
US9153189B2 (en) Liquid crystal display apparatus
US7696974B2 (en) Method of driving a shift register, a shift register, a liquid crystal display device having the shift register
US7312775B2 (en) Electro-optical device, and electronic apparatus and display driver IC using the same
US20030160753A1 (en) Display line drivers and method for signal propagation delay compensation
US7164405B1 (en) Method of driving liquid crystal panel and apparatus
US20060114209A1 (en) Gate line driving circuit, display device having the same, and apparatus and method for driving the display device
EP2017817A1 (en) Liquid crystal display device and driving method thereof
KR20050091378A (ko) 시프트 레지스터 및 이를 포함하는 표시 장치
CN102426826A (zh) 显示控制器、显示装置、显示系统及显示装置的控制方法
JP2005099570A (ja) 表示ドライバ、電気光学装置及び電気光学装置の駆動方法
US20070080921A1 (en) LCD gate driver circuitry having adjustable current driving capacity
KR100789153B1 (ko) 쉬프트 레지스터와 이를 구비하는 액정 표시 장치
KR100430093B1 (ko) 액정패널구동방법및장치
US20060284663A1 (en) Timing control circuit and method
KR100933449B1 (ko) 액정 표시 패널의 구동 방법 및 장치
KR100333986B1 (ko) 킥백 전압 보상을 위한 박막 트랜지스터 액정 표시 장치구동 회로
KR20090114767A (ko) 액정표시장치
KR100529554B1 (ko) 계조전압가변회로를포함하는액정표시장치
KR100537886B1 (ko) 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치
KR100709702B1 (ko) 데이터 충전 시간을 보상하는 액정표시장치
KR100767373B1 (ko) 액정 표시 장치의 구동 장치
KR100326201B1 (ko) 액정패널 구동방법 및 장치
KR20030068632A (ko) 게이트 구동 전압 발생 회로 및 이를 이용한 액정 표시 장치
KR20070067956A (ko) 액정 표시 장치 및 그 구동방법

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment
FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170320

Year of fee payment: 14

EXPY Expiration of term