KR100537886B1 - 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 - Google Patents

게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 Download PDF

Info

Publication number
KR100537886B1
KR100537886B1 KR1019980024311A KR19980024311A KR100537886B1 KR 100537886 B1 KR100537886 B1 KR 100537886B1 KR 1019980024311 A KR1019980024311 A KR 1019980024311A KR 19980024311 A KR19980024311 A KR 19980024311A KR 100537886 B1 KR100537886 B1 KR 100537886B1
Authority
KR
South Korea
Prior art keywords
gate
duty ratio
liquid crystal
voltage
output
Prior art date
Application number
KR1019980024311A
Other languages
English (en)
Other versions
KR20000003152A (ko
Inventor
윤인선
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1019980024311A priority Critical patent/KR100537886B1/ko
Publication of KR20000003152A publication Critical patent/KR20000003152A/ko
Application granted granted Critical
Publication of KR100537886B1 publication Critical patent/KR100537886B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치를 개시한다. 이러한 박막 트랜지스터 액정 표시 장치는 컴퓨터 시스템 등과 같은 외부 장치로부터 타이밍 신호를 입력받아서 게이트 클럭을 포함하는 각종 신호를 출력하는 타이밍 컨트롤러(20)와, 타이밍 컨트롤러(20)로부터 출력되는 게이트 클럭을 입력받아서 사용자의 입력에 따라 게이트 클럭의 듀티 비를 변경하여 게이트 온 이네이블 신호로 출력하는 듀티 비 변경부를 포함한다. 또한, 게이트 온 전압을 포함하는 각종 전압의 기준 전압을 생성하여 출력하는 기준 전압 발생부와, 듀티 비 변경부로부터 출력되는 게이트 온 이네이블 신호에 따라서 기준 전압 발생부로부터 출력되는 게이트 온 전압의 기준 전압 제어하여 액정 패널로 게이트 온 전압을 출력하는 게이트 구동부를 더 포함한다. 이러한 박막 트랜지스터 액정 표시 장치는 게이트 온 이네이블 신호의 듀티 비를 사용자가 쉽게 조절할 수 있게 함으로서, 플리커나 크로스토크가 개선된다.

Description

게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치
이 발명은 박막 트랜지스터 액정 표시 장치에 관한 것으로서, 더욱 상세하게 말하자면 게이트 온 전압 파형 조절이 용이한 박막 트랜지스터 액정 표시 장치에 관한 것이다.
이하, 첨부된 도면을 참조로 하여 종래의 박막 트랜지스터 액정 표시 장치에 대하여 설명한다.
도 1은 종래 박막 트랜지스터 액정 표시 장치의 블록도이다.
도 1에 도시되어 있듯이, 종래 박막 트랜지스터 액정 표시 장치는 다수의 박막 트랜지스터와 액정을 통하여 화면을 표시하는 액정 패널(1)과, 액정 패널(1)의 주사선을 구동하는 게이트 구동부(3)와, 액정 패널(1)의 데이터 신호선을 구동하는 소스 구동부(5)와, 외부 장치로부터 액정 패널(1) 상의 화면 표시에 필요한 입력 신호를 받아서 게이트 구동부(3)와, 소스 구동부(5)의 타이밍을 처리하는 타이밍 컨트롤러(7)와, 게이트 구동부(3)와 소스 구동부(5)에서 사용되는 기준 전압을 생성하는 기준 전압 발생부(9)와, 소스 구동부(5)에서 사용되는 계조 전압을 발생하는 계조 전압 발생부(11)를 포함한다.
타이밍 컨트롤러(7)는 외부 장치, 예를 들어 컴퓨터 등의 시스템으로부터 화상 표시에 필요한 기본적인 타이밍 신호를 입력 받아서 구동 방법에 따라 액정 패널(1)을 구동하는데 필요한 각종 제어 신호를 게이트 구동부(3)와 소스 구동부(5) 및 기준 전압 구동부(9)로 공급한다.
한편, 기준 전압 발생부(9)는 게이트 구동부(3)가 액정 패널(1)로 출력하는 게이트 온 전압(Von), 게이트 오프 전압, 그리고 공통 전압의 기준 전압을 생성한다.
소스 구동부(5)는 타이밍 컨트롤러(7)로부터 공급되는 디지털 데이터를 입력받아서, 해당 데이터로 액정 패널(1)을 구동하고, 게이트 구동부(3)는 소스 구동부(5)로부터 데이터가 액정 패널(1)의 화소로 전달될 수 있도록 박막 트랜지스터를 온 시키는 역할을 한다.
한편, 타이밍 컨트롤러(7)로부터 게이트 구동부(3)로 출력되는 신호 중 게이트 온 이네이블(OE:gate On Enable) 신호는 게이트 구동부(3)로부터 액정 패널(1)로 출력되는 게이트 온 전압(Von)이 지연됨으로써 다음 라인의 게이트 온 전압과 겹치는 것을 방지하고, 또한 킥백(kickback) 전압을 보상하기 위하여 게이트 온 전압의 파형을 변화시키는 신호이다.
첨부한 도 2에 도시되어 있듯이, 게이트 온 이네이블(OE) 신호의 펄스 폭(A)은 게이트 온 전압(Von) 신호의 하이 레벨(high level)의 끝을 해당 폭(A)만큼 자르는 것으로 작용하여, 플리커(flicker)나 크로스토크(crosstalk)를 최적화시킨다.
타이밍 컨트롤러(7)로부터 게이트 구동부(3)로 공급되는 게이트 온 이네이블(OE) 신호는 보통 3개의 신호이며, 각 게이트 온 이네이블(OE) 신호의 펄스 폭은 게이트 온 전압(Von)을 자르는 폭에 해당하게 특정되어 있다.
결국, 타이밍 컨트롤러(7)로부터 공급되는 3개의 게이트 온 이네이블(OE) 신호의 펄스 폭은 변화시킬 수가 없기 때문에, 게이트 구동부(3)는 이처럼 특정된 펄스 폭을 사용하여 게이트 온 전압(Von)의 파형을 변화시켜서 플리커나 크로스토크를 보상해야 한다.
그러나 상기한 종래의 기술에서, 펄스 폭이 특정된 게이트 온 이네이블(OE) 신호로 플리커나 크로스토크를 보상하는 데에는 한계가 있다.
따라서, 이 발명의 목적은 상기한 종래의 문제점을 해결하기 위한 것으로서, 게이트 온 이네이블(OE) 신호의 듀티 비(duty ratio)를 사용자가 쉽게 조절할 수 있게 함으로서, 결과적으로 게이트 온 전압(Von)의 파형을 쉽게 조절하는 박막 트랜지스터 액정 표시 장치를 제공하는 데 있다.
상기한 목적을 달성하기 위한 수단으로서 이 발명은 사용자 입력에 따라서 타이밍 컨트롤러로부터 입력되는 게이트 클럭의 듀티 비를 변화시켜서 게이트 구동부로 출력하는 듀티 비 변경부를 포함한다.
여기에서, 종래 타이밍 컨트롤러로부터 게이트 구동부로 출력되는 게이트 온 이네이블 신호는 제거되고, 듀티 비 변경부로부터 듀티 비가 변경되어 출력되는 신호가 새로운 게이트 온 이네이블 신호로서 게이트 구동부로 입력된다.
이하, 이 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 이 발명을 용이하게 실시할 수 있는 실시예를 첨부된 도면을 참조로 하여 상세히 설명한다.
도 3은 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치의 블록도이다.
도 3에 도시되어 있듯이, 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치는 컴퓨터 시스템 등과 같은 외부 장치로부터 타이밍 신호를 입력받아서 게이트 클럭(CPV)을 포함하는 각종 신호를 출력하는 타이밍 컨트롤러(20)와, 타이밍 컨트롤러(20)로부터 출력되는 게이트 클럭(CPV)을 입력받아서 사용자의 입력에 따라 게이트 클럭(CPV)의 듀티 비를 변경하여 게이트 온 이네이블(OE) 신호로 출력하는 듀티 비 변경부(30)와, 게이트 온 전압을 포함하는 각종 전압의 기준 전압을 생성하여 출력하는 기준 전압 발생부(40)와, 듀티 비 변경부(30)로부터 출력되는 게이트 온 이네이블(OE) 신호에 따라서 기준 전압 발생부(40)로부터 출력되는 게이트 온 전압의 기준 전압 제어하여 액정 패널(60)로 게이트 온 전압(Von)을 출력하는 게이트 구동부(50)를 포함한다.
여기에서, 게이트 클럭(CPV)은 듀티 비가 50%이다.
도 4는 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치의 듀티 비 변경부(30)의 회로도이다.
도 4에 도시되어 있듯이, 듀티 비 변경부(30)는 입력 펄스의 폭을 변경하여 출력하는 펄스폭 변경 IC(Integrated Circuit)(300)를 사용한다.
이러한 IC(300)로는 74시리즈 중 74HC123 IC를 사용하는데, 이 IC는 단안정 멀티바이브레이터(multivibrator)로서 입력 펄스의 듀티 비를 조정하는 IC이다.
타이밍 컨트롤러(20)로부터 출력되는 게이트 클럭(CPV)은 펄스폭 변경 IC(300)의 /Q 단자로 입력되고, A 단자와 GND 단자는 접지된다.
IC(300)의 Vcc 단자는 전원 전압(VCC)에 연결되고, CEXT 단자와 REXT 단자 사이에는 캐패시터(C1)가 연결되어 있다. 또한, REXT 단자와 전원 전압(VCC) 사이에는 가변 저항(VR1)이 연결되어 있고, CLR 단자는 전원 전압(VCC)에 연결되어 있다.
펄스폭 변경 IC(300)로부터 출력되어 게이트 구동부(50)로 입력되는 게이트 온 이네이블(OE) 신호는 B 단자로부터 출력된다.
한편, 펄스폭 변경 IC(300)는 입력 게이트 클럭(CPV) 신호의 듀티 비를 변경하여 게이트 온 이네이블(OE) 신호로서 출력하는데, 이 때 게이트 클럭(CPV) 신호의 듀티 비는 50%이고, 변경되는 게이트 온 이네이블(OE) 신호의 듀티 비는 가변 저항(VR1)의 저항값에 따라 달라진다.
이 때, 게이트 클럭(CPV)과 게이트 온 이네이블(OE) 신호의 듀티 비는 다르지만, 그 주기는 같다.
이러한 가변 저항(VR1)은 사용자에 의하여 그 저항값이 변경된다.
이하, 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치의 동작에 대하여 설명한다.
먼저, 타이밍 컨트롤러(20)는 듀티 비가 50%인 게이트 클럭(CPV)을 듀티 비 변경부(30)로 출력하고, 듀티 비 변경부(30)의 펄스폭 변경 IC(300)는 /Q 단자로 게이트 클럭(CPV) 신호를 입력받아서 가변 저항(VR1)의 저항값에 따라 게이트 클력(CPV)의 듀티 비를 변경하여 게이트 온 이네이블(OE1) 신호를 게이트 구동부(50)로 출력한다.
이 때, 출력되는 게이트 온 이네이블(OE1) 신호의 파형이 첨부한 도 5에 도시되어 있고, 게이트 클럭(CPV)의 듀티가 50%인데 반하여 게이트 온 이네이블(OE1) 신호의 듀티는 50%보다 크다.
게이트 구동부(50)는 듀티 비가 변경된 게이트 온 이네이블(OE1) 신호를 듀티 비 변경부(30)로부터 입력받고, 또한 기준 전압 발생부(40)로부터 게이트 온 전압(Von)의 기준 전압을 입력받아서 게이트 온 이네이블(OE1) 신호에 따라 파형을 변경시켜 게이트 온 전압(Von1)으로 액정 패널(60)로 인가한다.
한편, 사용자가 상기한 상태에서 가변 저항(VR1)의 저항값을 변경하면, 펄스폭 변경 IC(300)는 변경된 저항값에 따라 듀티 비가 변경된 게이트 온 이네이블(OE2) 신호를 게이트 구동부(50)로 출력하며, 이러한 게이트 온 이네이블(OE2) 신호가 도 5에 도시되어 있고, 이 신호는 상기에서 출력된 게이트 온 이네이블(OE1) 신호의 듀티 비와 달라진다.
게이트 구동부(50)는 상기한 바와 마찬가지로, 듀티 비가 변경된 게이트 온 이네이블(OE2) 신호를 입력받아서 게이트 온 전압(Von)의 기준 전압의 파형을 변경시켜 게이트 온 전압(Von2)으로 액정 패널(60)에 인가한다.
한편, 게이트 온 이네이블(OE1) 신호에서 하이 레벨을 유지하는 시간을 D1이라고 하고, 게이트 온 이네이블(OE2) 신호에서 하이 레벨을 유지하는 시간을 D2라고 할 때, D2의 시간과 D1의 시간을 적절히 조절하여 액정 패널(60)의 크로스토크와 플리커를 개선시킨다.
결국, 가변 저압(VR1)의 저항값이 변경되면, 이에 따라서 출력되는 게이트 온 이네이블(OE) 신호의 듀티 비가 변경되고, 최종적으로 게이트 구동부(50)로부터 액정 패널(60)에 인가되는 게이트 온 전압(Von)의 파형이 변경된다.
따라서, 사용자는 듀티 비 변경부(30)의 가변 저항(VR1)의 저항값을 변경하면서, 액정 패널(60)에 표시되는 화면 상태를 확인한다.
결과적으로, 사용자가 액정 패널(60)에 인가되는 게이트 온 전압(Von)의 파형을 조절하여 액정 패널(60)의 플리커나 크로스토크를 개선하는 효과가 있다.
이상에서와 같이 이 발명의 실시예에서, 게이트 온 이네이블 신호의 듀티 비를 사용자가 쉽게 조절할 수 있게 함으로서, 플리커나 크로스토크를 개선시키는 박막 트랜지스터 액정 표시 장치를 제공할 수 있다.
비록, 이 발명이 가장 실제적이며 바람직한 실시예를 참조하여 설명되었지만, 이 발명은 상기 개시된 실시예에 한정되지 않으며, 후술되는 특허청구범위 내에 속하는 다양한 변형 및 등가물들도 포함한다.
도 1은 종래 박막 트랜지스터 액정 표시 장치의 블록도이고,
도 2는 종래 박막 트랜지스터 액정 표시 장치의 게이트 온 전압 파형을 도시한 도면이고,
도 3은 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치의 블록도이고,
도 4는 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치의 듀티 비 변경부의 회로도이고,
도 5는 이 발명의 실시예에 따른 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정 표시 장치의 게이트 온 전압 파형을 도시한 도면이다.

Claims (3)

  1. 외부 장치로부터 신호를 입력받아서 게이트 클럭을 포함하는 각종 신호를 출력하는 타이밍 컨트롤러와,
    상기 타이밍 컨트롤러로부터 출력되는 게이트 클럭을 입력받아서 사용자의 입력에 따라 상기 게이트 클럭의 듀티 비를 변경하여 게이트 온 이네이블 신호로 출력하는 듀티 비 변경부와,
    게이트 온 전압을 포함하는 각종 전압의 기준 전압을 생성하여 출력하는 기준 전압 발생부와,
    상기 듀티 비 변경부로부터 출력되는 게이트 온 이네이블 신호에 따라서 상기 기준 전압 발생부로부터 입력되는 게이트 온 전압의 기준 전압의 파형을 변경하여 게이트 온 전압으로 액정 패널로 인가하는 게이트 구동부를 포함하는 박막 트랜지스터 액정 표시 장치.
  2. 제1항에 있어서,
    상기한 듀티 비 변경부는 상기 게이트 클럭의 펄스폭을 변경하여 출력하는 펄스폭 변경 IC를 포함하는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치.
  3. 제2항에 있어서,
    상기한 듀티 비 변경부는 사용자에 의하여 저항값의 변경이 가능한 가변 저항을 포함하고, 상기 가변 저항의 저항값 변경에 따라 상기 펄스폭 변경 IC에 의해 펄스폭이 변경되는 것을 특징으로 하는 박막 트랜지스터 액정 표시 장치.
KR1019980024311A 1998-06-26 1998-06-26 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치 KR100537886B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980024311A KR100537886B1 (ko) 1998-06-26 1998-06-26 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980024311A KR100537886B1 (ko) 1998-06-26 1998-06-26 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치

Publications (2)

Publication Number Publication Date
KR20000003152A KR20000003152A (ko) 2000-01-15
KR100537886B1 true KR100537886B1 (ko) 2006-03-14

Family

ID=19540901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980024311A KR100537886B1 (ko) 1998-06-26 1998-06-26 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치

Country Status (1)

Country Link
KR (1) KR100537886B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719612A (zh) * 2016-04-08 2016-06-29 深圳市华星光电技术有限公司 液晶面板的驱动电路及其驱动方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100806904B1 (ko) * 2001-10-30 2008-02-22 삼성전자주식회사 액정표시장치의 구동 장치
KR100920375B1 (ko) * 2002-12-26 2009-10-07 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
KR100922788B1 (ko) * 2003-02-19 2009-10-21 엘지디스플레이 주식회사 액정표시장치 및 그의 구동방법
KR101265333B1 (ko) * 2006-07-26 2013-05-20 엘지디스플레이 주식회사 액정표시장치 및 그의 구동 방법
KR102071939B1 (ko) 2013-05-23 2020-02-03 삼성디스플레이 주식회사 표시 장치

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0104724A2 (en) * 1982-08-30 1984-04-04 Unisys Corporation Visual display unit with colour control circuit
JPH08110766A (ja) * 1995-09-04 1996-04-30 Seiko Epson Corp 駆動装置
KR19980054998A (ko) * 1996-12-27 1998-09-25 김광호 액정표시소자용 구동회로
KR19990009165A (ko) * 1997-07-08 1999-02-05 윤종용 게이트 신호를 가변하는 액정 표시 장치
KR19990016186A (ko) * 1997-08-13 1999-03-05 윤종용 액정 표시 장치의 구동 방법
KR19990049801A (ko) * 1997-12-15 1999-07-05 윤종용 게이트 온 인에이블 신호의 펄스-폭 제어장치를 갖는 액정표시장치 모듈

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0104724A2 (en) * 1982-08-30 1984-04-04 Unisys Corporation Visual display unit with colour control circuit
JPH08110766A (ja) * 1995-09-04 1996-04-30 Seiko Epson Corp 駆動装置
KR19980054998A (ko) * 1996-12-27 1998-09-25 김광호 액정표시소자용 구동회로
KR19990009165A (ko) * 1997-07-08 1999-02-05 윤종용 게이트 신호를 가변하는 액정 표시 장치
KR19990016186A (ko) * 1997-08-13 1999-03-05 윤종용 액정 표시 장치의 구동 방법
KR19990049801A (ko) * 1997-12-15 1999-07-05 윤종용 게이트 온 인에이블 신호의 펄스-폭 제어장치를 갖는 액정표시장치 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105719612A (zh) * 2016-04-08 2016-06-29 深圳市华星光电技术有限公司 液晶面板的驱动电路及其驱动方法
US10276110B2 (en) 2016-04-08 2019-04-30 Shenzhen China Start Optoelectronics Technology Co., Ltd Liquid crystal panel driver and method for driving the same

Also Published As

Publication number Publication date
KR20000003152A (ko) 2000-01-15

Similar Documents

Publication Publication Date Title
KR100306197B1 (ko) 인터페이스 회로 및 액정구동회로
KR0176295B1 (ko) 액정 표시 장치
KR100537886B1 (ko) 게이트 온 전압 파형 조절이 가능한 박막 트랜지스터 액정표시장치
KR100864491B1 (ko) 액정 표시 장치의 구동 장치
US20060284663A1 (en) Timing control circuit and method
KR100781416B1 (ko) 액정 표시장치의 플리커 보상회로
EP1659563A1 (en) Driving circuit for liquid crystal displays with relative brightness adjustment
KR100529554B1 (ko) 계조전압가변회로를포함하는액정표시장치
KR100483527B1 (ko) 액정표시장치의데이터전압인가방법
KR20000050469A (ko) 액정패널 구동장치
JP3809258B2 (ja) Ｌｃｄ駆動電圧発生回路
JP3108293B2 (ja) 液晶駆動回路
KR100502795B1 (ko) 게이트 온 인에이블 신호의 펄스-폭 제어장치를 갖는 액정표시장치 모듈
KR100430093B1 (ko) 액정패널구동방법및장치
KR0147119B1 (ko) 누설전류 보상을 위한 액정구동장치
KR100767373B1 (ko) 액정 표시 장치의 구동 장치
KR940013190A (ko) 표시장치의 구동회로
JP3460847B2 (ja) 画像表示装置
JPH0843792A (ja) 薄膜トランジスタ型液晶表示装置の電力駆動回路
KR20010082963A (ko) 데이터 충전 시간을 보상하는 액정표시장치
KR100495805B1 (ko) 게이트온전압발생회로
KR100476595B1 (ko) 액정표시장치
KR100296552B1 (ko) 동기신호를이용한해상도검출장치및그방법
KR20020059476A (ko) 박막 트랜지스터 액정 디스플레이 장치의 게이트 구동회로 및 그의 구동 방법
KR20020053577A (ko) 패널내 배선 및 보정회로를 포함한 액정표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121115

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee