KR100306197B1 - 인터페이스 회로 및 액정구동회로 - Google Patents

인터페이스 회로 및 액정구동회로 Download PDF

Info

Publication number
KR100306197B1
KR100306197B1 KR1019980046077A KR19980046077A KR100306197B1 KR 100306197 B1 KR100306197 B1 KR 100306197B1 KR 1019980046077 A KR1019980046077 A KR 1019980046077A KR 19980046077 A KR19980046077 A KR 19980046077A KR 100306197 B1 KR100306197 B1 KR 100306197B1
Authority
KR
South Korea
Prior art keywords
circuit
signal
input
liquid crystal
interface circuit
Prior art date
Application number
KR1019980046077A
Other languages
English (en)
Other versions
KR19990037514A (ko
Inventor
요시노리 오가와
타쿠야 와타나베
시게키 타마이
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR19990037514A publication Critical patent/KR19990037514A/ko
Application granted granted Critical
Publication of KR100306197B1 publication Critical patent/KR100306197B1/ko

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3685—Details of drivers for data electrodes
    • G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/003—Changing the DC level
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H03K5/082—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding with an adaptive threshold
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0289—Details of voltage level shifters arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/08—Details of image data interface between the display device controller and the data line driver circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

입력된 저진폭의 디지털 신호에 대해 레벨시프트를 행하고, 이 입력된 디지털 신호보다 고진폭의 디지털 신호를 출력하는 인터페이스 회로에 있어서, 로우패스 필터로 이루어지는 필터 회로와, 복수의 비교기로 이루어지는 비교회로를 구비한다. 각 비교기에 있어서, 비반전입력단자에는, 저진폭의 디지털 신호가 각각 공급되는 한편, 반전입력단자에는, 비반전입력에 공급되는 디지털 신호중 소정의 디지털 신호를 필터 회로에 통과시킴으로써 얻어지는 기준전압신호가 각각 공통으로 공급된다. 이에 따라, EMI 노이즈의 저감화를 도모하고, 또한 표시데이터 입력본수의 증가에 따른 여러가지 문제점을 제거한 인터페이스 회로 및 액정표시 구동회로를 제공할 수 있다.

Description

인터페이스 회로 및 액정구동회로
본 발명은, 복수의 저진폭의 디지털 입력신호를 비교회로에서 인터페이스하고, 입력된 디지털 신호를 비교회로에서 레벨시프트시켜 증폭, 출력하는 인터페이스 회로에 관한 것으로, 특히, 액정구동회로에 내장되고, EMI(Electro-Magnetic Interference : 외부에 대한 전자적인 방해, 간섭 등의 방출현상의 총칭) 노이즈의 저감화를 목적으로 하는 인터페이스 회로 및 액정구동회로에 관한 것이다.
종래의 TFT(thin film transistor)-LCD (liquid crystaI display) 모듈에 대해, 도 40을 참조하여 이하에 설명한다. 여기서, 모듈(Module)이란, 복수개의 모듈을 조합시키는 것 만으로, 예컨대 텔레비젼이나 퍼스널 컴퓨터 등의 대형 시스템을 형성할 수 있는 필요조건을 만족하는 독립단위를 나타낸다.
상기 TFT-LCD 모듈(501)은, 도 40에 도시한 바와 같이, 콘트롤러(510), 액정구동 전원회로(520), 게이트 드라이버군(게이트전극 구동회로)(530), 소스드라이버군(소스전극구동회로)(540), 및 액정패널(550)을 구비하고 있다.
콘트롤러(510)는, 외부(호스트 시스템)로 부터의 동기신호를 기준으로 하여, 게이트 드라이버군(530)에서의 주사펄스의 발생과 소스드라이버군(540)에서의 Nbit 표시 데이터신호 및 구동제어신호의 타이밍제어를 행한다. 액정구동 전원회로(52)는, 외부의 전원으로 부터 전력을 받아, 게이트 드라이버군(530) 및 소스드라이버군(540)과 공통전극(common electrode)에 전원공급을 행한다.
게이트 드라이버군(530)은, m개의 게이트 드라이버 G1∼Gm으로 구성된다. 게이트드라이버 G1∼Gm은, 액정패널(550)의 게이트 버스라인(도 41에는, 수평방향으로 복수 제공됨)을 구동하는 출력수가 많은 드라이버로서, 통상적으로 게이트드라이버로 불리운다. 또한, 이 게이트드라이버는, LSI칩의 각 입출력단자와 다른 구성부품의 전극을 접속하기 때문에, 절연필름상에 미세간격으로 레이아웃된 동박배선으로 이루어지는 테이프캐리어로 불리우는 필름 및, LSI칩의 고정과 방습을 목적으로 하는 밀봉 수지로 구성된다(도시하지 않음).
또한, 이와 마찬가지로, 소스드라이버군(540)도 n개의 소스드라이버 S1∼Sn으로 구성된다. 소스드라이버 S1∼Sn은, 액정패널(550)의 소스 버스라인(도 41에는, 수직방향으로 복수 제공됨)을 구동하는 출력수가 많은 드라이버로, 통상적으로 소스드라이버로 불리우고 있다. 또한, 이 소스드라이버는, LSI칩의 각 입출력단자와 다른 구성부품의 전극을 접속하기 때문에, 절연필름상에 미세간격으로 레이아웃된 동박배선으로 이루어지는 테이프캐리어로 불리우는 필름 및, 칩의 고정과 방습을 목적으로 하는 밀봉 수지로 구성된다(도시하지 않음).
상기 액정패널(550)은, 도 41에 도시한 바와 같이, TFT 액정패널의 등가회로로 표시된다. 상기 액정패널(550)에 있어서, 복수의 TFT가 매트릭스형태로 형성되어 있고, 각 TFT에는, 각 화소에 대응하여 형성되는 표시전극이 접속된다. 또한, 이 표시전극에 대향하는 위치에 공통전극이 형성된다. 이 공통전극은 모든 화소에 공통인 전극으로 된다.
TFT의 게이트전극에 플러스의 전압이 인가되면(통상, 게이트 드라이버로부터 신호가 공급된다), TFT가 ON으로 된다. 또한, 소스 버스라인에 인가된 전압에 의해, 표시전극과 공통전극간에 형성된 액정 부하용량이 충전된다.
게이트전극에 마이너스의 전압이 인가되면, TFT가 OFF로 되어, 그 시점에서 인가되어 있는 전압이 표시전극과 공통전극간의 액정부하용량으로 유지된다.
인가될 전압이 소스전극에 제공된 상태(통상, 소스드라이버로 부터 신호가 공급된다)에서, 게이트전압을 제어함으로써, 화소에 임의의 전압을 유지시킬 수 있다. 이 유지전압에 따라 액정의 투과율을 변화시켜 화상을 표시한다. 즉, 도 42에 도시한 바와 같이, 투과율이 변화한 액정의 배면측으로 부터 백라이트광이 조사됨으로써, 액정을 투과한 빛이 칼라 필터에 조사되어, 화상표시가 행해진다.
상기 게이트 드라이버군(530)을 구성하는 게이트 드라이버 G1∼Gm에 대해, 도 43을 참조하여 이하에 설명한다. 게이트 드라이버 G1∼Gm은, 어떤 구성도 동일하기 때문에, 도 43은, 1개의 게이트 드라이버 LSI칩에 구성되는 회로블록도를 도시하고 있다.
상기 게이트 드라이버 LSI칩은, 시프트레지스터 회로(561), 레벨시프터 회로(562), 및 출력회로(563)를 구비하고 있다. 각 블록의 기능을 이하에 설명한다.
시프트레지스터 회로(561)는, 수직동기신호 CLD를 기초로 수평동기신호 SPD에 의해 시프트동작을 행하고, 소스드라이버군(540)으로 부터 출력된 전압에 의해 구동되는 액정패널(550)에서의 화소를 선택하기 위해 선택펄스를 출력한다.
레벨시프터 회로(562)는, 상기 선택펄스의 레벨을 TFT의 ON/OFF에 필요한 전압레벨로 변환하고, 변환된 신호를 출력회로(563)로 보낸다. 다음, 출력회로(563)는, 입력된 신호를 내장된 출력버퍼회로에서 증폭하여, 출력단자로 부터 출력한다. 이 출력회로(563)로 부터의 출력 OP1∼OPn은, 펄스형태의 신호이고, 게이트 펄스로 칭한다.
상기 수직동기신호 CLD, 수평동기신호 SPD, 출력 OP1∼OPn의 신호타이밍을, 본 발명의 설명도인 도 44에 나타낸다.
이어서, 상기 소스드라이버군(540)을 구성하는 소스드라이버 S1∼Sn에 대해 도 45를 참조하여 이하에 설명한다. 도 45는, 소스드라이버 S1∼Sn중에서, 그 중 하나의 소스드라이버 LSI칩에 구성되는 회로블록도를 도시하고 있다. 여기에서는 64 계조표시를 행하기 위한 블록도를 나타낸다.
상기 소스드라이버 LSI칩은, 시프트레지스터 회로(571), 입력 래치회로(572), 샘플링메모리회로(573), 홀드메모리회로(574), 기준전압발생회로(575), DA 컨버터 회로(576), 및 출력회로(577)를 구비하고 있다. 각 블록의 기능을 이하에 설명한다.
시프트레지스터 회로(571)는, 소스드라이버의 스타트 펄스신호 SPI를 기초로 입력클럭신호 CK에 의해 시프트동작을 행하고, 데이터를 샘플링하는 비트를 선택한다. 이 때, 상기 시프트레지스터 회로(571)의 최종단으로 부터, 다음단의 LSI칩에 대해, 스타트 펄스신호 SPO(캐스케이드 출력신호)가 출력된다.
따라서, 스타트 펄스신호 SPI는, 액정패널(550)에 장착된 소스드라이버 S1∼Sn중, 최초의 소스드라이버(1)에 대해서만 외부에서 입력된다. 또한, 다른 소스드라이버에 있어서는, 전단의 시프트레지스터 회로(571)의 최종단으로 부터 취출된 캐스케이드 출력신호 SPO가, 순차적으로, 스타트 펄스신호로서 입력된다. 도 46은, 액정패널(550)에 소스드라이버를 4개 장착한 예를 도시하고 있다.
입력래치회로(572)는, 입력표시 데이터신호 DATA (R,G,B 각 6bit)를 일시적으로 래치하고, 그 후 샘플링메모리회로(573)에 송출한다.
샘플링메모리회로(573)는, 시분할로 입력되는 데이터를 샘플링하고 기억한다.
홀드메모리회로(574)는, 입력되는 신호 LS에 따라, 샘플링메모리의 데이터 (표시데이터신호)를 일괄적으로 래치한다.
기준전압발생회로(575)는, 신호 Vref로 부터의 기준전압에 따라, 저항분할에 의해 64 레벨의 전압을 발생한다.
DA 컨버터 회로(576)는, 표시데이터신호에 따른 아날로그신호를 발생하고, 아날로그신호를 출력회로(577)에 송출한다. 또한, 출력회로(577)는, 64 레벨의 아날로그신호를 출력버퍼회로에 의해 증폭하여, 출력단자로 부터 출력한다.
이상이 64 계조표시를 행하는 소스드라이버에 관한 설명이다.
도 46에 도시한 바와 같이, 액정패널(550)에 소스드라이버 4개를 장착한 예에 있어서, 64계조의 표시를 행하는 각 소스드라이버에 있어서의 각 신호의 타이밍챠트를 도 47에 나타낸다.
그러나, 최근, 액정패널의 고선명화(종횡방향 도트수의 증대), 다계조화에 따른, 액정드라이버(이 경우, 소스드라이버)도 더욱 고속의 데이터전송속도가 요구되고 있다.
상기, 액정드라이버의 데이터전송속도(fxck)는 하기 식으로 구해진다.
fxck = Y × X × N × fFR/D/n (Hz)
Y : 횡방향 도트수[횡방향 화소수× 3 (RGB)]
X : 종방향 도트수[종방향 화소수]
N : 계조용 비트수[2N계조]
fFR : 프레임 주파수[일반적으로 70 Hz 정도]
D : 데이터 입력수[N×3 (RGB)]
n : 상하 구동 파라미터 [상하 구동 n=2, 한쪽 구동 n=1]
1예로서, XGA용의 1024×768 사이즈의 액정칼라패널을 상정하고, 64계조(N=6), 프레임 주파수 70Hz, 18bit 데이터입력, 한쪽 구동으로 한 경우, 소스드라이버에 요구되는 데이터전송 주파수는:
(1024×3×768×6×70)÷18 = 55 MHz로 된다.
표 1에 각 화소사이즈 사양에 의한 소스드라이버의 데이터전송속도의 관계를 나타낸다(상기 예에서 나타낸 조건에 의해 산출).
표 1
사양 도트수 소스드라이버의 데이터의 전송 스피드
SVGA 800 x 600 ~35MHz~
XGA 1024 x 768 ~55MHz~
SXGA 1280 x 1024 ~95MHz~
그러나, 상기한 바와 같은 고해상도 사양에 따른 고속의 데이터전송속도는, TFT-LCD 모듈내에서 EMI 노이즈의 문제가 대단히 큰 과제로 되는 것은 동업자에게는 주지의 사실이며, 이를 타파하기 위해 각 사에서 여러가지 방식이 검토되고 있다.
따라서, 종래부터 EMI 노이즈 저감화를 위해, 액정표시장치의 구동회로에, 예컨대, 저진폭 차동신호전송 방식이 사용되고 있다.
상기 저진폭 차동신호전송 방식은, 도 48에 도시한 바와 같이, TFT-LCD 모듈(502)에 있어서, 콘트롤러(510)로 부터의 신호를 저진폭으로 소스드라이버군(540)측으로 송신하고, 상기 소스드라이버군(540)측으로 송신된 신호를 일단 차동증폭기형 타입의 비교회로군에서 수신하여, 이 신호를 다음 단의 회로 등에 전송시키는 방식이다. 즉, EMI노이즈의 방사레벨은, 일반적으로 신호선의 전압을 2승한 수치와, 신호선의 수에 비례하며, 상기 저진폭 차동신호전송 방식은 대단히 작은 저진폭차동신호를 사용하기 때문에, EMI의 저감화에 효과가 있는 방식의 하나로 되어 있다.
상기 저진폭 차동신호전송 방식에 관해, 이하에 설명한다.
도 48에, 저진폭 차동신호전송 방식의 TFT-LCD 모듈(502)의 블록도의 일례를 나타낸다. 이 TFT-LCD 모듈(502)은, 상기 도 40에 도시한 TFT-LCD 모듈(501)과 비교하여, 콘트롤러(510)로 부터 소스드라이버군(540)으로의 표시데이터신호 DATA (R,G,B × Nbit) 및 입력클럭신호 CK의 입력본수가 2배로 증가한 점에서 상이하다.
상기 콘트롤러(510)로 부터 소스드라이버군(540)으로의 입력본수가 2배로 되어 있는 것은, 하기에 상세히 설명하나, 각 소스드라이버에 내장된 인터페이스 회로(600)(도 49 참조)에 저진폭의 트위스트신호가 공급되고, 비반전입력(+), 반전입력(-)의 2본의 입력단자를 갖는 차동증폭기형의 비교회로에 의해 비교 후, 고진폭의 신호로 레벨시프트되고, 이 신호는 다음 단의 내부회로 등에 공급되도록 구성되어 있는 것에 의한 것이다. 또, 상기 저진폭 차동신호전송 방식은 입력신호의 진폭레벨이 대단히 작은 신호라도 차동증폭기에 의해 레벨시프트될 수 있으나, 1출력회로당 적어도 2본의 입력단자가 증가하는 것과, 상기 차동증폭기를 고속신호로 응답시키기 위해 차동증폭기의 정전류원에 많은 전류를 흘림으로써 응답속도를 증가시킬 필요가 있기 때문에, 소비전력이 증가하는 결점을 갖는다. 구체적으로는, 저진폭 작동신호전송 방식을 채용하면, 차동증폭기의 정전류원에서 필요로 하는 전류는 수십 μA로 되어, 일반 비교회로와 비교하여, 한층 높은 값으로 된다.
도 49에, 상기 TFT-LCD 모듈(502)의 소스드라이버군(540)을 구성하는 소스드라이버의 블록도를 나타낸다. 여기에서는, 소스드라이버 S1∼Sn중, 하나의 소스드라이버 LSI칩에 구성되는 회로블록도를 나타낸다.
상기 소스드라이버 LSI칩의 구성과, 도 45에 도시한 소스드라이버 LSI칩의 구성을 비교하여 크게 다른 점은, 입력클럭신호 및 입력표시데이터신호가 일단 인터페이스 회로(600)를 통해 입력되고 있는 점이다. 또, 상기한 바와 같이, 표시데이터신호와 입력클럭신호의 입력본수는, 도 45에 도시한 소스드라이버 LSI칩의 구성과 비교하여, 각각 2배로 된다.
도 50(b)에, 상기 인터페이스 회로(600)의 구성예를 도시한다. 인터페이스 회로(600)는, 비반전입력(+) 및 반전입력(-)으로 구성되는 2본의 입력단자와 1본의 출력단자를 갖는 차동증폭기형의 복수의 비교회로(601)로 구성된다. 즉, 인터페이스 회로(600)는, 도 50(a)에 도시한 바와 같이, 클럭신호 및 표시데이터신호의 비반전입력(+) 및 반전입력(-)의 입력단자 CK, DATA에 전압 1.0 V-1.4 V의 저진폭레벨을 갖는 펄스신호가 트위스트상태로 입력된다. 다음, 비교회로(601)에 의해 비교된 후에 레벨시프트된다. 그 후, 도 50(c)에 도시한 바와 같이, 예컨대 상기 비교회로(601)의 전원전압 VCC를 소스드라이버 LSI칩과 동일하게 3 V로 설정함으로써, 출력으로서 0 V-3 V의 펄스신호가 출력된다.
상기 비교회로(601)는, 예컨대 도 51에 도시한 바와 같이, 비교회로(601a)와 소스팔로워 회로(601b)를 구비하고 있다. 또한, 상기 구성의 비교회로(601)에 사용하고 있는 Pch-Tr와 Nch-Tr를 교체한 경우, 도 52에 도시한 바와 같이, 비교회로(602a)와 소스팔로워회로(602b)를 구비한 비교회로(602)로 된다.
그러나, 최근, 액정 모듈의 프레임부를 좁게 하기 위해, 액정드라이버(소스 버스라인측을 구동하기 위한 드라이버)를 액정패널의 상하에 장착하고, 상하 양측에서 액정패널을 구동하는 방식으로 부터, 액정드라이버를 액정패널의 한쪽에만 장착하여 구동하는 방식으로 변화하여, 액정드라이버의 전송속도도 2배의 성능이 요구되고 있다.
또한, 화소의 수도 VGA에서 SVGA로 급속히 변화하고, 다시, XGA, SXGA로의 이행도 시작되고 있다. 이에 따라, 필요한 구동주파수도 급속히 상승하고 있다.
그러나, 전술한 바와 같이, 고속의 펄스신호를 취급하는 경우, EMI 노이즈가 문제로 된다. 이러한 EMI 노이즈를 저감하는 방식으로서는, 상기 저진폭 차동신호전송 방식이 대표적인 방식으로 알려져 있다.
그런데, 종래부터 행하여지고 있는 저진폭 차동신호 전송방식에서는, 1비트당 2본의 차동입력단자가 필요하게 된다. 예컨대, 64계조 소스드라이버에 있어서는, 종래 18본(6bit×3(RGB))의 데이터 입력본수를 요하였으나, 상기 방식에 있어서는, 2배인 36본(6bit×3(RGB)×2)의 표시데이터 입력본수가 필요하게 되고, 다시 , 256계조에 있어서는 48본(8bit×3(RGB)×2)의 표시데이터의 입력본수가 필요하게 된다.
이와 같은, 표시데이터의 입력본수의 증가는, 제조 메이커 및 세트 메이커에 있어서, 이하에 나타낸 바와 같은 많은 문제점을 초래하게 된다.
주요 문제점으로서, 예컨대, LSI칩면적의 증가와 이에 따른 비용 증가, LSI칩의 수율의 저하, 입력단자 증가에 따른 신뢰성의 저하, TCP(Tape Carrier Package) 외형 사이즈의 대형화와 이에 수반되는 비용 증가, TCP 조립 정밀도에 의한 가공 수율의 저하, TFT-LCD 모듈의 입력배선기판의 대형화와 이에 따른 프레임의 대형화 등을 들 수 있다.
본 발명의 목적은, 표시데이터 입력본수를 증가시키지 않고, 저진폭 차동신호전송 방식을 채용함으로써, EMI 노이즈의 저감화를 도모하고, 또한 표시데이터의 입력본수의 증가에 따른 여러가지 문제점이 발생하지 않도록 인터페이스 회로 및 액정구동회로를 제공하는 것이다.
상기 목적을 달성하기 위해, 본 발명에 관한 인터페이스 회로는, 복수의 비교회로와 로우패스 필터를 구비하고, 상기 각 비교회로의 비반전입력에는 저진폭의 디지털 신호가 각각 입력되는 한편, 상기 각 비교회로의 반전입력에는 상기 비반전입력에 입력되는 디지털 신호중 소정의 디지털 신호를, 상기 로우패스 필터에 통과시킴으로써 얻어지는 기준전압신호가 공통으로 입력되며, 상기 각 비교회로는, 입력된 저진폭의 디지털 신호에 대해 레벨시프트를 행하여, 입력된 디지털 신호보다 고진폭의 디지털 신호를 출력하는 것을 특징으로 한다.
상기 구성에 의하면, 각 비교회로의 반전입력에는, 로우패스 필터에서 생성된 신호가 공통으로 공급되기 때문에, 각 비교회로의 비반전입력만 외부로 부터의 디지털 신호를 공급하면 되기 때문에, 인터페이스 회로에서의 입력단자수를 감소시킬 수 있다.
이에 따라, 입력단자수가 증대함으로써 발생하는 각종 문제를 해결할 수 있다. 즉, 예컨대, 상기 인터페이스 회로를 액정구동회로에 사용한 경우, 액정구동회로를 구성하는 LSI칩 면적의 증대와 이에 따른 비용 증가, LSI칩의 수율의 저하, 입력단자 증가에 따른 신뢰성의 저하, TCP 외형 사이즈의 대형화 및 이에 수반되는 비용 증가, TCP 조립 정밀도에 의한 수율의 저하, TFT-LCD 모듈의 입력배선기판의 대형화 및 이에 따른 프레임의 대형화 등의 문제점을 해소할 수 있다.
또한, 상기 구성의 인터페이스 회로를 액정구동회로에 사용한 경우, 입력단자수의 억제를 도모하면서, 액정구동회로외부의 클럭계 및 표시데이터계의 디지털 신호를 저진폭화함으로써, 클럭계 및 표시데이터계의 디지털계신호로 구동되는 논리회로부의 충방전전류에 의해 발생하는 전원계 고주파성분을 억제할 수 있어, 액정구동회로외부의 주변회로(기기)가 방사하는 고주파성분을 억제할 수 있다.
또한, 본 발명에 관한 액정구동회로는, 클럭신호 및 표시데이터신호 등의 디지털 신호가 입력되는 입력단자와, 상기 입력단자로 부터 입력된 디지털 신호에 따라, 액정표시장치를 구동하기 위한 구동신호를 생성하는 구동신호생성부를 구비한, 복수의 액정구동회로소자와, 복수의 비교회로와, 로우패스 필터를 구비하고, 상기 각 비교회로의 비반전입력에는, 저진폭의 디지털 신호가 각각 입력되는 한편, 상기 각 비교회로의 반전입력에는, 상기 비반전입력에 입력되는 디지털 신호중 소정의 디지털 신호를, 상기 로우패스 필터에 통과시킴으로써 얻어지는 기준전압신호가 공통으로 입력되고, 상기 각 비교회로는, 입력된 저진폭의 디지털 신호에 대해 레벨시프트를 행하고, 입력된 디지털 신호보다 고진폭의 디지털 신호를 출력하는 복수의 인터페이스 회로를 구비하며, 상기 인터페이스 회로는, 상기 액정구동회로소자의 입력단자와 구동신호생성부간에 각각 제공되는 것을 특징으로 한다.
상기 구성에 의하면, 액정구동회로소자의 상기 입력단자와 구동신호생성부간에, 상기 인터페이스 회로가 제공되기 때문에, 저진폭의 디지털 신호(클럭신호, 표시데이터신호)의 형으로 신호전송을 행하고, 액정구동회로의 입력부에 있어서, 인터페이스 회로에 의해, 비교회로를 사용하여, 고진폭의 디지털 신호(클럭신호, 표시데이터신호)로 변환하여, 다음단 회로에 공급할 수 있다.
이에 따라, 액정표시장치를 고속으로 구동시키는 경우에 문제로 되는 EMI 노이즈, 즉 액정구동회로의 외부에서의 EMI 노이즈의 저감화를 도모하는 것이 가능해진다.
본 발명의 또 다른 목적, 특징, 및 우수한 점은, 이하의 설명에 의해 충분히 이해될 것이다. 또한, 본 발명의 이점은, 첨부도면을 참조한 다음 설명으로 명백하게 될 것이다.
도 1은 본 발명의 1실시형태에 관한 인터페이스 회로의 개략 구성을 도시한 블록도이다.
도 2는 도 1에 도시한 인터페이스 회로를 탑재한 액정구동회로를 구비한 TFT-LCD 모듈의 개략 구성을 도시한 블록도이다.
도 3은 도 2에 도시한 TFT-LCD 모듈에 구비된 액정패널의 등가회로도이다.
도 4는 도 2에 도시한 TFT-LCD 모듈에 구비된 액정패널의 화상표시동작을 도시한 설명도이다.
도 5는 도 2에 도시한 TFT-LCD 모듈에 구비된 게이트 드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 6은 도 5에 도시한 게이트 드라이버 LSI칩에 있어서의 타이밍챠트이다.
도 7은 도 2에 도시한 TFT-LCD 모듈에 구비된 소스드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 8은 도 2에 도시한 TFT-LCD 모듈에 구비된 액정패널에 4개의 소스드라이버가 접속된 상태를 도시한 설명도이다.
도 9는 도 8에 도시한 액정패널에 접속된 64계조의 소스드라이버의 타이밍챠트이다.
도 10은 도 1에 도시한 인터페이스 회로에 구비된 로우패스 필터의 회로도이다.
도 11은 도 1에 도시한 인터페이스 회로에 구비된 비교회로의 회로도이다.
도 12는 도 1에 도시한 인터페이스 회로에서의 입력 CK와 출력 CK'간의 관계를 보인 파형도이다.
도 13(a)∼13(c)는, 본 발명의 1실시형태에 관한 다른 인터페이스 회로를 나타내며, 13(a)는 입력신호의 파형도, 13(b)는 개략 블록도, 13(c)는 출력신호의 파형도이다.
도 14는 도 13(b)에 도시한 인터페이스 회로에 구비된 비교회로의 회로도이다.
도 15는 도 13 (b)에 도시한 인터페이스 회로에 구비된 다른 비교회로의 회로도이다.
도 16은 도 13(b)에 도시한 인터페이스 회로의 다른 구성의 개략을 도시한 블록도이다.
도 17은 본 발명의 다른 실시형태에 관한 소스드라이버 LSI칩의 회로의 개략 구성을 도시한 블록도이다.
도 18은 도 17에 도시한 소스드라이버 LSI칩을 구비한 인터페이스 회로의 개략 구성을 도시한 블록도이다.
도 19는 도 17에 도시한 소스드라이버 LSI칩에 구비된 파워 세이브(power save) 기능이 부가된 비교회로의 회로도이다.
도 20은 본 발명의 다른 실시형태에 관한 다른 소스드라이버 LSI칩의 회로의 개략 구성을 도시한 블록도이다.
도 21(a)∼21(c)는, 도 20에 도시한 소스드라이버 LSI칩에 구비된 인터페이스 회로를 나타내며, 21(a)는 입력신호의 파형도, 21(b)는 개략 블록도, 21(c)는 출력신호의 파형도이다.
도 22는 도 21(b)에 도시한 인터페이스 회로에 구비된 비교회로의 회로도이다.
도 23은 도 22도 도시한 비교회로의 제어신호의 파형도이다.
도 24는 도 21(b)에 도시한 인터페이스 회로에 구비된 다른 비교회로의 회로도이다.
도 25는 도 24에 도시한 비교회로의 제어신호의 파형도이다.
도 26은 도 21(b)에 도시한 인터페이스 회로에 구비된 다른 비교회로의 회로도이다.
도 27은 도 26에 도시한 비교회로의 제어신호의 파형도이다.
도 28은 도 21(b)에 도시한 인터페이스 회로에 구비된 다른 비교회로의 회로도이다.
도 29는 도 28에 도시한 비교회로의 제어신호의 파형도이다.
도 30은 도 2에 도시한 TFT-LCD 모듈에 구비된 액정패널에 4개의 소스드라이버가 접속된 상태를 도시한 설명도이다.
도 31은 도 30에 도시한 액정패널에 접속된 64계조의 소스드라이버의 타이밍챠트이다.
도 32는 본 발명에 관한 다른 소스드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 33은 본 발명에 관한 또 다른 소스드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 34는 본 발명에 관한 다른 인터페이스 회로의 회로도이다.
도 35는 본 발명에 관한 또 다른 인터페이스 회로의 회로도이다.
도 36은 본 발명에 관한 다른 비교회로의 회로도이다.
도 37은 도 36에 도시한 비교회로의 제어신호의 파형도이다
도 38은 본 발명에 관한 또 다른 비교회로의 회로도이다.
도 39는 도 38에 도시한 비교회로의 제어신호의 파형도이다.
도 40은 종래의 TFT-LCD 모듈의 개략 구성을 보인 블록도이다.
도 41은 도 40에 도시한 TFT-LCD 모듈에 구비된 액정패널의 등가회로도이다.
도 42는 도 40에 도시한 TFT-LCD 모듈에 구비된 액정패널의 화상표시동작을 도시한 설명도이다.
도 43은 도 40에 도시한 TFT-LCD 모듈에 구비된 게이트 드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 44는 도 43에 도시한 게이트 드라이버 LSI칩에 있어서의 타이밍챠트이다.
도 45는 도 40에 도시한 TFT-LCD 모듈에 구비된 소스드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 46은 도 40에 도시한 TFT-LCD 모듈에 구비된 액정패널에 4개의 소스드라이버가 접속된 상태를 도시한 설명도이다.
도 47은 도 46에 도시한 액정패널에 접속된 64계조의 소스드라이버의 타이밍챠트이다.
도 48은 종래의 다른 TFT-LCD 모듈의 개략 구성을 도시한 블록도이다.
도 49는 도48에 도시한 TFT-LCD 모듈에 구비된 소스드라이버 LSI칩의 회로의 개략을 도시한 블록도이다.
도 50도(a)∼50(c)는, 도 49에 도시한 소스드라이버 LSI칩에 구비된 인터페이스 회로를 나타내며, 50(a)는 입력신호의 파형도, 50(b)는 개략 블록도, 50(c)는 출력신호의 파형도이다.
도 51은 도 50(b)에 도시한 인터페이스 회로에 구비된 비교회로의 회로도이다.
도 52는 도 50(b)에 도시한 인터페이스 회로에 구비된 다른 비교회로의 회로도이다.
〔실시형태 1〕
본 발명의 1 실시형태에 관해 도 1 내지 도 16에 따라 설명하면 이하와 같다. 본 실시형태에서는, 본 발명의 인터페이스 회로를 액정구동회로에 적용한 경우 에 관해 설명한다.
본 실시형태에 관한 액정구동회로를 구비한 TFT-LCD 모듈(1)은, 도 2에 도시한 바와 같이, 콘트롤러(10), 액정구동 전원회로(20), 게이트 드라이버군(게이트전극구동회로)(30), 소스드라이버군(소스전극구동회로)(40), 및 액정패널(50)을 구비하고 있다.
상기 콘트롤러(10)는, 외부(호스트 시스템)로 부터의 동기신호를 기준으로 하여, 게이트 드라이버군(30)에서의 주사펄스의 발생과 소스 드라이버군(40)에서의 N bit 표시데이터신호 및 구동제어신호의 타이밍제어를 행한다.
상기 액정구동전원회로(20)는, 외부의 전원으로 부터 전력을 받아, 게이트 드라이버군(30), 소스드라이버군(40), 및 공통전극(common electrode)에 대해 전력공급을 한다.
게이트 드라이버군(30)은, m개의 게이트 드라이버 G1∼Gm을 구비하고 있다. 게이트 드라이버 G1∼Gm은, 액정패널(50)의 게이트 버스라인(도 3에서, 수평방향으로 복수제공)을 구동하는 다출력의 드라이버이고, 통상적으로 게이트 드라이버라고 불리운다. 또한, 상기 게이트 드라이버는, LSI칩의 각 입출력단자와 다른 구성부품의 전극을 접속하기 때문에, 절연필름상에 미세간격으로 레이아웃된 동박배선으로 이루어지는 테이프캐리어로 불리우는 필름, 및 LSI칩의 고정과 방습을 목적으로 하는 밀봉수지로 구성된다(도시하지 않음).
또한, 이와 유사하게, 소스드라이버군(40)도 n개의 소스드라이버 S1∼Sn을 구비하고 있다. 소스드라이버 S1∼Sn은, 액정패널(50)의 소스 버스라인(도 3에, 수직방향으로 복수 제공)을 구동하는 다출력의 드라이버로, 통상 소스드라이버라고 불리운다. 다음, 상기 소스드라이버는, LSI칩의 각 입출력단자와 다른 구성부품의 전극을 접속하기 때문에, 절연필름상에 미세간격으로 레이아웃된 동박배선으로 이루어지는 테이프캐리어라고 불리는 필름, 및 칩의 고정과 방습을 목적으로 한 밀봉수지로 구성된다(도시하지 않음).
상기 액정패널(50)은, 도 3에 도시한 바와 같이, TFT 액정패널의 등가회로로 표시된다. 상기 액정패널(50)에 있어서, 복수의 TFT가 매트릭스형태로 형성되어 있고, 각 TFT에는, 각 화소에 대응하여 형성되는 표시전극이 접속된다. 또한, 이 표시전극에 대향하는 위치에 공통전극(common electrode)이 형성된다. 이 공통전극은 모든 화소에 공통된 전극으로 된다.
즉, TFT의 게이트전극에 플러스 전압이 인가되면(통상, 게이트 드라이버로부터 신호가 공급된다), TFT가 ON으로 되어, 소스 버스라인에 인가된 전압에 의해 표시전극과 공통전극 사이에 형성된 액정부하용량이 충전된다. 다음, 게이트전극에 마이너스 전압이 인가되면, TFT가 OFF로 되어, 그 시점에서 인가되어 있던 전압이 표시전극-공통전극간에 유지된다. 인가될 전압이 소스전극에 제공된 상태(통상, 소스드라이버로 부터 신호가 공급된다)에서, 게이트전압을 제어함으로써, 화소에 임의의 전압을 유지시킬 수 있다. 이 유지전압에 따라 액정의 투과율을 변화시켜, 화상을 표시한다.
요컨대, 도 4에 도시한 바와 같이, 투과율이 변화한 액정의 배면측에서 백라이트광이 조사됨으로써, 액정을 투과한 빛이 칼라 필터에 조사되어, 화상표시가 행해진다.
여기서, 상기 게이트 드라이버군(30)을 구성하는 게이트 드라이버 G1∼Gm에 대해 도 5 및 도 6을 참조하여 이하에 설명한다. 도 5는, 1개의 게이트 드라이버를 구성하는 LSI칩(이하, 게이트 드라이버 LSI칩이라 한다)의 회로블록도를 도시하고 있다. 또, 게이트 드라이버 G1∼Gm은, 각각 동일한 구성으로 되어있다.
상기 게이트 드라이버 LSI칩은, 시프트레지스터 회로(61), 레벨시프터 회로(62), 및 출력회로(63)를 구비하고 있다. 각 블록의 기능을 이하에 설명한다.
시프트레지스터 회로(61)는, 수직동기신호 CLD를 기초로 수평동기신호 SPD에 의해 시프트동작을 행하고, 소스드라이버군(40)으로 부터 출력된 전압에 의해, 구동될 액정패널(50)에서의 화소를 선택하기 위한 선택펄스를 출력하도록 된다.
레벨시프터 회로(62)는, 상기 시프트레지스터 회로(61)로 부터의 선택펄스의 레벨을 TFT의 ON/OFF에 필요한 전압레벨로 변환하여, 출력회로(63)에 보내도록 된다.
출력회로(63)는, 상기 레벨시프터 회로(62)로 부터의 신호를 내장된 출력버퍼회로에서 증폭하여, 출력단자로 부터 출력하도록 되어 있다. 이 출력회로(63)로 부터의 출력 1∼n은 펄스형태의 신호로 되어 있고, 게이트 펄스라 칭한다.
상기 수직동기신호 CLD, 수평동기신호 SPD, 및 출력 OP1∼OPn의 신호의 타이밍챠트를 도 6에 나타낸다. 도 6의 타이밍챠트로 부터, 출력 OP1∼OPn으로 표시되어 있는 게이트 펄스는, 시계열로 출력회로(63)로 부터 출력되고 있는 것을 알 수 있다.
이어서, 상기 소스드라이버군(40)을 구성하는 소스드라이버 S1∼Sn에 관해 도 7∼도 9를 참조하여 이하에 설명한다. 도 7은, 1개의 소스드라이버를 구성하는 LSI칩(이하, 소스드라이버 LSI칩이라 한다)의 회로블록도를 도시하고 있다. 또, 소스드라이버 S1∼Sn은, 64 계조 소스드라이버로서, 어느 구성도 같은 구성으로 되어 있다.
즉, 상기 소스드라이버 LSI칩은, 구동신호생성부를 구성하는 시프트레지스터 회로(71), 입력래치회로(72), 샘플링메모리회로(73), 홀드메모리회로(74), 기준전압발생회로(75), DA 컨버터 회로(76) 및 출력회로(77)를 구비하고 있다.
또한, 상기 입력래치회로(72)의 입력측에는, 인터페이스 회로(100)가 제공된다. 즉, 소스드라이버 LSI칩의 신호입력단자와 구동신호생성부 사이에, 인터페이스 회로(100)가 제공된다.
각 블록의 기능을 이하에 설명한다.
시프트레지스터 회로(71)는, 소스드라이버의 스타트 펄스신호로 되는 스타트 펄스신호 SPI를 기초로 인터페이스 회로(100)를 통해 입력되는 클록신호에 의해 시프트동작을 행한다. 또한, 시프트레지스터 회로(71)는, 데이터를 샘플링하는 비트를 선택하여, 시프트레지스터 회로(71)의 최종단으로 부터, 다음단의 소스드라이버 LSI칩의 스타트 펄스신호(캐스케이드 출력신호 SPO)를 발생시키도록 된다.
따라서, 스타트 펄스신호 SPI는, 액정패널(50)에 장착된 소스드라이버 S1∼Sn중, 최초의 소스드라이버(1)에 대해서만 외부로 부터 입력된다. 또한, 다른 소스드라이버에 있어서는, 전단의 시프트레지스터 회로(71)의 최종단으로 부터 취출된 캐스케이드 출력신호 SPO가, 순차적으로 스타트 펄스신호로서 입력된다.
예컨대, 도 8에 도시한 바와 같이, 액정패널(50)에 소스드라이버 4개를 장착한 경우, 초단의 소스드라이버 S1의 스타트 펄스신호는, 스타트 펄스신호 SPI이나, 그 이외의 소스드라이버 S2∼S4에 있어서는, 전단의 소스드라이버 S1∼S3의 출력신호 SP0가 스타트 펄스신호로 되어있다.
입력래치회로(72)는, 입력되는 표시데이터신호 DATA (R,G,B 각 6bit)를 일시적으로 래치하고, 그 후, 샘플링메모리회로(73)에 전송하도록 된다. 즉, 샘플링메모리회로(73)에서는, 입력표시데이터신호 DATA가 시분할로 입력되도록 된다. 또, 입력래치회로(72)에 입력되는 표시데이터신호 DATA는, 인터페이스 회로(100)에서 레벨시프트된 신호이다. 이 인터페이스 회로(100)의 상세한 것에 대해서는 후술한다.
또한, 샘플링메모리회로(73)는, 시분할로 입력되는 데이터를 샘플링하고 기억하도록 된다.
홀드메모리회로(74)는, 입력되는 신호 LS에 따라, 샘플링메모리회로(73)에 기억된 데이터(표시데이터신호)를 일괄하여 래치하도록 된다.
기준전압발생회로(75)는, 신호 Vref 부터의 기준전압에 따라, 저항분할에 의해 64레벨의 전압을 발생한다.
DA 컨버터 회로(76)는, 표시데이터신호에 따른 아날로그신호를 발생하여, 출력회로(77)에 전송한다.
출력회로(77)는, DA 컨버터 회로(76)로 부터 입력된 64레벨의 아날로그신호를 출력버퍼회로에서 증폭하여, 증폭된 신호를 출력단자로 부터 출력한다.
이상이 64계조 소스드라이버에 관한 설명이고, 이 경우의 각 신호의 타이밍챠트를 도 9에 나타낸다.
여기서, 상기 소스드라이버 LSI칩에 포함되는 인터페이스 회로(100)에 대해 이하에 설명한다.
상기 인터페이스 회로(100)는, 도 1에 도시한 바와 같이, 로우패스 필터로 이루어지는 필터회로(101)와, 복수의 비교기(102a)로 이루어지는 비교회로(102)로 구성된다.
도 1에 있어서, CK, A, B, C, …, N은, 저진폭의 디지털 신호의 입력단자를 나타낸다. 구체적으로는, CK는 클럭신호 입력단자, A, …, N은 데이터신호입력단자를 각각 나타낸다. 각 비교기(102a)의 비반전입력(+)에는, 상기 각 입력단자 CK,…, N으로 부터 입력된 저진폭의 클럭신호, 데이터신호가 공급된다. 한편, 각 비교기(102a)의 반전입력(-)에는, 클럭신호를 필터회로(101)를 통해 얻어진 기준전압신호 VB가 공통으로 공급된다.
따라서, 인터페이스 회로(100)에 있어서, 상기 복수의 저진폭의 데이터신호의 입력에 대해, 상기 비교기(102a)에서 비교 및 레벨시프트가 실행되고, 복수의 비교기(102a)에서, 고진폭의 디지털 신호(클럭신호,데이터신호)가 출력된다. CK', A', B', C',…, N'는, 고진폭의 디지털 신호의 출력단자를 나타내며, 구체적으로는, CK'는 클럭신호출력단자, A',…, N'는 데이터신호 출력단자를 각각 나타낸다.
상기 필터 회로(101)는, 도 10에 도시한 바와 같이, 저항소자 R과 용량소자 C로 구성되어 있고, 일반적으로 사용하고 있는 필터 회로와 같은 구성으로 되어있다. 상세히 설명하면, 클럭신호 입력단자 CK에 저항소자 R의 일단이 접속되고, 저항소자 R의 타단은, 용량소자 C의 일방의 전극과, 출력(기준전압신호 VB)에 접속된다. 또한, 용량소자 C의 타방의 전극은 접지된다.
따라서, 입력단자 CK로 부터 입력되는 클럭신호의 주파수를, 저항소자 R과 용량소자 C로 구성되는 로우패스 필터의 차단주파수보다 충분히 높게 설정하면, 출력에는, 클럭신호의 진폭전압의 1/2의 레벨의 기준전압신호 VB가 출력된다. 또, 이 경우, 클럭신호의 듀티비는 1:1로 설정할 필요가 있다. 예컨대, 입력단자 CK에, "Low" 레벨이 1 V, "High" 레벨이 2 V인 진폭전압의 클럭신호가 입력된 경우, 출력전압(기준전압신호)은 1.5 V의 신호로 된다.
또한, 비교회로(102)의 1 구성예로서, 본 실시형태에서는, 연산증폭형의 비교회로를 사용한다. 도 11은 본 실시형태에 있어서의 비교기(102a)의 회로구성을 나타낸다. 도 11은, 비교기(102a)의 회로구성을 나타내고 있으나, 다른 비교기(102a)의 회로구성도 동일한 구성으로 되어있기 때문에, 그들의 설명은 생략한다.
도 11에 도시한 연산증폭형의 비교기(102a)는, 종래부터 잘 알려져 있는 Nch형의 차동증폭기를 사용한 구성으로 되어있다. 이 비교기(102a)에서, 반전입력측에는 로우패스 필터(100)로 부터 기준전압신호 VB가 입력되고, 비반전 입력측에는 입력단자 CK로 부터 저진폭의 클럭신호가 입력된다.
동작을 설명하면, 입력단자 CK로 부터 입력된 클럭신호의 전압레벨이 기준전압신호 VB의 레벨보다도 높거나 낮거나에 따라, 출력 CK'가 "High"레벨 또는 "Low" 레벨로 된다. 또한, 전원전압 Vd를 입력의 진폭전압보다 높게 설정함으로써, 레벨시프트(증폭)된 전압이 출력된다.
도 12에, 상기 입력 CK 및 출력 CK'의 관계를 보인 파형도를 나타낸다. 이 파형도로부터, 출력 CK'의 진폭은, 입력 CK의 진폭보다도 높게 되어 있는 것을 알 수 있다.
이상에서는, 주로, 필터 회로(101)로 부터 비교회로(102)중 하나의 비교기(102a)에 있어서의 출력 CK' 까지의 설명을 하였으나, 다른 비교기(102a)에 있어서도, 동일한 동작이 행하여 진다. 즉, 각 비교기(102a)에서, 반전입력측에는, 필터회로(101)에서의 출력이 공통으로 입력되고, 비반전입력측에는, 입력단자 CK로 부터 입력되는 클럭신호와 동일한 진폭의 데이터신호가 각각 입력되어 동일한 동작을 행한다
따라서, 도 1에 도시한 바와 같이, 입력단자 A, B, C,…, N으로 부터 입력되는 데이터신호도, 클럭신호와 같이 저진폭의 전압으로 하는 것이 가능해진다. 즉, 입력되는 데이터신호는, 비교회로(102)의 각 비교기(102a)에 의해 레벨시프트되어, 예컨대, 액정구동회로의 동작전압으로 증폭출력시키는 것이 가능해진다.
이와 같이, 상기 인터페이스 회로(100)는, 저진폭의 클럭신호및 표시데이터신호를 레벨시프트하여, 고진폭의 클럭신호 및 표시 데이터신호로 변환하여, 각각, 시프트레지스터 회로(71) 및 입력래치회로(72)에 공급하는 구성으로 되어있다.
이에 따라, 상기 구성의 인터페이스 회로(100)를, 도 2에 도시한 바와 같은 TFT-LCD 모듈(1)의 소스드라이버군(40)에 적용한 경우, 그 액정구동회로에 있어서, 고주파로 변화하는 입력신호를 저진폭으로 입력시키는 것이 가능하게 된다. 이에 따라, EMI 노이즈를 감소시킬 수 있다.
즉, 상기 구성의 인터페이스 회로(100)를 액정구동회로에 사용한 TFT-LCD 모듈(1)은, 저진폭 차동신호 전송방식을 채용함으로써 EMI 노이즈의 저감화를 도모함 과 동시에, 표시데이터 입력본수를 증가시킬 필요가 없기 때문에, 표시데이터의 입력 본수의 증가에 따른 여러가지 문제점을 해소할 수 있다.
상기 인터페이스 회로(100)에서는, 비교회로(102)의 각 비교기(102a)에서의 각 반전입력(-)에, 입력클럭신호를 필터 회로(101)에 통과시킴으로써 얻어진 신호가 공통으로 입력되고, 각 비반전입력(+)에는, 입력클럭신호 CK나 표시데이터신호 등이 입력되는 구성으로 하였으나, 이러한 구성에 한정되는 것은 아니다. 예컨대 입력클럭신호 CK를 필터 회로(101)에 통과시킴으로써 얻어지는 신호를, 각 비교기(102a)에서의 각 비반전입력(+)에 입력하고, 입력클럭신호나 표시데이터신호를 각 비교기(102a)에서의 각 반전입력(-)에 입력하는 구성으로 해도 좋다.
이와 같은 구성으로 하여, 예컨대 도 13(b)에 도시한 바와 같은 구성의 인터페이스 회로(200)가 고려된다. 이 인터페이스 회로(200)는, 저진폭의 디지털 신호이다, 입력클럭신호 및 표시데이터신호가 입력되는 입력단자로서 CK, DATA (R,G,B 각 6bit)를 구비하고, 또한, 로우패스 필터로 이루어지는 필터회로(201) 및 복수의 비교기(202a)로 이루어지는 비교회로(202)를 구비하고 있다.
상기 필터 회로(201)는, 도 10에 도시한 필터회로(101)와 동일한 구성이다. 즉, 필터회로(201)는, 저항소자 R과 용량소자 C로 구성되어 있고, 일반적으로 사용하고 있는 로우패스 필터와 동일한 구성으로 되어있다. 상세히 설명하면, 클럭입력신호의 입력단자 CK에 저항소자 R의 일단이 접속되고, 저항소자 R의 타단은, 용량소자 C의 일방의 전극과, 출력(기준전압신호 VB)에 접속되어 있다. 또한, 용량소자 C의 타방의 전극은 접지된다.
동작을 설명하면, 입력단자 CK에서 입력되는 클럭신호의 주파수를 저항소자 R과 용량소자 C로 구성하는 로우패스 필터의 차단주파수보다 충분히 높도록 설정하면, 출력에는, 클럭신호의 진폭전압의 1/2의 레벨의 기준전압신호 VB가 출력된다. 이 경우, 클럭신호의 듀티비를 1:1로 설정할 필요가 있다.
예컨대, 도 13(a)에 도시한 바와 같이, 입력전압 CK에 "Low" 레벨이 1.0 V, "High" 레벨이 1.4 V의 진폭전압의 클럭신호가 입력되면, 출력전압(기준전압신호 VB)은, 1.2 V 레벨의 신호로 된다.
상기 비교회로(202)에 있어서, 그 반전입력(-)에는, 상기 각 입력단자 CK, DATA(R,G,B 각 6bit)로 부터 입력된 저진폭의 클럭신호, 표시데이터신호가 공급되는 한편, 비반전입력(+)에는, 클럭신호 CK를 필터 회로(201)에 통과시켜 얻어진 기준전압신호 VB가 공통으로 공급된다. 또, 설명의 편의상, 입력되는 신호로서는, 클럭신호와, RGB의 표시데이터신호의 4종류의 신호를 고려한다. 이 때문에, 비교회로(202)에 있어서의 비교기(202a)는 4개로 한다. 이하의 설명에 있어서도 동일하다.
상기 비교기(202a)의 구체적인 구성은, 예컨대 도 14에 도시한 바와 같이, 차동증폭기에 의한 비교회로(202b)와, 출력 임피던스가 대단히 적은 소스팔로워 회로(202c)로 구성된다.
즉, 상기 비교기(202a)는, 상기 클럭신호, 표시데이터신호에 대해, 비교 및 레벨시프트를 행하고, 고진폭의 디지털 신호(클럭신호, 표시데이터신호)로서 출력한다. 도 14에서, CK', DATA (R',G',B' 각 6bit)는, 고진폭의 디지털 신호의 출력단자를 나타내며, 구체적으로는, CK'는 클럭신호 출력단자, DATA (R',G',B' 각 6bit)는 표시데이터신호 출력단자를 각각 나타낸다.
또, 상기 구성의 비교기(202a)는, 비반전입력 및 반전입력에 Pch형의 트랜지스터가 사용된 Pch형 차동증폭기에 의한 비교회로(202b)와 소스팔로워 회로(202c)로 구성되나, 이러한 구성에 한정되는 것은 아니다. 예컨대, 도 15에 도시한 바와 같이, 비교기(202a)를, Nch형 차동증폭기에 의한 비교회로(202b')와 소스팔로워 회로(202c')로 구성해도 좋다.
상기 인터페이스 회로(200)의 동작에 대해, 도 13(a)∼13(c)를 참조하여 설명하면 이하와 같다.
도 13(b)에 도시한 인터페이스 회로(200)의 동작을 설명하면, 우선, 각 입력단자로 부터 입력되는 클럭신호 및 표시데이터신호의 전압레벨이 기준전압신호 VB의 레벨보다 높은지 또는 낮은지가 판단된다. 다음, 이 결과에 따라, 상기 비교기(202a)의 전원전압 VCC를 입력의 진폭전압보다 높게 설정함으로써, 비교기(202a)의 출력단자 CK', DATA (R',G',B' 각 6bit)에 출력되는 신호의 전압이, "High" 레벨 또는 "Low" 레벨로 레벨시프트(증폭)된다. 이에 따라, 소스팔로워 회로(도시하지 않음)에 의해 저임피던스로 된 신호가 출력된다.
구체적으로 설명하면, 예컨대, 도 13(a)에 도시한 바와 같이, 입력단자로부터 입력되는 클럭신호 및 표시데이터신호의 전압에 있어서, "Low" 레벨이 1.0 V, "High" 레벨이 1.4 V의 진폭을 갖고 있는 경우, 기준전압신호 VB는 로우패스 필터(201)에 의해 1.2 V의 출력전압으로 변환된다. 또한, 이 출력전압(기준전압신호 VB) 1.2 V를 기준으로 하여, 상기 비교기(202a)에 의해, 상기 입력단자로 부터 입력되는 클럭신호 및 표시데이터신호의 전압레벨이 기준보다도 높은지 또는 낮은지가 비교된다. 다음, 상기 비교기(202a)의 전원전압 VCC를 소스드라이버 LSI와 같은 3 V로 설정함으로써, 도 13(c)에 도시한 바와 같이, 상기 비교회로의 출력단자 CK', DATA (R',G',B' 각 6bit)에 대해, "Low" 레벨이 0 V, "High" 레벨이 3 V인 진폭전압으로 증폭출력된 신호가 출력된다.
이상과 같이, 인터페이스 회로(200)는, 입력된 저진폭의 클럭신호 및 표시데이터신호를, 고진폭의 클럭신호 및 표시데이터 신호로 변환하고, 각각의 신호를 시프트레지스터 회로(71) 및 입력래치회로(72)에 공급하는 구성으로 되어있다. 이러한 구성에 의해, 전술한 인터페이스 회로(100)를 사용한 경우와 같이, TFT-LCD 모듈(1)에 있어서, 고주파로 변화하는 입력신호를 저진폭으로 입력시키는 것이 가능하게 되어, 그 결과, EMI 노이즈를 감소시킬 수 있다.
비교기(202a)의 단수가 많은 경우에는, 각 비교기(202a)의 비반전입력(+)에 공통으로 공급되는 신호가 송출되는 경로에 있어서의 부하가, 로우패스 필터(201)에 가까운 비교회로와 멀리 있는 비교회로에서는, 상이하게 되어 있다. 이에 따라, 부하를 제거하기 위해, 예컨대, 도 16에 도시한 바와 같이, 필터 회로(201)와 비교회로(202) 사이에 전압팔로워(voltage-follower) 회로를 제공하는 것이 고려된다.
또한, 본 실시형태에 있어서의 구성은, 종래의 저진폭 차동신호전송방식의 구성과 비교하여, 클럭신호 CK 및 표시데이터신호 DATA의 입력단자수를 반감시킬 수 있으나, 비교회로에 대해 대단히 고속인 신호가 입력된 경우에 있어서도 차동증폭기가 비교회로에 입력된 속도를 따를 수 있도록, 차동증폭기의 정전류원에 많은 전류를 흘림으로써 응답속도를 증가시킬 필요가 있다. 그 결과, 소비전력이 증가한다. 이에 따라, 소비전력을 절감하기 위한 구성에 대해, 이하의 실시형태 2에서 설명한다.
〔실시형태 2〕
본 발명의 다른 실시형태에 관해, 도 17도∼도 39에 따라 설명하면 이하와 같다. 설명의 편의상, 상기 실시형태 1에 사용한 것과 동일 기능을 갖는 부재에는 동일 부호를 부기하고, 그 설명은 생략한다.
본 실시형태에 관한 소스드라이버는, 기본적으로는 상기 실시형태 1에 있어서 도 7를 참조하여 설명한 구성과 거의 같은 구성으로 되어 있으나, 도 17에 도시한 바와 같이, 도 7에 나타낸 인터페이스 회로(100)와 다소 구성이 다른 인터페이스 회로(300)가 사용하고 있는 점에서 다르다.
상기 인터페이스 회로(300)는, 로우패스 필터로 이루어지는 필터회로(301)와, 비교회로(302)로 구성되어 있고, 상기 비교회로(302)에는 외부로 부터의 제어신호 PS가 입력된다.
즉, 도 17에 도시한 인터페이스 회로(300)에서는, 제어신호 PS가 비교회로(302)에 입력됨으로써, 비교회로(302)가 선택적으로 도통·차단되어, 동작 불필요시의 불필요한 전력소비를 방지할 수 있도록 되어 있다. 요컨대, 상기 비교회로(302)는, 파워 세이브 기능을 갖는 회로구성으로 되어있다. 이 파워 세이브 기능이 부가된 비교회로(302)의 구체적인 설명에 대해서는 후술한다.
도 18은 파워 세이브 기능이 부가된 비교회로(302)를 사용하여 구성한 인터페이스 회로(300)의 구성을 도시한 블록도를 도시하고 있다.
도 18에 있어서, CK, A, B, C,…, N은, 저진폭의 디지털 신호의 입력단자를 나타내며, 구체적으로는, CK은 클럭신호입력단자, A,…, N은 데이터신호 입력단자를 나타낸다.
또한, 비교회로(302)는, 파워 세이브 기능이 부가된 복수의 비교기(302a)를 갖고 있다. 또한, 각 비교기(302a)의 비반전입력(+)에는, 상기 각 입력단자 CK, …, N으로 부터 입력된 저진폭의 클럭신호, 데이터신호가 공급되고, 반전입력(-)에는, 클럭신호를 필터 회로(301)에 통과시켜 얻어지는 기준전압신호 VB가 공통으로 공급된다. 또한, 각 비교기(302a)에는, 파워 세이브 제어신호 입력단자 PS 로 부터의 파워 세이브 제어신호가 공급된다.
상기 비교기(302a)는, 입력된 저진폭의 데이터신호에 대해 비교 및 레벨시프트를 행하여, 고진폭의 디지털 신호(클럭신호·데이터신호)를 출력한다.
도 18에 있어서, CK', A', B', C',…, N'는, 고진폭의 디지털 신호의 출력단자를 나타내며, 구체적으로는, CK'는 클럭신호 출력단자, A',…,N'는 데이터신호 출력단자를 나타낸다.
여기에서, 상기 비교회로(302)에 관해 구체적으로 설명한다. 비교회로(302)를 구성하는 복수의 비교기(302a)는, 어느 구성도 동일하기 때문에, 여기서는, CK가 입력되어 CK'를 출력하는 비교기(302a)에 관해 설명한다.
상기 비교기(302a)는, 도 19에 도시한 바와 같이, MOS 트랜지스터로 이루어지는 스위칭소자 SW를 회로내에 삽입하고, 스위칭소자 SW를, 외부에서 입력되는 제어신호 PS에 의해, 도통 및 차단의 제어가 가능한 구성으로 하고 있다. 이에 따라, 비교기(302a)의, 동작 불필요시에 있어서의 불필요한 전력소비를 방지할 수 있는 구성으로 되어있다.
즉, 상기 구성의 비교기(302a)에서의 제어신호입력단자 PS에, "High" 레벨의 제어신호가 입력되면, 스위칭소자 SW가 도통상태로 되고, 비교기(302a)는 소정의 비교·레벨시프트 동작을 행한다. 한편, 제어신호입력단자 PS에, "Low" 레벨의 제어신호가 입력되면, 스위칭소자 SW가 차단상태로 되고, 비교기(302a)는 동작정지 상태로 된다.
따라서, 동작 불필요시에는, 상기 제어신호 입력단자 PS에, "Low" 레벨의 제어신호를 입력함으로써, 비교기(302a)의, 동작 불필요시에 있어서의 불필요한 전력소비를 방지할 수 있다.
상기한 바와 같은 파워 세이브 기능이 부가된 비교회로를 갖는 인터페이스 회로(300)를, 액정구동회로에 대해, 그 신호입력부(클럭신호, 및 표시데이터신호의 입력부)에 부가함으로써 적용한 경우, 이하와 같은 효과를 나타낸다. 여기에서는, 64 계조표시를 하는 액정구동회로에 관해 설명한다.
상기 파워 세이브 기능이 부가된 비교회로를 갖는 인터페이스 회로(300)를 구비한 액정구동회로는, 인터페이스 회로(300)가, 저진폭의 클럭신호 및 표시데이터신호를 고진폭의 클럭신호 및 표시데이터신호로 변환하고, 각각, 시프트레지스터 회로(71) 및 입력래치회로(72)에 공급하는 구성으로 되어있다. 이러한 구성에 의해, 액정구동회로에서, 고주파로 변화하는 입력신호를 저진폭으로 입력시키는 것이 가능하며, 그 결과, EMI 노이즈를 감소시킬 수 있다.
또한, 인터페이스 회로(300)에 있어서, 파워 세이브 기능이 부가된 비교기(302a)가 사용된다. 따라서, 캐스케이드 접속되어 있는 복수의 액정구동회로중, 데이터입력 동작을 행하고 있는 액정구동회로의 인터페이스 회로(300)에만, "High" 레벨의 파워 세이브 제어신호를 공급하고, 그 이외의 액정구동회로의 인터페이스 회로(300)에는, "Low" 레벨의 파워 세이브 제어신호를 공급하는 구성으로 함으로써, 데이터입력 동작을 행하고 있는 액정구동회로에서의 비교기(302a)만을 동작상태로 하고, 다른 액정구동회로의 인터페이스 회로(300)의 비교기(302a)를 동작정지상태로 할 수 있다. 따라서, 불필요한 전력소비를 방지할 수 있다.
본 실시형태에서는, 파워 세이브 제어신호가 인터페이스 회로(300)의 외부에서 생성된 경우에 관해 설명하고 있으나, 이에 한정되는 것이 아니라, 인터페이스 회로 내부에 상기 파워 세이브 제어신호를 생성하는 수단을 제공해도 좋다.
도 20은 이상과 같은 구성의 액정구동회로를, 64 계조표시를 행하는 소스드라이버로서 구성한 경우의 블록도를 도시하고 있다. 이 소스드라이버는, 시프트레지스터 회로(71), 입력래치회로(72), 샘플링메모리회로(73), 홀드메모리회로(74), 기준전압 발생회로(75), DA 컨버터 회로(76), 및 출력회로(77)를 갖는 것에 부가하여, 클럭신호 CK 및 표시데이터신호 DATA(R,G,B 각 6bit)의 입력부에 인터페이스 회로(400)를 제공한 구성으로 되어 있다.
상기 인터페이스 회로(400)는, 예컨대 도 21(b)에 도시한 바와 같이, 저진폭의 디지털 신호의 입력단자인 CK, DATA (R,G,B 각 6bit)를 갖고, 로우패스 필터로 이루어지는 필터 회로(401), 통상의 비교기(402a)로 이루어지는 제1 비교회로(402), 파워 세이브 기능이 부가된 복수의 비교기(403a)로 이루어지는 제2 비교회로(403), 및 파워 세이브 제어회로(404)를 구비하고 있다.
상기 제1 비교회로(402)를 구성하는 비교기(402a)의 반전입력(-)에는, 입력단자 CK로 부터 도 21(a)에 도시한 바와 같은 저진폭의 클럭신호가 공급된다.
상기 제2 비교회로(403)를 구성하는 비교기(403a)의 반전입력(-)에는, 입력단자 DATA(R,G,B 각 6bit)로 부터 입력된 표시데이터신호가 공급된다.
또한, 상기 비교회로(402a,403a)의 비반전입력(+)에는, 입력단자 CK로 부터의 클럭신호를 필터 회로(401)에 통과시켜 얻어진 신호가 공통으로 공급된다.
또한, 파워 세이브 기능이 부가된 비교기(403a)에는, 파워 세이브 제어회로(404)의 출력단자 PS로 부터 출력되는 파워 세이브 제어신호가 공급된다.
상기 파워 세이브 제어회로(404)의 입력단자 SPI, SPO에는, 스타트 펄스신호, 캐스케이드 출력신호가 각각 공급된다.
상기 클럭신호, 표시데이터신호는 상기 비교회로(402a,403a)에서 비교 및 레벨시프트가 실행되어, 고진폭의 디지털 신호(클럭신호, 표시데이터신호)로 되어 출력된다.
도 21(b)에서, CK', DATA (R',G',B' 각 6bit)는, 고진폭의 디지털 신호의 출력단자를 나타내며, 구체적으로, CK'는 클럭신호 출력단자, DATA (R',G',B' 각 6bit)는 표시데이터신호 출력단자를 나타낸다.
예컨대, 도 21(a)에 도시한 바와 같이, 입력단자로부터 입력된 클럭신호 및 표시데이터신호의 전압에 있어서, "Low" 레벨이 1.0 V, "High" 레벨이 1.4 V로 되어 있는 경우, 기준전압신호 VB는, 필터 회로(401)의 로우패스 필터에 의해 1.2 V의 출력전압으로 변환된다. 다음, 상기 입력단자 CK, DATA로 부터 입력되는 클럭신호 및 표시데이터신호의 전압레벨이, 상기 출력전압(기준전압신호 VB) 1.2 V를 기준으로 하여, 상기 비교회로(402a,403a)에 의해 그의 고저가 비교된다. 다음, 도 21(c)에 도시한 바와 같이, 상기 제1 및 제2 비교회로(402,403)의 전원전압 VCC를 소스드라이버 LSI칩과 같이 3 V로 설정함으로써, 상기 제1 비교회로(402)의 출력단자 CK', 제2 비교회로(403)의 출력단자 DATA(R',G',B' 각 6bit)로 부터 출력되는 신호는, "Low" 레벨이 0 V, "High" 레벨이 3 V인 진폭전압으로 증폭된 신호로 된다.
상기 제1 비교회로(402) 및 제2 비교회로(403)의 구체적인 구성에 대해, 도 22를 참조하여 이하에 설명한다.
제1 비교회로(402)는, 비교기(402a)를 갖고, 이 비교기(402a)는, 전술한 도 14에 도시한 비교기(202a)와 같이 차동증폭기에 의한 비교회로(402b)와, 출력 임피던스가 대단히 적은 소스팔로워 회로(402c)로 구성된다.
또한, 제2 비교회로(403)를 구성하는 각 비교기(403a)는, 전술한 도 14에 도시한 비교기(202a)와 같이 차동증폭기에의한 비교회로(403b)와, 출력 임피던스가 대단히 작은 소스팔로워 회로(403c)로 구성된다.
상기 비교회로(403b)에는, 전류경로에 MOS 트랜지스터로 이루어지는 스위칭소자 SW가 삽입된다. 상기 스위칭소자 SW에, NOR 게이트 RS 플립플롭(래치회로)으로 구성된 파워 세이브 제어회로(404)의 출력단자 PS로 부터 출력되는 파워 세이브 제어신호를 입력시킴으로써, 상기 비교회로(403b)는, 회로내를 흐르는 전류의 도통·차단을 행하는 것이 가능한 구성으로 되어 있다.
또한, 상기 스위칭소자 SW가 차단되어 있는 상태에서, 소스팔로워 회로(403c)의 입력게이트가 플로팅상태로 되는 것을 방지하기 위해, MOS 트랜지스터로 이루어지는 스위칭소자 SW1이, 비교회로(403b)의 출력과 소스팔로워회로(403c)의 입력이 접속되어 있는 부분에 삽입된다. 이에 따라, 동작불필요시에 발생하는 불필요한 전력소비를 방지할 수 있다.
또한, 파워 세이브 제어회로(404)의 동작에 대해서는, 도 23에 도시한 바와 같이, 스타트 펄스신호가 공급되는 입력단자 SPI와, 캐스케이드출력신호가 공급되는 입력단자 SPO가, 모두 "Low" 레벨의 상태로 부터 입력단자 SPI에 "High" 레벨의 신호가 공급되면, 출력단자 PS에는 "Low" 레벨의 제어신호가 출력된다. 또한, 입력단자 SPI와 입력단자 SPO에 공급되는 신호가 모두 "Low" 레벨인 상태에 있어서, 입력단자 SPO에 "High" 레벨의 신호가 공급되면, 출력단자 PS에는 "High" 레벨의 제어신호가 출력된다.
따라서, 파워 세이브 제어회로(404)에 있어서, 입력단자 SPI와 입력단자 SPO 과 공급되는 신호가 모두 "Low" 레벨인 상태에 있어서, 입력단자 SPI에 "High" 레벨의 신호가 공급된 시점으로 부터, 입력단자 SPO에 "High" 레벨의 신호가 공급될 때까지가, DATA 동작기간으로 된다.
즉, 상기 구성의 파워 세이브 제어회로(404)의 출력단자 PS에서 출력되는 제어신호에 의해, 각 비교회로(403b)의 스위칭소자 SW가 도통상태로 되는 한편, 각 소스팔로워 회로(403c)의 스위칭소자 SW1이 차단상태로 될 때, 비교회로(403b) 및 소스팔로워 회로(403c)는 소정의 비교·레벨시프트를 행한 후, 저임피던스의 신호를 출력하는 동작을 실행한다. 또한, 입력단자 SPI에 공급되는 신호가 상기 "High" 레벨로 부터 "Low" 레벨로 변화하여도 이 상태는 유지된다.
다음, 이 상태에서 입력단자 SPO에 "High" 레벨의 신호가 입력되면, 출력단자 PS에는 "High" 레벨의 제어신호가 출력된다. 이 때, 비교회로(403b)의 스위칭소자 SW가 차단상태로 되는 한편, 소스팔로워 회로(403c)의 스위칭소자 SW1가 도통상태로 되고, 비교회로(403b) 및 소스팔로워회로(403c)는 동작정지상태로 된다.
또한, 비교회로(403b)의 스위칭소자 SW가 개방되어 비도통상태로 될 때 소스팔로워 회로(403c)의 입력게이트가 플로팅 상태로 되는 것을 방지하기 위해, 스위칭소자 SW1가 도통상태로 됨으로써, 확실히 소스팔로워회로(403c)가 동작 정지상태로 된다.
또한, 상기 파워 세이브 제어회로(404)는, 상술한 바와 같이, NOR게이트 RS-플립플롭으로 이루어지나, 이에 한정되는 것이 아니고, 예컨대 도 24에 도시한 바와 같이, NAND게이트 RS 플립플롭으로 구성된 파워 세이브 제어회로(404')를 사용해도 좋다.
이 경우, 도 24에 도시한 바와 같이 입력단자 SPI바아에는 스타트 펄스신호의 반전신호가 입력됨과 동시에, 입력단자 SPO바아에는 캐스케이드출력신호의 반전신호가 입력되도록 된다.
따라서, 상기 파워 세이브 제어회로(404')는, 도 25에 도시한 바와 같이, 스타트 펄스신호의 반전신호가 공급되는 입력단자 SPI바아와, 캐스케이드출력의 반전신호가 공급되는 입력단자 SPO바아가, 모두 "High" 레벨인 상태에서, 입력단자 SPI바아에 "Low" 레벨의 신호가 공급되면, 출력단자 PS에는 "Low" 레벨의 제어신호가 출력된다. 또한, 입력단자 SPI바아와 입력단자 SPO바아에 공급되는 신호가 모두 "High" 레벨인 상태에서, 입력단자 SPO바아에 "Low" 레벨의 신호가 공급되면, 출력단자 PS에는 "High" 레벨의 제어신호가 출력된다.
따라서, 파워 세이브 제어회로(404')에 있어서, 입력단자 SPI바아와 입력단자 SPO바아에 공급되는 신호가 모두 "High" 레벨인 상태에서 입력단자 SPI바아에 "Low" 레벨의 신호가 공급된 시점으로 부터, 입력단자 SPO바아에 "Low" 레벨의 신호가 공급될 때까지가, DATA 동작기간으로 된다.
도 24에 도시한 제1 비교회로(402)의 비교기(402a)는, 비반전입력 및 반전입력에 Pch형의 트랜지스터가 사용된 Pch형 차동증폭기에 의한 비교회로(402b)와, 소스팔로워 회로(402c)로 구성된다. 또한, 제2 비교회로(403)의 비교기(403a)는, 비반전입력 및 반전입력에 Pch형의 트랜지스터가 사용된 Pch형 차동증폭기에 의한 비교회로(403b)와, 소스팔로워회로(403c)로 구성된다. 그러나, 상기 차동증폭기의 형식으로서는, Pch형에 한정되는 것이 아니라, 예컨대, 도 26에 도시한 바와 같이, Nch형 차동증폭기에 의한 비교회로(402b',403b') 및 소스팔로워회로((402c', 403c' )로 구성해도 좋다.
이 경우, 도 27에 도시한 각 출력단자로 부터 출력되는 신호의 타이밍챠트에 있어서, 도 23의 타이밍챠트와 같이, 제2 비교회로(403)에 있어서의 각 비교기(403a)에는, 파워 세이브 제어회로(404)로 부터의 제어신호의 반전신호를 공급할 필요가 있다. 이 때문에, 도 26에 도시한 바와 같이, 파워 세이브 제어회로(404)의 출력단자 PS의 후단에 버퍼(405)를 배치하고, 이 버퍼(405)의 출력단자 PS바아에서 제어신호의 반전신호를 출력하면 좋다.
또한, 파워 세이브 제어회로(404)의 입력단자 SPI, SPO에 각각 반전신호를 입력하도록 한 인터페이스 회로(400)로 해도 좋다(도 28). 이 경우, 파워 세이브 제어회로(404)는, 도 29도에 도시한 바와 같은 타이밍으로 제어신호를 출력하도록 구성된다.
이상과 같이, 본 실시형태에 있어서의 소스드라이버는, 파워 세이브 기능이 부가된 인터페이스 회로를 구비하고 있기 때문에, 캐스케이드접속되어 있는 복수의 소스드라이버중 데이터 입력동작을 행하고 있는 인터페이스 회로를 구성하는 비교회로만 동작상태로 하고, 다른 소스드라이버의 인터페이스 회로를 구성하는 비교회로는, 동작정지상태로 할 수 있다. 이에 따라, 불필요한 소비전력을 방지할 수 있다.
본 실시형태에 관한 소스드라이버를 액정구동회로에 적용한 경우의 구성을, 도 30에 나타낸다. 또한, 액정패널(50)에 4개의 소스드라이버 1∼4를 장착한 경우에 대해, 각 신호의 타이밍챠트를 도 31에 나타낸다.
즉, 본 실시형태의 소스드라이버를 사용한 경우, 도 31에 도시한 바와 같이, 소스드라이버 4개중, 1개의 소스드라이버의 인터페이스 회로만 동작상태로 되고, 나머지 3개의 소스드라이버의 인터페이스 회로(표시데이터 DATA: RGB)는 동작정지상태로 할 수 있다. 따라서, 불필요한 소비전력을 방지할 수 있다.
또, 상기 실시형태 1 및 2에 있어서, 어느 필터 회로도, 소스드라이버 LSI칩내부에서 입력단자 CK에 접속된 구성으로 되어 있으나, 필터 회로를 구성하는 로우패스 필터의 저항소자 R과 용량소자 C의 제조상의 불균일을 고려하여, 도 32 및 도 33에 도시한 바와 같이, 필터 회로(101',401')를 외부에 제공하고, 외부에서 조정하도록 구성해도 좋다.
도 32에 도시한 소스드라이버는, 상기 실시형태 1의 도 7에 도시한 소스드라이버 LSI칩에 대응하는 것으로, 파워 세이브 기능은 없는 것으로 도시되어 있고, 도 33에 도시한 소스드라이버는, 상기 실시형태 2의 도 20에 도시한 소스드라이버 LSI칩에 대응하는 것이다.
상기한 바와 같이, 필터 회로(101',401')을 LSI칩에 외부부착함으로써, 미조정이 용이하게 되는 효과를 나타낸다. 또한, 예컨대, 로우패스 필터 1개를 외부에 제공하고, 로우패스 필터에서 형성된 기준전압신호 VB를 각각의 소스드라이버에 공통으로 공급하도록 구성함으로써, 로우패스 필터가 1개로 족하기 때문에, 소스드라이버의 칩면적을 축소하는 것이 가능해지는 효과를 갖는다.
또한, 상기 실시형태 1 및 2에 있어서, 어느 것이나 비교회로를 구성하는 비교회로, 즉 차동증폭기의 차동입력을 인핸스먼트(enhancement)형 트랜지스터로 구성하고 있으나, 이에 한정되는 것이 아니고, 예컨대 상기 차동입력을 디프레션(depletion)형 트랜지스터로 구성해도 좋다. 이 예를, 도 34∼도 39에 나타낸다.
도 34는, 상기 실시형태 1의 도 14에 도시한 인터페이스 회로(200)에 하는 인터페이스 회로를 도시하고, 차동입력의 트랜지스터 이외의 구성은 동일하기 때문에, 상세한 설명은 생략한다. 또, 차동입력의 트랜지스터는, Pch형이다.
도 35는, 상기 실시형태 1의 도 15에 도시한 인터페이스 회로(200)에 대응하는 인터페이스 회로를 도시하고, 차동입력의 트랜지스터 이외의 구성은 동일하기 때문에, 상세한 설명은 생략한다. 또, 차동입력의 트랜지스터는, Nch 형이다.
도 36 및 37은, 상기 실시형태 2의 도 22 및 23에 도시한 인터페이스 회로(400)에 대응하는 인터페이스 회로를 나타내고, 차동입력의 트랜지스터 이외의 구성은 동일하기 때문에, 상세한 설명은 생략한다.
도 38 및 도 39는, 상기 실시형태 2의 도 26 및 도 27에 도시한 인터페이스 회로(400)에 대응하는 인터페이스 회로를 도시하고, 차동입력의 트랜지스터 이외의 구성은 동일하기 때문에, 상세한 설명은 생략한다.
상기한 바와 같이, 차동증폭기인 비교회로의 차동입력에 사용하는 트랜지스터를 디프레션형으로 한 경우, 입력전압의 범위를 확대할 수 있어, 동작마진의 저하를 방지할 수 있다.
즉, 인핸스먼트형의 트랜지스터를 차동입력에 사용한 경우, 트랜지스터가 갖는 Vth에 의해 차단되기 때문에 입력전압의 범위가 제어되어, 그 결과, 동작마진이 저하한다.
그러나, 인핸스먼트형으로 또한 Pch형의 트랜지스터를 차동입력에 사용한 경우, 차동입력 트랜지스터의 일방에 공급되는 클록펄스 신호 "High"측이 차동입력이 갖는 Vth에 의해 차단되어도, 타방의 기준전압 VB를 그 이하의 전압으로 조정하면 동작이 가능하게 된다.
이 때문에, 도 32 및 도 33에 도시한 바와 같이, 로우패스 필터로 이루어지는 필터 회로를 외부부착으로 한 경우, 외부로부터 상기 기준전압 VB의 조정을 용이하게 할 수 있어, 상기 차동입력트랜지스터에 인핸스먼트형을 사용하여 동작마진의 저하를 방지할 수 있다.
그러나, 필터 회로를 소스드라이버 LSI칩에 내장한 경우, 기준전압 VB의 조정이 곤란하게 되어, 동작마진의 저하를 초래한다.
따라서, 차동입력을 디프레션형의 트랜지스터에 의해 구성함으로써, Vth 및 기준전압 VB에 영향을 미치는 일이 없게 되기때문에, 입력전압의 범위를 확대하는 것이 가능하게 되어, 결과적으로, 차동증폭기인 비교회로의 동작마진을 확대하는 것이 가능해진다.
이상과 같이, 본 발명에 관한 인터페이스 회로는, 복수의 비교회로를 갖고, 이들 각 비교회로에 의해, 입력된 저진폭의 디지털 신호에 대해, 레벨시프트를 실행하고, 상기 입력된 디지털 신호보다도 고진폭의 디지털 신호를 출력하는 인터페이스 회로에 있어서, 상기 각 비교회로의 비반전입력에는, 저진폭의 디지털 신호가 각각 공급되는 한편, 각 반전입력에는, 상기 비반전입력에 공급되는 디지털 신호중 소정의 디지털 신호를 로우패스 필터에 통과시킴으로써 얻어지는 기준전압신호가 공통으로 공급되는 것을 특징으로 한다.
상기 구성에 의하면, 각 비교회로의 반전입력에는, 로우패스 필터에서 생성된 신호가 공통으로 공급됨으로써, 각각의 비교회로의 비반전입력만 외부로 부터의 디지털 신호를 공급하면 되기 때문에, 인터페이스 회로에서의 입력단자수를 감소시킬 수 있다.
이에 따라, 입력단자수가 증대함으로써 발생하는 각종 문제를 해결할 수 있다. 즉, 예컨대, 상기 인터페이스 회로를 액정구동회로에 사용한 경우, 액정구동회로를 구성하는 LSI칩 면적의 증대와 이에 따른 비용 증가, LSI칩의 수율의 저하, 입력단자증가에 따른 신뢰성의 저하, TCP 외형사이즈의 대형화 및 이에 수반되는 비용 증가, TCP 조립 정밀도에 의한 수율의 저하, TFT-LCD 모듈의 입력배선기판의 대형화 및 이에 따른 프레임의 대형화등의 문제점을 해소할 수 있다.
또한, 상기 구성의 인터페이스 회로를 액정구동회로에 사용한 경우, 입력단자수의 억제를 도모하면서, 액정구동회로 외부의 클럭계 및 표시데이터계의 디지털 신호를 저진폭화함으로써, 클럭계 및 표시데이터계의 디지털계신호로 구동되는 논리회로부의 충방전전류에 의해 발생하는 전원계 고주파성분을 억제할 수 있어, 액정구동회로 외부의 주변회로(기기)가 방사하는 고주파성분을 억제할 수 있다.
또한, 상기 인터페이스 회로는, 상기 구성에 부가하여, 비교회로내부의 전류경로에, 외부에서 공급되는 제어신호에 의해 도통·차단이 제어되는 스위칭소자가 제공되는 구성으로 할 수도 있다.
이 구성에 의하면, 비교회로 내부의 전류경로에 외부에서 공급되는 제어신호에 의해 도통·차단이 제어되는 스위칭소자가 제공됨으로써, 상기 제어신호에 의해 스위칭소자를 선택적으로 도통·차단할 수 있다. 즉, 동작될 필요가 없는 스위칭소자를 차단할 수 있기 때문에, 인터페이스 회로의 소비전력을 절감할 수 있다.
또한, 상기 인터페이스 회로는, 외부에서 공급되는 스타트 펄스신호와 캐스케이드출력신호에 따라, 상기 스위칭소자의 도통·차단을 제어하는 제어신호를 생성하는 제어신호생성회로가 인터페이스 회로에 제공된 구성으로 할 수도 있다.
이 구성에 의하면, 복수의 액정구동회로소자로 이루어지는 액정구동회로에 있어서, 상술한 비와 같은 파워 세이브 기능이 부가된 인터페이스 회로를 사용함으로써, 즉, 액정구동회로소자인 소스드라이버의 입력부에 파워 세이브 기능에 의한 인터페이스 회로를 제공함으로써, 캐스케이드 접속되어 있는 복수의 소스드라이버중, 동작을 필요로 하는 소스드라이버의 비교회로만 동작상태로 하고, 기타의, 소스드라이버의 인터페이스 회로에 제공된 다비트의 표시데이터용 비교회로를 동작정지상태로 할 수 있다. 따라서, 불필요한 소비전력을 방지할 수 있다.
또한, 상기 제어신호생성회로의 구체예로서, RS 플립플롭를 사용할 수 있다.
또한, 상기 비교회로의 구체예로서, 상기 비교회로는, 비교회로부와 소스팔로워 회로로 구성되고, 상기 비교회로부의 전류경로에, MOS 트랜지스터로 이루어지는 스위칭소자가 제공됨과 동시에, 상기 소스팔로워 회로에, 소스팔로워 회로의 입력게이트가 플로팅상태로 되는 것을 방지하기 위한 MOS 트랜지스터로 이루어지는 스위칭소자가 제공되며, 상기 각 스위칭소자는, 외부에서 공급되는 제어신호에 의해 도통 및 차단이 제어되는 구성으로 할 수 있다.
또한, 상기 인터페이스 회로는, 상기 구성에 부가하여, 로우패스 필터의 출력단자와 비교회로의 반전입력단자 사이에, 전압팔로워회로가 제공되는 구성으로 할 수도 있다.
이 구성에 의하면, 로우패스 필터의 출력단자와 비교회로의 반전입력단자 사이에 전압팔로워회로가 제공됨으로써, 비교회로의 단수가 증가한 경우의 비교회로간의 부하의 차를 제거할 수 있다.
또한, 본 발명에 관한 액정구동회로는, 클럭신호 및 표시데이터신호 등의 디지털 신호가 입력되는 입력단자와, 상기 입력단자로 부터 입력된 디지털 신호에 따라 액정표시장치를 구동하기 위한 구동신호를 생성하는 구동신호생성부를 적어도 구비한 액정구동회로소자를 복수개 갖고, 상기 액정구동회로소자의 상기 입력단자와 구동신호생성부 사이에, 상기 인터페이스 회로가 제공되는 것을 특징으로 한다.
상기 구성에 의하면, 액정구동회로소자의 상기 입력단자와 구동신호생성부 사이에, 상기 인터페이스 회로가 제공됨으로써, 저진폭의 디지털 신호(클럭신호, 표시데이터신호)의 형으로 신호전송을 행하고, 액정구동회로의 입력부에 있어서, 인터페이스 회로에 의해, 비교회로를 사용하여, 고진폭의 디지털 신호(클럭신호, 표시데이터신호)로 변환하여, 다음단 회로에 공급할 수 있다.
이에 따라, 액정표시장치를 고속으로 구동시키는 경우에 문제로 되는 EMI 노이즈, 즉 액정구동회로의 외부에 있어서의 EMI 노이즈의 저감화를 도모하는 것이 가능해진다.
또한, 상기 액정구동회로는, 상기 구성에 부가하여, 인터페이스 회로에 제공된 로우패스 필터를, 상기 액정구동회로소자의 외부에 제공한 구성으로 할 수도 있다.
이 구성에 의하면, 로우패스 필터를, 액정구동회로소자의 외부에 제공함으로써, 로우패스 필터에서 생성되는 기준전압신호의 미조정을 핼할 수 있다.
이에 따라, 로우패스 필터를 구성하는 저항소자나 용량소자의 제조상의 변동을 고려하여, 로우패스 필터를 설계할 수 있다.
또한, 로우패스 필터의 미조정을 용이하게 할 수 있기 때문에, 기준전압신호를, 비교회로를 구성하는 트랜지스터의 Vth의 값에 따라 용이하게 대응시킬 수 있다.
또한, 상기 액정구동회로는, 상기 구성에 부가하여, 1개의 로우패스 필터가 액정구동회로소자의 외부에 제공되고, 로우패스 필터에서 형성되는 기준전압신호가 각 액정구동회로소자에 공통으로 공급되도록 구성하는 것도 가능하다.
이 구성에 의하면, 1개의 로우패스 필터가 액정구동회로소자의 외부에 제공되고, 이 로우패스 필터에서 형성되는 기준전압신호가 각 액정구동회로소자에 공통으로 공급되도록 구성됨으로써, 로우패스 필터가 1개로 족하기 때문에, 액정구동회로소자의 회로기판면적, 예컨대 소스드라이버의 칩면적을 축소할 수 있다.
발명의 상세한 설명의 항에 있어서의 구체적인 실시태양 또는 실시형태는, 어디까지나, 본 발명의 기술내용을 밝히는 것으로, 그와 같은 구체예에만 한정하여 협의로 해석되는 것이 아니라, 본 발명의 정신과 이하에 기재하는 특허청구범위내에서, 여러가지로 변경하여 실시할 수 있다.

Claims (16)

  1. 복수의 비교기와 로우패스 필터를 구비하고, 상가 각 비교기는 비반전입력 단자 및 반전입력 단자를 갖는 인터페이스 회로에 있어서,
    상기 각 비교기의 비반전입력 단자에는, 저진폭의 디지털 신호가 각각 입력되고;
    상기 각 비교기의 반전입력 단자에는, 상기 비반전입력 단자에 입력되는 디지털 신호중 소정의 디지털 신호를, 상기 로우패스 필터를 통해 필터링하여 얻어지는 기준전압신호가 공통으로 입력되며;
    상기 각 비교기는, 입력된 저진폭의 디지털 신호에 대해 레벨시프트를 행하고, 입력된 디지털 신호보다도 고진폭의 디지털 신호를 출력하는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  2. 제1항에 있어서, 상기 비교기는 스위칭소자를 포함하며, 상기 스위칭소자는, 상기 비교기내의 전류경로에, 외부로 부터 공급되는 제어신호에 응답하여 전류경로의 도통 및 차단 상태를 스위칭하는 스위칭소자가 제공되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  3. 제2항에 있어서, 상기 전류경로의 도통상태를 제어하기 위해 상기 스위칭소자에 공급되는 제어신호를 생성하기 위한 제어신호 생성회로를 더 포함하고, 상기 제어신호 생성회로는 외부에서 공급되는 스타트 펄스신호와 캐스케이드 출력신호를 사용하여 상기 제어신호를 생성하는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  4. 제3항에 있어서, 상기 제어신호생성회로는 RS 플립플롭으로 구성되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  5. 제1항에 있어서, 상기 비교기는 비교회로부와 소스팔로워 회로를 구비하고;
    각 비교회로부는 전류경로에 삽입된 스위칭소자를 포함하고;
    상기 소스팔로워 회로는, 이 소스팔로워 회로의 입력게이트가 플로팅상태로 되는 것을 방지하기 위해 전류경로에 삽입된 스위칭소자를 포함하고;
    상기 각 스위칭소자는, 외부에서 공급되는 제어신호에 응답하여, 각 전류경로의 도통 및 차단 상태를 스위칭하는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  6. 제5항에 있어서, 상기 각 스위칭소자는 MOS 트랜지스터로 구성되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  7. 제5항에 있어서, 상기 비교회로부는, Pch형의 트랜지스터가 사용된 차동증폭기로 구성되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  8. 제5항에 있어서, 상기 비교회로부는, Nch형의 트랜지스터가 사용된 차동증폭기로 구성되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  9. 제5항에 있어서, 상기 비교회로부의 차동입력을 인핸스먼트(enhancement)형 트랜지스터로 구성하는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  10. 제5항에 있어서, 상기 비교회로부의 차동입력을 디프레션(depletion)형 트랜지스터로 구성하는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  11. 제1항에 있어서, 전압팔로워회로를 더 포함하고, 상기 전압팔로워회로는, 로우패스 필터의 출력단자와 상기 비교회로의 반전입력단자 사이에 제공되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  12. 제5항에 있어서, 전압팔로워회로를 더 포함하고, 상기 전압팔로워회로는,상기 로우패스 필터의 출력단자와 상기 비교회로의 반전입력단자 사이에 제공되는 것을 특징으로 하는, 액정구동회로용 인터페이스 회로.
  13. 클럭신호 및 표시데이터신호 등의 디지털 신호가 입력되는 입력단자와, 상기 입력단자를 통해 공급되는 디지털 신호에 따라 액정표시장치를 구동하기 위한 구동신호를 생성하는 구동신호생성부를 구비하는, 복수의 액정구동회로소자; 및
    복수의 비교기와 적어도 하나의 로우패스 필터를 구비하고, 상기 각 비교기는 비반전입력 단자 및 반전입력 단자를 갖고, 상기 비반전입력 단자에는, 저진폭의 디지털 신호가 각각 입력되는 한편, 상기 각 비교기의 반전입력단자에는, 상기 비반전입력에 입력되는 디지털 신호중 소정의 디지털 신호를, 상기 로우패스 필터에 통해 필터링시킴으로써 얻어지는 기준전압신호가 입력되며, 이에 따라, 상기 각 비교기는 입력된 저진폭의 디지털 신호에 대해 레벨시프트를 행하고, 입력된 디지털 신호보다도 고진폭의 디지털 신호를 출력하는 복수의 인터페이스 회로를 구비하며;
    상기 인터페이스 회로는, 상기 액정구동 회로소자내의 입력단자와 구동신호생성부 사이에 각각 제공되는 것을 특징으로 하는 액정구동회로.
  14. 제13항에 있어서,
    상기 각 비교기는, 비교회로부와 소스팔로워 회로를 구비하고;
    상기 각 비교회로부는, 전류경로에 삽입된 스위칭소자를 포함하고;
    상기 소스팔로워 회로의 입력게이트가 플로팅상태로 되는 것을 방지하기 위해 소스팔로워회로의 전류경로에 삽입된 스위칭소자를 포함하며;
    상기 각 스위칭소자는, 외부에서 공급되는 제어신호에 응답하여, 각 전류경로의 도통 및 차단상태를 스위칭하는 것을 특징으로 하는 액정구동회로.
  15. 제13항에 있어서, 상기 인터페이스 회로의 로우패스 필터는 상기 액정구동회로소자의 외부에 제공되는 것을 특징으로 하는 액정구동회로.
  16. 제15항에 있어서, 상기 액정구동회로소자의 외부에 제공된 로우패스 필터는, 1개만 제공되며, 상기 로우패스 필터에 의해 생성되는 기준전압신호가, 각 액정구동회로소자에 공급되는 것을 특징으로 하는 액정구동회로.
KR1019980046077A 1997-10-31 1998-10-30 인터페이스 회로 및 액정구동회로 KR100306197B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP9-299872 1997-10-31
JP29987297 1997-10-31
JP10-150283 1998-05-29
JP15028398A JP3576382B2 (ja) 1997-10-31 1998-05-29 インターフェース回路及び液晶駆動回路

Publications (2)

Publication Number Publication Date
KR19990037514A KR19990037514A (ko) 1999-05-25
KR100306197B1 true KR100306197B1 (ko) 2001-12-17

Family

ID=26479928

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980046077A KR100306197B1 (ko) 1997-10-31 1998-10-30 인터페이스 회로 및 액정구동회로

Country Status (4)

Country Link
US (1) US6236393B1 (ko)
JP (1) JP3576382B2 (ko)
KR (1) KR100306197B1 (ko)
TW (1) TW407255B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3258283B2 (ja) * 1998-11-05 2002-02-18 インターナショナル・ビジネス・マシーンズ・コーポレーション データ変化量を削減するデータ転送方法および装置
JP3266119B2 (ja) * 1998-11-19 2002-03-18 日本電気株式会社 液晶表示装置及び映像データ転送方法
JP3469116B2 (ja) * 1999-01-28 2003-11-25 シャープ株式会社 表示用駆動装置およびそれを用いた液晶モジュール
JP4264607B2 (ja) * 1999-05-19 2009-05-20 ソニー株式会社 コンパレータおよびこれを駆動系に用いた表示装置、並びにコンパレータの駆動方法
KR100359433B1 (ko) * 2000-07-27 2002-11-23 삼성전자 주식회사 평판 디스플레이 장치
KR100698239B1 (ko) * 2000-08-30 2007-03-21 엘지.필립스 엘시디 주식회사 쉬프트 레지스터 회로
JP3934551B2 (ja) * 2000-12-07 2007-06-20 株式会社ルネサステクノロジ 半導体集積回路、液晶駆動装置および液晶表示システム
KR100864921B1 (ko) * 2002-01-14 2008-10-22 엘지디스플레이 주식회사 데이터 전송 장치 및 방법
KR100917009B1 (ko) * 2003-02-10 2009-09-10 삼성전자주식회사 트랜지스터의 구동 방법과 쉬프트 레지스터의 구동 방법및 이를 수행하기 위한 쉬프트 레지스터
KR100940564B1 (ko) * 2003-03-13 2010-02-03 삼성전자주식회사 액정 표시 장치와 그 구동 방법
JP4425556B2 (ja) * 2003-03-28 2010-03-03 シャープ株式会社 駆動装置およびそれを備えた表示モジュール
TW591580B (en) * 2003-05-15 2004-06-11 Au Optronics Corp Liquid crystal display
TWI273542B (en) * 2003-10-21 2007-02-11 Au Optronics Corp Cascade driver circuit for liquid crystal display
US7586474B2 (en) 2003-12-11 2009-09-08 Lg Display Co., Ltd. Liquid crystal display and method of driving the same
KR100995626B1 (ko) * 2003-12-30 2010-11-19 엘지디스플레이 주식회사 액정표시장치의 구동회로
KR100599386B1 (ko) * 2004-02-11 2006-07-12 엘지전자 주식회사 서로 상이한 인터페이스간 호환성을 가지는 ｔｆｔ-ｌｃｄ구동시스템
JP2005274642A (ja) * 2004-03-23 2005-10-06 Sony Corp 表示装置および表示装置の駆動方法
JP4627672B2 (ja) * 2005-03-23 2011-02-09 シャープ株式会社 表示装置の駆動方法
JP4920204B2 (ja) * 2005-06-24 2012-04-18 富士電機株式会社 半導体装置
JP4878795B2 (ja) * 2005-08-16 2012-02-15 ルネサスエレクトロニクス株式会社 表示制御回路および表示制御方法
KR101222949B1 (ko) 2005-09-06 2013-01-17 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
KR100583631B1 (ko) * 2005-09-23 2006-05-26 주식회사 아나패스 클록 신호가 임베딩된 멀티 레벨 시그널링을 사용하는디스플레이, 타이밍 제어부 및 컬럼 구동 집적회로
KR101192781B1 (ko) * 2005-09-30 2012-10-18 엘지디스플레이 주식회사 액정표시장치의 구동회로 및 이의 구동방법
JP2007109337A (ja) * 2005-10-14 2007-04-26 Elpida Memory Inc 半導体メモリ装置及びメモリモジュール
US8997255B2 (en) * 2006-07-31 2015-03-31 Inside Secure Verifying data integrity in a data storage device
US8352752B2 (en) * 2006-09-01 2013-01-08 Inside Secure Detecting radiation-based attacks
US20080061843A1 (en) * 2006-09-11 2008-03-13 Asier Goikoetxea Yanci Detecting voltage glitches
JP5292682B2 (ja) * 2006-09-13 2013-09-18 ソニー株式会社 消費電力削減装置、視認性向上装置、自発光表示装置、画像処理装置、電子機器、消費電力削減方法、視認性向上方法及びコンピュータプログラム
KR101287677B1 (ko) * 2006-11-01 2013-07-24 엘지디스플레이 주식회사 액정표시장치
CN101359440B (zh) * 2007-07-31 2013-02-06 奇美电子股份有限公司 改善阈值电压偏移的补偿电路及其方法
TWI391900B (zh) * 2008-04-28 2013-04-01 Novatek Microelectronics Corp 用於低色偏液晶顯示器之資料驅動電路
US20100007648A1 (en) * 2008-07-11 2010-01-14 Ssmsung Electronics Co., Ltd. Driving apparatus and display device including the same
KR100989736B1 (ko) * 2008-11-05 2010-10-26 주식회사 동부하이텍 소스 구동부 및 이를 구비하는 액정 표시 장치
US8384472B2 (en) * 2009-01-28 2013-02-26 Xilinx, Inc. Circuit for and method of reducing power consumption in input ports of an integrated circuit
US9026401B2 (en) * 2009-12-11 2015-05-05 Cosair Memory, Inc. Monitoring memory module parameters in high performance computers
KR101146983B1 (ko) * 2010-02-12 2012-05-23 삼성모바일디스플레이주식회사 표시 장치, 표시 구동 장치, 및 표시 장치 구동 방법
CN107924663B (zh) * 2015-08-27 2020-07-31 夏普株式会社 显示装置及其电源控制方法
US20180240392A1 (en) * 2017-02-21 2018-08-23 Solomon Systech Limited Thin film transistor (tft) liquid crystal display (lcd) panel

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02310827A (ja) 1989-05-25 1990-12-26 Canon Inc 焦点制御装置
KR910004021A (ko) * 1989-07-13 1991-02-28 강진구 화면의 osd 자동 색상 변환회로
US5224169A (en) 1991-05-13 1993-06-29 Thomson Consumer Electronics, Inc. Protection arrangement for an audio output channel
JPH05122029A (ja) 1991-10-30 1993-05-18 Nec Corp デイジタルクロツク発生装置
US5986641A (en) * 1995-04-07 1999-11-16 Kabushiki Kaisha Toshiba Display signal interface system between display controller and display apparatus
KR0161918B1 (ko) * 1995-07-04 1999-03-20 구자홍 액정표시장치의 데이타 드라이버

Also Published As

Publication number Publication date
KR19990037514A (ko) 1999-05-25
JP3576382B2 (ja) 2004-10-13
US6236393B1 (en) 2001-05-22
TW407255B (en) 2000-10-01
JPH11194737A (ja) 1999-07-21

Similar Documents

Publication Publication Date Title
KR100306197B1 (ko) 인터페이스 회로 및 액정구동회로
CN101059947B (zh) 显示器以及驱动显示器的电路
JP4193771B2 (ja) 階調電圧発生回路及び駆動回路
US20080012816A1 (en) Shift register and display apparatus including the same
US8085234B2 (en) Capacitive load driving circuit, method of driving capacitive load, method of driving liquid crystal display device
US8094108B2 (en) Liquid crystal display device and liquid crystal display driving circuit
US7847759B2 (en) Semiconductor circuit, driving circuit of electro-optical device, and electronic apparatus
KR100456762B1 (ko) 표시 구동 장치 및 그것을 이용하는 액정 표시 장치
US5818406A (en) Driver circuit for liquid crystal display device
JPH11249624A (ja) 液晶表示装置
KR20060000993A (ko) 시프트 레지스터와, 이를 갖는 표시 장치 및 시프트레지스터 구동방법
US7342576B2 (en) Driving circuit of liquid crystal display
US20070080921A1 (en) LCD gate driver circuitry having adjustable current driving capacity
US7554389B2 (en) Differential amplifier and digital-to-analog converter
KR100862945B1 (ko) 칩 온 글래스 타입의 액정 표시 장치
US20080106316A1 (en) Clock generator, data driver, clock generating method for liquid crystal display device
KR100864921B1 (ko) 데이터 전송 장치 및 방법
US6798146B2 (en) Display apparatus and method of driving the same
KR100430098B1 (ko) 액정패널 구동장치
JP2011112970A (ja) ソースドライバ及び表示装置
US20090135121A1 (en) Driving circuit and related method of a display apparatus
JP4993847B2 (ja) 半導体集積回路装置
JP3108293B2 (ja) 液晶駆動回路
JP2011112971A (ja) 表示装置、及び表示装置の駆動方法
US8525821B2 (en) Display driving device, semiconductor device and liquid crystal display apparatus

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120724

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20130719

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140725

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20150724

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20160729

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20170728

Year of fee payment: 17

EXPY Expiration of term