JPH05122029A - デイジタルクロツク発生装置 - Google Patents
デイジタルクロツク発生装置Info
- Publication number
- JPH05122029A JPH05122029A JP31164291A JP31164291A JPH05122029A JP H05122029 A JPH05122029 A JP H05122029A JP 31164291 A JP31164291 A JP 31164291A JP 31164291 A JP31164291 A JP 31164291A JP H05122029 A JPH05122029 A JP H05122029A
- Authority
- JP
- Japan
- Prior art keywords
- analog
- clock
- digital clock
- bias potential
- comparator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】
【目的】 動作点のドリフトや経年変化によるデューテ
ィ変動を有効に少なくしたディジタルクロック発生装置
を提供すること。 【構成】 アナログクロックを出力するアナログ発振器
１と、このアナログ発振器１の出力に所定レベルのバイ
アス電位を与える終端回路１０と、バイアス電位が与え
られたアナログクロックをディジタルクロックに変換す
るコンパレータ４とを備えている。そして、バイアス電
位が与えられたアナログクロックを分岐入力しその直流
成分を抽出するローパスフィルタ３を設け、このローパ
スフィルタ３の出力をコンパレータ４のしきい値電位と
した。
ィ変動を有効に少なくしたディジタルクロック発生装置
を提供すること。 【構成】 アナログクロックを出力するアナログ発振器
１と、このアナログ発振器１の出力に所定レベルのバイ
アス電位を与える終端回路１０と、バイアス電位が与え
られたアナログクロックをディジタルクロックに変換す
るコンパレータ４とを備えている。そして、バイアス電
位が与えられたアナログクロックを分岐入力しその直流
成分を抽出するローパスフィルタ３を設け、このローパ
スフィルタ３の出力をコンパレータ４のしきい値電位と
した。
Description
【０００１】
【産業上の利用分野】本発明は、ディジタルクロック発
生回路に係り、特に、アナログクロック源から高速ディ
ジタル論理回路用のディジタル・クロックを発生装置に
関する。
生回路に係り、特に、アナログクロック源から高速ディ
ジタル論理回路用のディジタル・クロックを発生装置に
関する。
【０００２】
【従来の技術】従来のディジタルクロック発生回路の例
を図３に示す。アナログ発振器５１は、正弦波の交流信
号を発生するものであり、その出力は結合コンデンサＣ
１と同軸ケーブル２０を介して、終端抵抗Ｒ1とＲ2によ
って終端される。ここで、コンデンサＣ1は、アナログ
発振器５１の出力の直流成分を遮断するために用いられ
ている。終端抵抗Ｒ1とＲ2は同軸ケーブル２０を終端し
信号反射を抑えるとともに、電源Ｖddを分圧してコンパ
レータ５２の入力に対する適切なバイアス電位を与える
ように構成される。コンパレータ５２はアナログクロッ
クをディジタルクロックに整形し出力端子５０に出力す
るものであり、正入力にバイアス電位が重畳された正弦
波信号が与えられ、負入力には電源Ｖddの電位を可変抵
抗器ＶＲで分圧した電位が与えられる。したがって、可
変抵抗器ＶＲを調整することにより波形整形のためのし
きい値を任意に設定可能であり、これによって出力クロ
ック・デューティの調整が可能となっている。
を図３に示す。アナログ発振器５１は、正弦波の交流信
号を発生するものであり、その出力は結合コンデンサＣ
１と同軸ケーブル２０を介して、終端抵抗Ｒ1とＲ2によ
って終端される。ここで、コンデンサＣ1は、アナログ
発振器５１の出力の直流成分を遮断するために用いられ
ている。終端抵抗Ｒ1とＲ2は同軸ケーブル２０を終端し
信号反射を抑えるとともに、電源Ｖddを分圧してコンパ
レータ５２の入力に対する適切なバイアス電位を与える
ように構成される。コンパレータ５２はアナログクロッ
クをディジタルクロックに整形し出力端子５０に出力す
るものであり、正入力にバイアス電位が重畳された正弦
波信号が与えられ、負入力には電源Ｖddの電位を可変抵
抗器ＶＲで分圧した電位が与えられる。したがって、可
変抵抗器ＶＲを調整することにより波形整形のためのし
きい値を任意に設定可能であり、これによって出力クロ
ック・デューティの調整が可能となっている。
【０００３】
【発明が解決しようとする課題】この従来のディジタル
・クロック発生回路は、可変抵抗器によって細かくデュ
ーティ調整が可能ではある。しかし、それ自体がひとつ
問題点である。つまり、回路動作のためには必ず調整が
必要となり、この回路を用いた装置の製造者はそのため
の設備，工程を設けなければならなくなる。
・クロック発生回路は、可変抵抗器によって細かくデュ
ーティ調整が可能ではある。しかし、それ自体がひとつ
問題点である。つまり、回路動作のためには必ず調整が
必要となり、この回路を用いた装置の製造者はそのため
の設備，工程を設けなければならなくなる。
【０００４】また、他の問題点は、動作点のドリフトや
経年変化に追従できないことにある。たとえば、終端抵
抗の分圧比や可変抵抗器の分圧が調整後にずれてきた場
合には、それはそのままデューティの劣化となり、この
回路の出力するクロックで動作している装置の誤動作の
原因となる可能性がある。
経年変化に追従できないことにある。たとえば、終端抵
抗の分圧比や可変抵抗器の分圧が調整後にずれてきた場
合には、それはそのままデューティの劣化となり、この
回路の出力するクロックで動作している装置の誤動作の
原因となる可能性がある。
【０００５】
【発明の目的】本発明は、かかる従来例の有する不都合
を改善し、特に、動作点のドリフトや経年変化によるデ
ューティ変動を有効に少なくしたディジタルクロック発
生装置を提供することを、その目的とする。
を改善し、特に、動作点のドリフトや経年変化によるデ
ューティ変動を有効に少なくしたディジタルクロック発
生装置を提供することを、その目的とする。
【０００６】
【課題を解決するための手段】本発明では、アナログク
ロックを出力するアナログ発振器と、このアナログ発振
器の出力に所定レベルのバイアス電位を与える終端回路
と、バイアス電位が与えられたアナログクロックをディ
ジタルクロックに変換するコンパレータとを備えてい
る。そして、前述したバイアス電位が与えられたアナロ
グクロックを分岐入力しその直流成分を抽出するローパ
スフィルタを設け、このローパスフィルタの出力をコン
パレータのしきい値電位という構成を採っている。これ
によって前述した目的を達成しようとするものである。
ロックを出力するアナログ発振器と、このアナログ発振
器の出力に所定レベルのバイアス電位を与える終端回路
と、バイアス電位が与えられたアナログクロックをディ
ジタルクロックに変換するコンパレータとを備えてい
る。そして、前述したバイアス電位が与えられたアナロ
グクロックを分岐入力しその直流成分を抽出するローパ
スフィルタを設け、このローパスフィルタの出力をコン
パレータのしきい値電位という構成を採っている。これ
によって前述した目的を達成しようとするものである。
【０００７】
【発明の実施例】以下、本発明の一実施例を図１ないし
図２に基づいて説明する。ここで、前述した従来例と同
一の構成部材については同一の符号を用いるものとす
る。この図１ないし図２に示す実施例は、アナログクロ
ックを出力するアナログ発振器１と、このアナログ発振
器１の出力に所定レベルのバイアス電位を与える終端回
路１０と、バイアス電位が与えられたアナログクロック
をディジタルクロックに変換するコンパレータ４とを備
えている。そして、バイアス電位が与えられたアナログ
クロックを分岐入力しその直流成分を抽出するローパス
フィルタ３を設け、このローパスフィルタ３の出力がコ
ンパレータ４のしきい値電位として使用されている。
図２に基づいて説明する。ここで、前述した従来例と同
一の構成部材については同一の符号を用いるものとす
る。この図１ないし図２に示す実施例は、アナログクロ
ックを出力するアナログ発振器１と、このアナログ発振
器１の出力に所定レベルのバイアス電位を与える終端回
路１０と、バイアス電位が与えられたアナログクロック
をディジタルクロックに変換するコンパレータ４とを備
えている。そして、バイアス電位が与えられたアナログ
クロックを分岐入力しその直流成分を抽出するローパス
フィルタ３を設け、このローパスフィルタ３の出力がコ
ンパレータ４のしきい値電位として使用されている。
【０００８】これを更に詳述すると、図１に本発明の一
実施例のディジタルクロック発生装置の回路図を示す。
図３に示す従来例と構成において異なるのは、コンパレ
ータの負入力に抵抗Ｒ３とコンデンサＣ２からなるロー
パス・フィルタの出力が接続され、そのローパス・フィ
ルタの入力がコンパレータの正入力となっているところ
である。つまり本実施例では、バイアス電位が重畳され
た正弦波信号の直流成分が、波形整形のためのしきい値
となっている。したがって、正弦波信号の歪が小さい限
り、図２に示すように出力クロック・デューティは自動
的にほぼ５０％となる。これは、従来例のようなデュー
ティ調整が不要であることを意味している。また、終端
抵抗によるバイアス電位が変動したとしても、それに伴
ってローパス・フィルタ出力も変動し、自動的に波形整
形のしきい値が正弦波の中心に設定される。したがっ
て、動作点のドリフトや、経年変化のデューティへの影
響も小さい。
実施例のディジタルクロック発生装置の回路図を示す。
図３に示す従来例と構成において異なるのは、コンパレ
ータの負入力に抵抗Ｒ３とコンデンサＣ２からなるロー
パス・フィルタの出力が接続され、そのローパス・フィ
ルタの入力がコンパレータの正入力となっているところ
である。つまり本実施例では、バイアス電位が重畳され
た正弦波信号の直流成分が、波形整形のためのしきい値
となっている。したがって、正弦波信号の歪が小さい限
り、図２に示すように出力クロック・デューティは自動
的にほぼ５０％となる。これは、従来例のようなデュー
ティ調整が不要であることを意味している。また、終端
抵抗によるバイアス電位が変動したとしても、それに伴
ってローパス・フィルタ出力も変動し、自動的に波形整
形のしきい値が正弦波の中心に設定される。したがっ
て、動作点のドリフトや、経年変化のデューティへの影
響も小さい。
【０００９】
【発明の効果】以上説明したように本発明は、バイアス
電位が与えられたアナログ・クロックの直流成分をロー
パス・フィルタによって抽出してコンパレータのしきい
値電位とすることにより、出力ディジタル・クロックの
デューティ調整が不要となり、動作点のドリフトや、経
年変化に対してデューティ変動が小さくなるという従来
にない優れたディジタルクロック発生装置と提供するこ
とができる。
電位が与えられたアナログ・クロックの直流成分をロー
パス・フィルタによって抽出してコンパレータのしきい
値電位とすることにより、出力ディジタル・クロックの
デューティ調整が不要となり、動作点のドリフトや、経
年変化に対してデューティ変動が小さくなるという従来
にない優れたディジタルクロック発生装置と提供するこ
とができる。
【図１】本発明の一実施例を示す回路図である。
【図２】図１の動作波形図である。
【図３】従来例を示す回路図である。
１ アナログ発振器 ２ 同軸ケーブル ３ ローパス・フィルタ ４ コンパレータ ５ 出力端子
Claims (1)
- 【請求項１】 アナログクロックを出力するアナログ発
振器と、このアナログ発振器の出力に所定レベルのバイ
アス電位を与える終端回路と、前記バイアス電位が与え
られたアナログクロックをディジタルクロックに変換す
るコンパレータとを備えたディジタルクロック発生装置
において、前記バイアス電位が与えられたアナログクロ
ックを分岐入力しその直流成分を抽出するローパスフィ
ルタを設け、このローパスフィルタの出力を前記コンパ
レータのしきい値電位としたことを特徴とするディジタ
ルクロック発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31164291A JPH05122029A (ja) | 1991-10-30 | 1991-10-30 | デイジタルクロツク発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31164291A JPH05122029A (ja) | 1991-10-30 | 1991-10-30 | デイジタルクロツク発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122029A true JPH05122029A (ja) | 1993-05-18 |
Family
ID=18019734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31164291A Withdrawn JPH05122029A (ja) | 1991-10-30 | 1991-10-30 | デイジタルクロツク発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122029A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221612A (ja) * | 1994-02-04 | 1995-08-18 | Nec Corp | インタフェース回路 |
| US6236393B1 (en) | 1997-10-31 | 2001-05-22 | Sharp Kabushiki Kaisha | Interface circuit and liquid crystal driving circuit |
| EP1158302A2 (en) * | 2000-05-23 | 2001-11-28 | Tektronix, Inc. | Method and apparatus for probing a conductor of an array of closely-spaced conductors |
| JP2007306569A (ja) * | 2006-05-10 | 2007-11-22 | Samsung Electronics Co Ltd | 基準電圧発生回路及びこれを含むシステム並びに基準電圧発生方法 |
| CN102412829A (zh) * | 2011-11-15 | 2012-04-11 | 浙江大学 | 利用电压基准源提供输出信号温补晶振偏置的电路 |
-
1991
- 1991-10-30 JP JP31164291A patent/JPH05122029A/ja not_active Withdrawn
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07221612A (ja) * | 1994-02-04 | 1995-08-18 | Nec Corp | インタフェース回路 |
| US6236393B1 (en) | 1997-10-31 | 2001-05-22 | Sharp Kabushiki Kaisha | Interface circuit and liquid crystal driving circuit |
| EP1158302A2 (en) * | 2000-05-23 | 2001-11-28 | Tektronix, Inc. | Method and apparatus for probing a conductor of an array of closely-spaced conductors |
| JP2002055144A (ja) * | 2000-05-23 | 2002-02-20 | Tektronix Inc | 信号検出装置及び方法 |
| EP1158302A3 (en) * | 2000-05-23 | 2003-10-22 | Tektronix, Inc. | Method and apparatus for probing a conductor of an array of closely-spaced conductors |
| JP2007306569A (ja) * | 2006-05-10 | 2007-11-22 | Samsung Electronics Co Ltd | 基準電圧発生回路及びこれを含むシステム並びに基準電圧発生方法 |
| CN102412829A (zh) * | 2011-11-15 | 2012-04-11 | 浙江大学 | 利用电压基准源提供输出信号温补晶振偏置的电路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6426660B1 (en) | Duty-cycle correction circuit | |
| KR0185406B1 (ko) | 전기식 제어 발진기 회로 및 이 회로를 구비한 전기식 제어 필터 장치 | |
| US5321401A (en) | Method and apparatus for digital to analog conversion with minimized distortion | |
| JPH05122029A (ja) | デイジタルクロツク発生装置 | |
| KR100483294B1 (ko) | Ａ/ｄ 컨버터 | |
| US5144310A (en) | A/D converter utilizing successive approximation | |
| CN113655987A (zh) | 一种运算电路及芯片 | |
| CN109004846B (zh) | 低待机功耗的数字调频电路 | |
| JPS6110312A (ja) | 信号変換回路 | |
| JPH07183775A (ja) | 波形整形回路 | |
| JPH10313235A (ja) | Ｖ／ｆ変換回路 | |
| JP3185229B2 (ja) | パルス信号処理回路 | |
| US3946253A (en) | Pulse train generator | |
| US20220200549A1 (en) | Signal generating circuit and audio processing device | |
| JP2018037817A (ja) | アナログデジタル混在回路 | |
| KR100187936B1 (ko) | 교차 코일형 아날로그 지시계기 제어장치의 반전반파 정류회로 | |
| SU1628165A1 (ru) | Устройство дл управлени конвертором | |
| RU2222048C2 (ru) | Функциональный генератор | |
| CN114389439A (zh) | 一种斜波注入电路及其在开关电源中的误差补偿方法 | |
| KR100381020B1 (ko) | 일정 듀티사이클을 갖는 구형파 펄스 발생기 | |
| JPH04263511A (ja) | 周波数・電圧変換回路 | |
| CN112152605A (zh) | 一种无比较器的三路电流频率转换电路 | |
| JP2768013B2 (ja) | 分周器 | |
| An et al. | Switching noise insensitive power module for infrared imaging system | |
| KR19980069096A (ko) | 아날로그-디지탈 변환 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 19990107 |