KR100483294B1

KR100483294B1 - Ａ/ｄ 컨버터

Info

Publication number: KR100483294B1
Application number: KR10-2002-0041845A
Authority: KR
Inventors: 도키오카요시노리
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2001-11-16
Filing date: 2002-07-18
Publication date: 2005-04-15
Also published as: US6583746B2; JP2003152538A; KR20030040013A; US20030095061A1; DE10232658A1; JP3878458B2

Abstract

본 발명의 목적은 동일 구성으로 동일 특성의 제 1 DC 바이어스 회로(16)와 제 2 DC 바이어스 회로(21)를 구비한 A/D 컨버터를 제공하는 것이다. 이들 DC 바이어스 회로는, OP 앰프(23)로부터 공급되는 귀환 제어 전압에 의해 독립으로 동일 전압의 제 1 및 제 2 공통 전압을 생성한다. OP 앰프는 제 2 DC 바이어스 회로로부터 제 2 입력 버퍼 회로(22)를 거쳐서 공급되는 제 2 공통 전압이 A/D 코어(18)의 레퍼런스 전압의 공통 전압과 일치하도록 2개의 DC 바이어스 회로를 제어한다. 이것에 의해, 제 1 DC 바이어스 회로가 생성하여, 제 1 입력 버퍼 회로(17)를 거쳐서 아날로그 입력 신호에 중첩되는 제 1 공통 전압을 A/D 코어의 레퍼런스 전압의 공통 전압에 일치시킬 수 있다. OP 앰프에는, 실제의 아날로그 입력 신호가 입력되지 않으므로 고속 동작할 필요가 없다. 그 결과, 입력 버퍼 회로를, 소스 폴로워(source follower) 등의, 단순한 회로로 구성할 수 있고, A/D 컨버터의 고속 동작을 가능하게 한다.

Description

Ａ/Ｄ 컨버터{A/D CONVERTER WITH HIGH-SPEED INPUT CIRCUIT}

본 발명은 아날로그 입력 신호의 공통 전압과, 레퍼런스 전압의 공통 전압을 일치시키는 A/D 컨버터에 관한 것이다.

도 5는 종래의 A/D 컨버터를 나타내는 회로도로서, 도면에서, (1)은 아날로그 입력 신호를 일단 유지하는 입력 버퍼 회로, (2)는 복수의 레퍼런스 전압을 생성하여, 입력 버퍼 회로(1)를 통과한 아날로그 입력 신호를 그들 레퍼런스 전압에 근거하여 디지털 출력 신호로 변환하는 A/D 코어이다.

다음에 동작에 대하여 설명한다.

도 5에 있어서, 입력 버퍼 회로(1)는 아날로그 입력 신호를 일단 유지하고, A/D 코어(2)는, 예컨대 2 비트 디지털 변환이면, 2² = 4 종류의 레퍼런스 전압(1, 2, 4, 8[V] 등)을 생성하여, 입력 버퍼 회로(1)를 거친 아날로그 입력 신호를 그들 레퍼런스 전압에 근거하여 디지털 출력 신호로 변환한다.

여기서, 아날로그 입력 신호에는 일반적으로 직류 성분이 포함되어 있고, 이것을 아날로그 입력 신호의 공통 전압이라고 한다.

또한, A/D 코어(2)에 의해서 생성되는 복수의 레퍼런스 전압의 중간 전압, 예컨대 상기 2 비트 디지털 변환의 A/D 코어이면, 4 종류의 레퍼런스 전압(1, 2, 4, 8[V]) 중의 중간 레퍼런스 전압(2, 4[V])의 평균값 = 3[V]를 레퍼런스 전압의 공통 전압이라고 한다.

A/D 코어(2)에 의해서 아날로그 입력 신호를 정확히 디지털 변환하기 위해서는, A/D 코어(2)에 입력되는 아날로그 입력 신호의 공통 전압과, A/D 코어(2)에서 생성되는 레퍼런스 전압의 공통 전압을 일치시킬 필요가 있다.

도 5에 나타낸 종래의 A/D 컨버터에서는, 아날로그 입력 신호의 공통 전압과, 레퍼런스 전압의 공통 전압을 일치시키기 위해서, 입력 버퍼 회로(1)에 공통 모드 피드백 회로를 구비하고 있다.

이 공통 모드 피드백 회로란, 레퍼런스 전압의 공통 전압과 동일한 정도의 전압을 생성하는 전압 생성 회로와, 입력 버퍼 회로(1)의 출력 전압을 피드백하여 그들 전압 생성 회로에 의해서 생성되는 전압과, 입력 버퍼 회로(1)의 출력 전압을 비교하는 OP 앰프를 구비하며, 입력 버퍼 회로(1)의 출력 전압이 그 전압 생성 회로에 의해서 생성되는 전압과 일치하도록, 즉 A/D 코어(2)에 입력되는 아날로그 입력 신호의 공통 전압과, A/D 코어(2)에서 생성되는 레퍼런스 전압의 공통 전압이 일치하도록 제어하는 것이다.

종래의 A/D 컨버터는 이상과 같이 구성되어 있기 때문에, 입력 버퍼 회로(1)에 공통 모드 피드백 회로를 구비함으로써, A/D 코어(2)에 입력되는 아날로그 입력 신호의 공통 전압과, A/D 코어(2)에서 생성되는 레퍼런스 전압의 공통 전압을 일치시켜, 아날로그 입력 신호를 정확히 디지털 변환할 수 있다.

그러나, 최근, 요구되어 오고 있는 고속화된 A/D 컨버터에서는 고속 동작 가능한 입력 버퍼 회로가 필요하고, 종래와 같은, 아날로그 입력 신호를 취급하는 OP 앰프를 갖는 공통 모드 피드백 회로를 구비한 복잡한 입력 버퍼 회로(1)를 제작하는 것은 곤란하다는 등이 문제가 있었다.

본 발명은 상기한 바와 같은 과제를 해결하기 위해서 이루어진 것으로, 단순한 회로로 고속 동작을 가능하게 하는 A/D 컨버터를 얻는 것을 목적으로 한다.

본 발명에 따르면, 첫째로, 아날로그 입력 신호의 직류 성분을 제거하는 용량과, 귀환 제어 전압에 따라 제어된 직류 전압을 생성하고, 상기 용량을 거친 아날로그 입력 신호에 그 생성한 직류 전압을 인가하는 제 1 직류 전압 생성 회로와, 상기 제 1 직류 전압 생성 회로를 거친 아날로그 입력 신호를 일단 유지하는 제 1 입력 버퍼 회로와, 복수의 참조 기준 전압을 생성하고 또한 그들 참조 기준 전압의 중간 전압을 생성하여, 상기 제 1 입력 버퍼 회로를 거친 아날로그 입력 신호를 그들 참조 기준 전압에 근거하여 디지털 출력 신호로 변환하는 A/D 코어와, 귀환 제어 전압에 따라 제어되어, 상기 제 1 직류 전압 생성 회로에 의해서 생성된 직류 전압과 동일한 직류 전압을 생성하는 제 2 직류 전압 생성 회로와, 상기 제 1 입력 버퍼 회로의 레플리카 회로에 의해 구성되고, 상기 제 2 직류 전압 생성 회로에 의해서 생성된 직류 전압을 일단 유지하는 제 2 입력 버퍼 회로와, 상기 A/D 코어에 의해서 생성된 참조 기준 전압의 중간 전압과 상기 제 2 입력 버퍼 회로를 거친 직류 전압이 일치하도록, 상기 제 1 직류 전압 생성 회로 및 상기 제 2 직류 전압 생성 회로에 귀환 제어 전압을 공급하는 OP 앰프를 구비한 A/D 컨버터가 제공된다.

여기서, 제 1 직류 전압 생성 회로는, 전원과 그라운드 사이에서 직렬 접속된 제 1 도전형 트랜지스터 및 저항을 갖고, 그들 제 1 도전형 트랜지스터와 저항과의 접속점에 제 1 입력 버퍼 회로가 접속되며, 제 2 직류 전압 생성 회로는, 전원과 그라운드 사이에서 직렬 접속된 제 1 도전형 트랜지스터 및 저항을 갖고, 그들 제 1 도전형 트랜지스터와 저항과의 접속점에 제 2 입력 버퍼 회로가 접속되며, 상기 각 제 1 도전형 트랜지스터의 게이트에 각각 귀환 제어 전압이 공급되더라도 된다.

제 1 직류 전압 생성 회로는, 전원과 그라운드 사이에서 직렬 접속된 저항 및 제 2 도전형 트랜지스터를 갖고, 그들 저항과 제 2 도전형 트랜지스터와의 접속점에 제 1 입력 버퍼 회로가 접속되며, 제 2 직류 전압 생성 회로는, 전원과 그라운드 사이에서 직렬 접속된 저항 및 제 2 도전형 트랜지스터를 갖고, 그들 저항과 제 2 도전형 트랜지스터와의 접속점에 제 2 입력 버퍼 회로가 접속되며 상기 각 제 2 도전형 트랜지스터의 게이트에 각각 귀환 제어 전압이 공급되더라도 된다.

제 2 입력 버퍼 회로는 제 1 입력 버퍼 회로보다도 사이즈가 축소된 레플리카 회로에 의해 구성되더라도 된다.

또한, OP 앰프의 귀환 제어 전압의 출력측에 로우패스 필터를 마련하더라도 된다.

본 발명에 따르면, 둘째로, 제 1 아날로그 입력 신호의 직류 성분을 제거하는 제 1 용량과, 귀환 제어 전압에 따라 제어된 직류 전압을 생성하고, 상기 제 1 용량을 거친 제 1 아날로그 입력 신호에 그 생성한 직류 전압을 인가하는 제 1 직류 전압 생성 회로와, 상기 제 1 직류 전압 생성 회로를 거친 제 1 아날로그 입력 신호를 일단 유지하는 제 1 입력 버퍼 회로와, 제 2 아날로그 입력 신호의 직류 성분을 제거하는 제 2 용량과, 귀환 제어 전압에 따라 제어된 직류 전압을 생성하고, 상기 제 2 용량을 거친 제 2 아날로그 입력 신호에 그 생성한 직류 전압을 인가하는 제 2 직류 전압 생성 회로와, 상기 제 2 직류 전압 생성 회로를 거친 제 2 아날로그 입력 신호를 일단 유지하는 제 2 입력 버퍼 회로와, 복수의 참조 기준 전압을 생성하고 또한 그들 참조 기준 전압의 중간 전압을 생성하며, 상기 제 1 입력 버퍼 회로를 거친 제 1 아날로그 입력 신호 및 상기 제 2 입력 버퍼 회로를 거친 제 2 아날로그 입력 신호의 차동 입력을 그들 참조 기준 전압에 근거하여 디지털 출력 신호로 변환하는 A/D 코어와, 귀환 제어 전압에 따라 제어되고, 상기 제 1 직류 전압 생성 회로 및 상기 제 2 직류 전압 생성 회로에 의해서 생성된 직류 전압과 동일한 직류 전압을 생성하는 제 3 직류 전압 생성 회로와, 상기 제 1 입력 버퍼 회로 및 상기 제 2 입력 버퍼 회로의 레플리카 회로에 의해 구성되며, 상기 제 3 직류 전압 생성 회로에 의해서 생성된 직류 전압을 일단 유지하는 제 3 입력 버퍼 회로와, 상기 A/D 코어에 의해서 생성된 참조 기준 전압의 중간 전압과 상기 제 3 입력 버퍼 회로를 거친 직류 전압이 일치하도록, 상기 제 1 직류 전압 생성 회로, 상기 제 2 직류 전압 생성 회로 및 상기 제 3 직류 전압 생성 회로에 귀환 제어 전압을 공급하는 OP 앰프를 구비한 A/D 컨버터가 제공된다.

여기서, OP 앰프의 귀환 제어 전압의 출력측에 로우패스 필터를 마련하더라도 된다.

본 발명의 상기 및 그 밖의 목적, 특징, 국면 및 이익 등은 첨부 도면을 참조로 하여 설명하는 이하의 상세한 실시예로부터 더욱 명백해질 것이다.

이하, 본 발명의 일 실시예를 설명한다.

(실시예 1)

도 1은 본 발명의 실시예 1에 따른 A/D 컨버터를 나타내는 회로도로서, 도면에서, (11)는 아날로그 입력 신호 라인에 직렬 접속되고, 아날로그 입력 신호의 공통 전압(직류 성분)을 제거하는 용량이다.

(12)는 전원, (13)은 PMOS 트랜지스터(제 1 도전형 트랜지스터), (14)는 저항, (15)는 그라운드이며, (16)은 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어된 공통 전압(직류 전압)을 생성하고, 용량(11)을 거친 아날로그 입력 신호에 그 생성한 공통 전압을 인가하는 DC 바이어스 회로(제 1 직류 전압 생성 회로)이다.

(17)은 PMOS 트랜지스터(13) 및 저항(14) 사이의 아날로그 입력 신호 라인에 접속되고, 아날로그 입력 신호를 일단 유지하는 입력 버퍼 회로(제 1 입력 버퍼 회로)이다.

(18)은 복수의 레퍼런스 전압(참조 기준 전압)을 생성하고 또한 그들 레퍼런스 전압의 공통 전압(중간 전압)을 생성하여, 입력 버퍼 회로(17)를 거친 아날로그 입력 신호를 그들 레퍼런스 전압에 근거하여 디지털 출력 신호로 변환하는 A/D 코어이다.

(12)는 전원, (19)는 PMOS 트랜지스터(제 1 도전형 트랜지스터), (20)은 저항, (15)는 그라운드이며, (21)은 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어되고, DC 바이어스 회로(16)에 의해서 생성된 공통 전압과 동일한 공통 전압을 생성하는 DC 바이어스 회로(제 2 직류 전압 생성 회로)이다.

(22)는 입력 버퍼 회로(17)의 레플리카 회로에 의해 구성되고, DC 바이어스 회로(21)의 PMOS 트랜지스터(19) 및 저항(20) 사이에 접속되며, DC 바이어스 회로(21)에 의해서 생성된 공통 전압을 일단 유지하는 입력 버퍼 회로(제 2 입력 버퍼 회로)이다.

(23)은 입력 버퍼 회로(22)를 거친 공통 전압이 + 단자에, A/D 코어(18)에 의해서 생성된 레퍼런스 전압의 공통 전압이 - 단자에 각각 접속되고, 양 공통 전압이 일치하도록, DC 바이어스 회로(16, 21)의 PMOS 트랜지스터(13, 19)의 게이트에 귀환 제어 전압을 공급하는 OP 앰프(OP 앰프)이다.

다음에 동작에 대하여 설명한다.

A/D 코어(18)에 있어서, 레퍼런스 전압이 그라운드(15)를 기준으로 설정되어 있는 경우는, 도 1에 나타내는 바와 같이, PMOS 트랜지스터(13, 19)로 이루어지는 DC 바이어스 회로(16, 21)를 마련한다. 또, 입력 버퍼 회로(17, 22)는 공통 모드 피드백 회로를 구비하고 있지 않으며, 소스 폴로워 등의 단순한 회로로 구성된 것이다.

이하, 도 1에 나타낸 구성에 있어서, A/D 코어(18)에 입력되는 아날로그 입력 신호의 공통 전압과, A/D 코어(18)에서 생성되는 레퍼런스 전압의 공통 전압을 일치시켜, 아날로그 입력 신호를 정확하게 고속으로 디지털 변환할 수 있는 것에 대해서 설명한다.

도 1에 있어서, 아날로그 입력 신호 라인에 용량(11)을 직렬 접속하고 아날로그 입력 신호로부터 그 공통 전압을 제거한다.

DC 바이어스 회로(16)는 PMOS 트랜지스터(13)에 공급되는 귀환 제어 전압에 따라 제어된 직류 전류를 전원(12) 및 그라운드(15) 사이에서 흘리고, 그 그라운드(15)의 전위를 기준으로, 저항(14)에 의해 발생하는 공통 전압(직류 전압)을 생성하여, 용량(11)을 거친 아날로그 입력 신호에 인가한다.

입력 버퍼 회로(17)는 그 공통 전압이 인가된 아날로그 입력 신호를 일단 유지한다.

A/D 코어(18)는 복수의 레퍼런스 전압을 생성하고 또한 그들 레퍼런스 전압의 공통 전압(중간 전압)을 생성한다. 또한, A/D 코어(18)는 입력 버퍼 회로(17)를 거친 아날로그 입력 신호를 그들 레퍼런스 전압에 근거하여 디지털 출력 신호로 변환한다.

DC 바이어스 회로(21)는 PMOS 트랜지스터(19)에 공급되는 귀환 제어 전압에 따라 제어된 직류 전류를 전원(12) 및 그라운드(15) 사이에서 흘리고, 그 그라운드(15)의 전위를 기준으로, 저항(20)에 의해 발생하는 공통 전압(직류 전압)을 생성한다.

입력 버퍼 회로(22)는 입력 버퍼 회로(17)의 레플리카 회로에 의해 구성되어 있다. 여기서, 레플리카 회로란, 동일 배치의 트랜지스터에 의해 구성되고, 특성도 근사한 것이다. 입력 버퍼 회로(22)는 그 생성된 공통 전압을 일단 유지한다.

OP 앰프(23)는 입력 버퍼 회로(22)를 거친 공통 전압과, A/D 코어(18)에 의해서 생성된 레퍼런스 전압의 공통 전압이 입력되어, 양 공통 전압이 일치하도록 DC 바이어스 회로(16, 21)의 PMOS 트랜지스터(13, 19)의 게이트에 귀환 제어 전압을 공급한다.

그 결과, 입력 버퍼 회로(22)를 거친 공통 전압과, A/D 코어(18)에 의해서 생성된 레퍼런스 전압의 공통 전압이 일치하고, 또한 입력 버퍼 회로(17)를 거친 아날로그 입력 신호의 공통 전압과, A/D 코어(18)에 의해서 생성된 레퍼런스 전압의 공통 전압이 일치한다. 따라서, 입력 버퍼 회로(17)에 공통 모드 피드백 회로를 구비하지 않고, 아날로그 입력 신호를 정확히 고속으로 디지털 변환할 수 있다.

이상과 같이, 이 실시예 1에 따르면, OP 앰프(23)로부터 공급되는 귀환 제어 전압에 의해, 레퍼런스 전압의 공통 전압과 입력 버퍼 회로(22)를 거친 공통 전압이 일치하도록, DC 바이어스 회로(16, 21)로부터 생성되는 공통 전압을 제어하도록 구성했기 때문에, 레퍼런스 전압의 공통 전압과 입력 버퍼 회로(17)를 거친 아날로그 입력 신호의 공통 전압을 일치시킬 수 있다. DC 바이어스 회로(21) 및 입력 버퍼 회로(22)에는 실제 아날로그 입력 신호가 입력되지 않기 때문에, OP 앰프(23)는 고속 동작할 필요가 없다. 그 결과, 입력 버퍼 회로(17)를 소스 폴로워 등의 단순한 회로로 구성할 수 있고, 고속 동작을 가능하게 할 수 있다.

또한, PMOS 트랜지스터(13, 19)에 의해 제어된 직류 전류가 저항(14, 20)을 거쳐서 그라운드(15)로 흐름에 따라, 공통 전압을 생성하도록 구성했기 때문에, A/D 코어(18)에 있어서, 레퍼런스 전압이 그라운드(15)를 기준으로 설정되어 있는 경우에, 아날로그 입력 신호에 인가하는 공통 전압을 양호한 정밀도로 제어할 수 있다.

또한, 용량(11), 저항(14), 그라운드(15)로 이루어지는 회로에 의해, 하이 패스 필터를 구성할 수 있고, 아날로그 입력 신호에 중첩되는 저주파 노이즈를 제거할 수 있다.

또, 상기 실시예 1에 따르면, 입력 버퍼 회로(22)를 입력 버퍼 회로(17)의 트랜지스터 사이즈 및 배치와 동일하게 하고, 동일 특성을 갖는 레플리카 회로로 구성했지만, 입력 버퍼 회로(22)는 입력 버퍼 회로(17)의 트랜지스터 사이즈보다도 사이즈가 축소된 레플리카 회로에 의해 구성하더라도 되고, 예컨대 1/10 또는 1/20의 트랜지스터 사이즈로 축소하면, 그만큼 트랜지스터에 흐르는 전류를 저감할 수 있어, 입력 버퍼 회로(22)의 소비 전류를 삭감할 수 있다.

(실시예 2)

도 2는 본 발명의 실시예 2에 따른 A/D 컨버터를 나타내는 회로도로서, 도면에서, (12)는 전원, (31)은 저항, (32)는 NMOS 트랜지스터(제 2 도전형 트랜지스터), (15)는 그라운드이며, (33)은 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어된 공통 전압(직류 전압)을 생성하여, 용량(11)을 거친 아날로그 입력 신호에 그 생성한 공통 전압을 인가하는 DC 바이어스 회로(제 1 직류 전압 생성 회로)이다.

또한, (12)는 전원, (34)는 저항, (35)는 NMOS 트랜지스터(제 2 도전형 트랜지스터), (15)는 그라운드이며, (36)는 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어되고, DC 바이어스 회로(16)에 의해서 생성된 공통 전압과 동일의 공통 전압을 생성하는 DC 바이어스 회로(제 2 직류 전압 생성 회로)이다. 그 밖의 구성에 대해서는 도 1과 동일하다.

다음에 동작에 대하여 설명한다.

상기 실시예 1에서는, A/D 코어(18)에서, 레퍼런스 전압이 그라운드(15)를 기준으로 설정되어 있는 경우이기 때문에, PMOS 트랜지스터(13, 19)로 이루어지는 DC 바이어스 회로(16, 21)를 마련했지만, 이 실시예 2에서는, A/D 코어(18)에서, 레퍼런스 전압이 전원(12)을 기준으로 설정되어 있는 경우에 대하여 나타낸 것이며, 도 2에 나타내는 바와 같이, NMOS 트랜지스터(32, 35)로 이루어지는 DC 바이어스 회로(33, 36)를 마련한다.

DC 바이어스 회로(33)는, NMOS 트랜지스터(32)에 공급되는 귀환 제어 전압에 따라 제어된 직류 전류를 전원(12) 및 그라운드(15) 사이에서 흘리고, 그 전원(12)의 전위를 기준으로, 저항(31)에 의해 전압 강하된 공통 전압(직류 전압)을 생성하여 용량(11)을 거친 아날로그 입력 신호에 인가한다.

DC 바이어스 회로(36)는, NMOS 트랜지스터(35)에 공급되는 귀환 제어 전압에 따라 제어된 직류 전류를 전원(12) 및 그라운드(15) 사이에서 흘리고, 그 전원(12)의 전위를 기준으로, 저항(34)에 의해 전압 강하된 공통 전압(직류 전압)을 생성한다.

OP 앰프(23)는 입력 버퍼 회로(22)를 거친 공통 전압과, A/D 코어(18)에 의해서 생성된 레퍼런스 전압의 공통 전압이 입력되어, 양 공통 전압이 일치하도록, DC 바이어스 회로(33, 36)의 NMOS 트랜지스터(32, 35)의 게이트에 귀환 제어 전압을 공급한다.

이상과 같이, 이 실시예 2에 따르면, 실시예 1과 마찬가지로, OP 앰프(23)는 고속 동작할 필요가 없고, 입력 버퍼 회로(17)를 소스 폴로워 등의 단순한 회로로 구성할 수 있고, 고속 동작을 가능하게 할 수 있다.

또한, NMOS 트랜지스터(32, 35)에 의해 제어된 직류 전류가 저항(31, 34)을 거쳐서 그라운드(15)로 흐름에 따라, 공통 전압을 생성하도록 구성했기 때문에, A/D 코어(18)에서, 레퍼런스 전압이 전원(12)을 기준으로 설정되어 있는 경우에, 아날로그 입력 신호에 인가하는 공통 전압을 양호한 정밀도로 제어할 수 있다.

(실시예 3)

도 3은 본 발명의 실시예 3에 따른 A/D 컨버터를 나타내는 회로도이며, 도면에서, (11a, 11b)는 차동의 아날로그 입력 신호 라인에 각각 직렬 접속되고, 아날로그 입력 신호의 공통 전압(직류 성분)을 각각 제거하는 용량(제 1 용량, 제 2 용량)이다.

(12)는 전원, (13a)는 PMOS 트랜지스터(제 1 도전형 트랜지스터), (14a)는 저항, (15)는 그라운드이며, (16a)는 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어된 공통 전압(직류 전압)을 생성하여 용량(11a)을 거친 아날로그 입력 신호에 그 생성한 공통 전압을 인가하는 DC 바이어스 회로(제 1 직류 전압 생성 회로)이다.

(17a)는 PMOS 트랜지스터(13a) 및 저항(14a) 사이의 아날로그 입력 신호 라인에 접속되고, 아날로그 입력 신호를 일단 유지하는 입력 버퍼 회로(제 1 입력 버퍼 회로)이다.

(12)는 전원, (13b)는 PMOS 트랜지스터(제 1 도전형 트랜지스터), (14b)는 저항, (15)는 그라운드이며, (16b)는 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어된 공통 전압(직류 전압)을 생성하여 용량(11b)을 거친 아날로그 입력 신호에 그 생성한 공통 전압을 인가하는 DC 바이어스 회로(제 2 직류 전압 생성 회로)이다.

(17b)는 PMOS 트랜지스터(13b) 및 저항(14b) 사이의 아날로그 입력 신호 라인에 접속되고, 아날로그 입력 신호를 일단 유지하는 입력 버퍼 회로(제 2 입력 버퍼 회로)이다.

(41)은 복수의 레퍼런스 전압(참조 기준 전압)을 생성하고 또한 그들 레퍼런스 전압의 공통 전압(중간 전압)을 생성하며, 입력 버퍼 회로(17a, 17b)를 거친 아날로그 입력 신호의 차동 입력을 그들 레퍼런스 전압에 근거하여 디지털 출력 신호로 변환하는 A/D 코어이다.

(12)는 전원, (19)는 PMOS 트랜지스터, (20)은 저항, (15)는 그라운드이며, (21)은 이들의 직렬 접속에 의해, 귀환 제어 전압에 따라 제어되고, DC 바이어스 회로(16a, 16b)에 의해서 생성된 공통 전압과 동일한 공통 전압을 생성하는 DC 바이어스 회로(제 3 직류 전압 생성 회로)이다.

(22)는 입력 버퍼 회로(17a, 17b)의 레플리카 회로에 의해 구성되고, DC 바이어스 회로(21)의 PMOS 트랜지스터(19) 및 저항(20) 사이에 접속되며, DC 바이어스 회로(21)에 의해서 생성된 공통 전압을 일단 유지하는 입력 버퍼 회로(제 3 입력 버퍼 회로)이다.

(23)은 입력 버퍼 회로(22)를 거친 공통 전압이 + 단자에, A/D 코어(41)에 의해서 생성된 레퍼런스 전압의 공통 전압이 - 단자에 각각 접속되고, 양 공통 전압이 일치하도록, DC 바이어스 회로(16a, 16b, 21)의 PMOS 트랜지스터(13a, 13b, 19)의 게이트에 귀환 제어 전압을 공급하는 OP 앰프(OP 앰프)이다.

다음에 동작에 대하여 설명한다.

이 실시예 3은, 상기 실시예 1에서, 차동 입력의 A/D 컨버터에 적용할 수 있도록 한 것이다.

도 3에 있어서, 용량(11a, 11b)은 차동 입력의 아날로그 입력 신호로부터 각각 공통 전압을 제거하고, DC 바이어스 회로(16a, 16b)는 귀환 제어 전압에 따라 공통 전압을 생성하여 용량(11a, 11b)을 거친 아날로그 입력 신호에 인가한다. 입력 버퍼 회로(17a, 17b)는 그 공통 전압이 인가된 아날로그 입력 신호를 일단 유지하고, A/D 코어(41)는 입력 버퍼 회로(17a, 17b)를 거친 아날로그 입력 신호의 차동 입력을 레퍼런스 전압에 근거하여 디지털 출력 신호로 변환한다.

또한, DC 바이어스 회로(21)는 귀환 제어 전압에 따라 공통 전압을 생성하고, 입력 버퍼 회로(22)는 그 생성된 공통 전압을 일단 유지한다.

OP 앰프(23)는 입력 버퍼 회로(22)를 거친 공통 전압과, A/D 코어(41)에 의해서 생성된 레퍼런스 전압의 공통 전압이 입력되고, 양 공통 전압이 일치하도록, DC 바이어스 회로(16a, 16b, 21)의 PMOS 트랜지스터(13a, 13b, 19)의 게이트에 귀환 제어 전압을 공급한다.

이상과 같이, 이 실시예 3에 따르면, OP 앰프(23)로부터 공급되는 귀환 제어 전압에 의해, 레퍼런스 전압의 공통 전압과 입력 버퍼 회로(22)를 거친 공통 전압이 일치하도록, DC 바이어스 회로(16a, 16b, 21)로부터 생성되는 공통 전압을 제어하도록 구성했기 때문에, 레퍼런스 전압의 공통 전압과 입력 버퍼 회로(17a, 17b)를 거친 아날로그 입력 신호의 공통 전압을 일치시킬 수 있다. DC 바이어스 회로(21) 및 입력 버퍼 회로(22)에는 실제의 아날로그 입력 신호가 입력되지 않기 때문에, OP 앰프(23)는 고속 동작할 필요가 없다. 그 결과, 입력 버퍼 회로(17a, 17b)를 소스 폴로워 등의 단순한 회로로 구성할 수 있고, 고속 동작을 가능하게 할 수 있다.

또한, 차동 입력의 A/D 컨버터에 적용할 수 있다.

(실시예 4)

도 4는 본 발명의 실시예 4에 따른 A/D 컨버터를 나타내는 회로도이며, 도면에서, (44)는 OP 앰프(23)의 귀환 제어 전압의 출력측에 마련되고, 저항(42) 및 용량(43)으로 이루어지는 로우패스 필터이다. 그 밖의 구성에 대해서는 도 1과 동일하다.

다음에 동작에 대하여 설명한다.

고속 동작하고 있는 A/D 코어(18)의 레퍼런스 전압은 클럭 등의 영향에 의해 안정하지 않은 것으로 생각되고, 그 경우, 레퍼런스 전압의 공통 전압도 안정하지 않은 것으로 된다. 그 결과, OP 앰프(23)로부터 출력되는 귀환 제어 전압에는 고주파 노이즈가 중첩되어 버린다.

이 실시예 4에서는, OP 앰프(23)의 출력측에 로우패스 필터를 마련함으로써 고주파 노이즈를 소거할 수 있어, DC 바이어스 회로(16, 21)의 PMOS 트랜지스터(13, 19)의 동작에 영향을 미치지 않고, DC 바이어스 회로(16, 21)로부터 안정한 공통 전압을 생성할 수 있다.

이상과 같이, 이 실시예 4에 따르면, OP 앰프(23)의 귀환 제어 전압의 출력측에 로우패스 필터(44)를 마련하도록 구성했기 때문에, 고속 동작하는 A/D 코어(18)의 레퍼런스 전압의 공통 전압이 안정하지 않더라도, OP 앰프(23)로부터의 귀환 제어 전압에 중첩되는 고주파 노이즈를 로우패스 필터(44)에 의해서 소거할 수 있어, DC 바이어스 회로(16, 21)에서는 안정한 공통 전압을 생성할 수 있다.

또, 이 실시예 4에서는 상기 실시예 1에 나타낸 구성에 로우패스 필터(44)를 마련한 것을 나타내었지만, 상기 실시예 3에 나타낸 구성에 로우패스 필터(44)를 마련하더라도 되며, 마찬가지의 효과를 얻을 수 있다.

이상 본 발명자에 의해서 이루어진 발명을 상기 실시예에 따라 구체적으로 설명하였지만, 본 발명은 상기 실시예에 한정되는 것이 아니고, 그 요지를 이탈하지 않는 범위에서 여러 가지로 변경 가능한 것은 물론이다.

이상과 같이, 본 발명에 의하면, OP 앰프로부터 공급되는 귀환 제어 전압에 의해, 참조 기준 전압의 중간 전압과 제 2 입력 버퍼 회로를 거친 직류 전압이 일치하도록, 제 1 및 제 2 직류 전압 생성 회로로부터 생성되는 직류 전압을 제어하도록 구성했기 때문에, 참조 기준 전압의 중간 전압과 제 1 입력 버퍼 회로를 거친 아날로그 입력 신호의 직류 성분을 일치시킬 수 있다. 제 2 직류 전압 생성 회로 및 제 2 입력 버퍼 회로에는 실제의 아날로그 입력 신호가 입력되지 않기 때문에, OP 앰프는 고속 동작할 필요가 없다. 그 결과, 제 1 입력 버퍼 회로를 소스 폴로워 등이 단순한 회로로 구성할 수 있고, 고속 동작을 가능하게 할 수 있는 효과가 있다.

본 발명에 의하면, 제 1 도전형 트랜지스터에 의해 제어된 전류가 저항을 거쳐서 그라운드로 흐름에 따라, 직류 전압을 생성하도록 구성했기 때문에, A/D 코어에서, 참조 기준 전압이 그라운드를 기준으로 설정되어 있는 경우에, 아날로그 입력 신호에 인가하는 직류 전압을 양호한 정밀도로 제어할 수 있는 효과가 있다.

또한, 용량, 저항, 그라운드로 이루어지는 회로에 의해 하이 패스 필터를 구성할 수 있고, 아날로그 입력 신호에 중첩되는 저주파 노이즈를 제거할 수 있는 효과가 있다.

본 발명에 의하면, 전원으로부터 저항을 거쳐서 흐르는 전류를 제 2 도전형 트랜지스터에 의해 제어함으로써, 직류 전압을 생성하도록 구성했기 때문에, A/D 코어에서, 참조 기준 전압이 전원을 기준으로 설정되어 있는 경우에, 아날로그 입력 신호에 인가하는 직류 전압을 양호한 정밀도로 제어할 수 있는 효과가 있다.

본 발명에 의하면, 제 2 입력 버퍼 회로의 사이즈, 즉 트랜지스터의 사이즈가 축소된 레플리카 회로로 구성했기 때문에, 트랜지스터에 흐르는 전류를 저감할 수 있어, 제 2 입력 버퍼 회로의 소비 전류를 삭감할 수 있는 효과가 있다.

본 발명에 의하면, OP 앰프로부터 공급되는 귀환 제어 전압에 의해, 참조 기준 전압의 중간 전압과 제 3 입력 버퍼 회로를 거친 직류 전압이 일치하도록, 제 1 내지 제 3 직류 전압 생성 회로로부터 생성되는 직류 전압을 제어하도록 구성했기 때문에, 참조 기준 전압의 중간 전압과, 제 1 입력 버퍼 회로를 거친 제 1 아날로그 입력 신호의 직류 성분과, 제 2 입력 버퍼 회로를 거친 제 2 아날로그 입력 신호의 직류 성분을 일치시킬 수 있다. 제 3 직류 전압 생성 회로 및 제 3 입력 버퍼 회로에는 실제의 아날로그 입력 신호가 입력되지 않기 때문에, OP 앰프는 고속 동작할 필요가 없다. 그 결과, 제 1 입력 버퍼 회로 및 제 2 입력 버퍼 회로를 소스 폴로워 등의 단순한 회로로 구성할 수 있고, 고속 동작을 가능하게 할 수 있는 효과가 있다.

또한, 차동 입력의 A/D 컨버터에 적용할 수 있는 효과가 있다.

본 발명에 의하면, OP 앰프의 귀환 제어 전압의 출력측에 로우패스 필터를 마련하도록 구성했기 때문에, 고속 동작하는 A/D 코어의 참조 기준 전압의 중간 전압은 안정하지 않지만, OP 앰프로부터 출력되는 그 안정하지 않은 중간 전압에 따른 귀환 제어 전압에 중첩되는 고주파 노이즈를 로우패스 필터에 의해서 소거할 수 있고, 제 1 직류 전압 생성 회로 및 제 2 직류 전압 생성 회로에서는 안정한 직류 전압을 생성할 수 있는 효과가 있다.

본 발명에 의하면, OP 앰프의 귀환 제어 전압의 출력측에 로우패스 필터를 마련하도록 구성했기 때문에, 고속 동작하는 A/D 코어의 참조 기준 전압의 중간 전압은 안정하지 않지만, OP 앰프로부터 출력되는 그 안정하지 않은 중간 전압에 따른 귀환 제어 전압에 중첩되는 고주파 노이즈를 로우패스 필터에 의해서 소거할 수 있고, 제 1 직류 전압 생성 회로 내지 제 3 직류 전압 생성 회로에서는 안정한 직류 전압을 생성할 수 있는 효과가 있다.

도 1은 본 발명의 실시예 1에 따른 A/D 컨버터를 나타내는 회로도,

도 2는 본 발명의 실시예 2에 따른 A/D 컨버터를 나타내는 회로도,

도 3은 본 발명의 실시예 3에 따른 A/D 컨버터를 나타내는 회로도,

도 4는 본 발명의 실시예 4에 따른 A/D 컨버터를 나타내는 회로도,

도 5는 종래의 A/D 컨버터를 나타내는 회로도.

도면의 주요 부분에 대한 부호의 설명

11, 43 : 용량

11a : 용량(제 1 용량)

11b : 용량(제 2 용량)

12 : 전원

13, 13a, 13b, 19 : PMOS 트랜지스터(제 1 도전형 트랜지스터)

14, 14a, 14b, 20, 31, 34, 42 : 저항

15 : 그라운드

16, 16a, 33 : DC 바이어스 회로(제 1 직류 전압 생성 회로)

16b, 21, 36 : DC 바이어스 회로(제 2 직류 전압 생성 회로)

17, 17a : 입력 버퍼 회로(제 1 입력 버퍼 회로)

17b, 22 : 입력 버퍼 회로(제 2 입력 버퍼 회로)

18, 41 : A/D 코어

21 : DC 바이어스 회로(제 3 직류 전압 생성 회로)

22 : 입력 버퍼 회로(제 3 입력 버퍼 회로)

23 : OP 앰프

32, 35 : NMOS 트랜지스터(제 2 도전형 트랜지스터)

44 : 로우패스 필터

Claims

아날로그 입력 신호의 직류 성분을 제거하는 용량과,

귀환 제어 전압에 따라 제어된 직류 전압을 생성하여, 상기 용량을 거친 아날로그 입력 신호에 그 생성한 직류 전압을 인가하는 제 1 직류 전압 생성 회로와,

상기 제 1 직류 전압 생성 회로를 거친 아날로그 입력 신호를 일단 유지하는 제 1 입력 버퍼 회로와,

복수의 참조 기준 전압을 생성하고, 상기 참조 기준 전압간의 중간 전압을 생성하며, 상기 제 1 입력 버퍼 회로로부터 출력된 상기 아날로그 입력 신호를 입력하고, 상기 아날로그 전압과 상기 참조 기준 전압을 비교하여 디지털 출력 신호로 변환하며, 변환한 상기 디지털 출력 신호를 출력하는 A/D 코어와,

귀환 제어 전압에 따라 제어되고, 상기 제 1 직류 전압 생성 회로에 의해서 생성된 직류 전압과 동일한 직류 전압을 생성하는 제 2 직류 전압 생성 회로와,

상기 제 1 입력 버퍼 회로의 레플리카 회로에 의해 구성되고, 상기 제 2 직류 전압 생성 회로에 의해서 생성된 직류 전압을 일단 유지하는 제 2 입력 버퍼 회로와,

상기 A/D 코어에 의해서 생성된 참조 기준 전압의 중간 전압과 상기 제 2 입력 버퍼 회로를 거친 직류 전압이 일치하도록, 상기 제 1 직류 전압 생성 회로 및 상기 제 2 직류 전압 생성 회로에 귀환 제어 전압을 공급하는 OP 앰프

를 구비한 A/D 컨버터.
제 1 아날로그 입력 신호의 직류 성분을 제거하는 제 1 용량과,

귀환 제어 전압에 따라 제어된 직류 전압을 생성하여, 상기 제 1 용량을 거친 제 1 아날로그 입력 신호에 그 생성한 직류 전압을 인가하는 제 1 직류 전압 생성 회로와,

상기 제 1 직류 전압 생성 회로를 거친 제 1 아날로그 입력 신호를 일단 유지하는 제 1 입력 버퍼 회로와,

제 2 아날로그 입력 신호의 직류 성분을 제거하는 제 2 용량과,

귀환 제어 전압에 따라 제어된 직류 전압을 생성하여, 상기 제 2 용량을 거친 제 2 아날로그 입력 신호에 그 생성한 직류 전압을 인가하는 제 2 직류 전압 생성 회로와,

상기 제 2 직류 전압 생성 회로를 거친 제 2 아날로그 입력 신호를 일단 유지하는 제 2 입력 버퍼 회로와,

복수의 참조 기준 전압을 생성하고, 상기 참조 기준 전압간의 중간 전압을 생성하며, 상기 제 1 입력 버퍼 회로로부터 출력된 상기 제 1 아날로그 입력 신호 및 상기 제 2 입력 버퍼 회로로부터 출력된 상기 제 2 아날로그 입력 신호를 입력하고, 상기 제 1 아날로그 입력 신호와 상기 제 2 아날로그 입력 신호와의 차로부터 얻어지는 차동 입력과 상기 참조 기준 전압을 비교하여 디지털 출력 신호로 변환하며, 변환한 상기 디지털 출력 신호를 출력하는 A/D 코어와,

귀환 제어 전압에 따라 제어되고, 상기 제 1 직류 전압 생성 회로 및 상기 제 2 직류 전압 생성 회로에 의해서 생성된 직류 전압과 동일한 직류 전압을 생성하는 제 3 직류 전압 생성 회로와,

상기 제 1 입력 버퍼 회로 및 상기 제 2 입력 버퍼 회로의 레플리카 회로에 의해 구성되고, 상기 제 3 직류 전압 생성 회로에 의해서 생성된 직류 전압을 일단 유지하는 제 3 입력 버퍼 회로와,

상기 A/D 코어에 의해서 생성된 참조 기준 전압의 중간 전압과 상기 제 3 입력 버퍼 회로를 거친 직류 전압이 일치하도록, 상기 제 1 직류 전압 생성 회로, 상기 제 2 직류 전압 생성 회로 및 상기 제 3 직류 전압 생성 회로에 귀환 제어 전압을 공급하는 OP 앰프

를 구비한 A/D 컨버터.