JPH08262994A - 表示パネル - Google Patents
表示パネルInfo
- Publication number
- JPH08262994A JPH08262994A JP6057795A JP6057795A JPH08262994A JP H08262994 A JPH08262994 A JP H08262994A JP 6057795 A JP6057795 A JP 6057795A JP 6057795 A JP6057795 A JP 6057795A JP H08262994 A JPH08262994 A JP H08262994A
- Authority
- JP
- Japan
- Prior art keywords
- display panel
- horizontal
- drivers
- display
- horizontal driver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Abstract
(57)【要約】
【目的】 水平ドライバへの配信経路を同一長にして、
ビデオ信号及びクロック信号の伝送位相差を解消し、高
品位の表示画像を得る。 【構成】 例えば、液晶等で構成する表示パネル１と、
前記液晶（表示）パネル１の走査線方向と垂直な方向に
沿って配置した複数の電極を分担して駆動する複数のＩ
Ｃ、例えば、２〜３個のＩＣで構成する水平ドライバで
２と、前記液晶パネル１の走査線方向に沿って配置した
複数の電極を駆動する垂直ドライバ３と、前記水平ドラ
イバ２にビデオ信号を配信する駆動基板上のビデオ配線
パターン６の途中に設けられた、伝送位相を調整するた
めの第一遅延部４と、前記水平ドライバ２にクロック信
号を配信する駆動基板上のクロック配線パターン７の途
中に設けられた、伝送位相を調整するための第二遅延部
５とでなる。
ビデオ信号及びクロック信号の伝送位相差を解消し、高
品位の表示画像を得る。 【構成】 例えば、液晶等で構成する表示パネル１と、
前記液晶（表示）パネル１の走査線方向と垂直な方向に
沿って配置した複数の電極を分担して駆動する複数のＩ
Ｃ、例えば、２〜３個のＩＣで構成する水平ドライバで
２と、前記液晶パネル１の走査線方向に沿って配置した
複数の電極を駆動する垂直ドライバ３と、前記水平ドラ
イバ２にビデオ信号を配信する駆動基板上のビデオ配線
パターン６の途中に設けられた、伝送位相を調整するた
めの第一遅延部４と、前記水平ドライバ２にクロック信
号を配信する駆動基板上のクロック配線パターン７の途
中に設けられた、伝送位相を調整するための第二遅延部
５とでなる。
Description
【０００１】
【産業上の利用分野】本発明は複数個の水平ドライバに
ビデオ信号及びクロック信号を供給する際の、ビデオ信
号相互間及びクロック信号相互間の伝送位相差を解消し
た表示パネルに関する。
ビデオ信号及びクロック信号を供給する際の、ビデオ信
号相互間及びクロック信号相互間の伝送位相差を解消し
た表示パネルに関する。
【０００２】
【従来の技術】例えば、単純マトリクス方式の液晶パネ
ルは直交するマトリクス電極を液晶層を挟んで上下に設
け、前記マトリクス電極を水平ドライバと、垂直ドライ
バにより駆動し、電極の各交点を画素として透過する光
りをコントロールして映像を表現する。また、アクティ
ブマトリクス方式の液晶パネルでは、液晶層の一面に、
直交するゲート電極とデータ電極をマトリク状に配置す
るとともに、各交点毎の前記電極にはＴＦＴ（薄膜トラ
ンジスタ）を配置し、他面側液晶層の全面に共通電極を
配置し、前記マトリクス電極を水平ドライバ及び、垂直
ドライバにより駆動し、電極の各交点を画素として透過
する光りをコントロールして映像を表現する。上述した
ように、単純マトリクス方式の液晶パネル或いは、アク
ティブマトリクス方式の液晶パネルは、何れもマトリク
ス電極を水平ドライバ及び、垂直ドライバにより駆動
し、電極の各交点を画素として透過する光りをコントロ
ールして映像を表現する。
ルは直交するマトリクス電極を液晶層を挟んで上下に設
け、前記マトリクス電極を水平ドライバと、垂直ドライ
バにより駆動し、電極の各交点を画素として透過する光
りをコントロールして映像を表現する。また、アクティ
ブマトリクス方式の液晶パネルでは、液晶層の一面に、
直交するゲート電極とデータ電極をマトリク状に配置す
るとともに、各交点毎の前記電極にはＴＦＴ（薄膜トラ
ンジスタ）を配置し、他面側液晶層の全面に共通電極を
配置し、前記マトリクス電極を水平ドライバ及び、垂直
ドライバにより駆動し、電極の各交点を画素として透過
する光りをコントロールして映像を表現する。上述した
ように、単純マトリクス方式の液晶パネル或いは、アク
ティブマトリクス方式の液晶パネルは、何れもマトリク
ス電極を水平ドライバ及び、垂直ドライバにより駆動
し、電極の各交点を画素として透過する光りをコントロ
ールして映像を表現する。
【０００３】図３に示すように、従来の液晶パネルは液
晶パネル１の走査線方向に沿って配置した複数の電極、
例えば、ＶＧＡ（ビデオグラフィックスアレイ）の場合
480本、を駆動する垂直ドライバ３と、液晶パネル１の
走査線方向と垂直な方向に沿って配置した複数の電極、
例えば、ＶＧＡの場合 640本、を分担して駆動する２〜
３個の水平ドライバ２と、前記水平ドライバ２にビデオ
信号を供給する駆動基板上のビデオ配線パターン６と、
前記水平ドライバ２にクロック信号を供給する駆動基板
上のクロック配線パターン７とで構成される。
晶パネル１の走査線方向に沿って配置した複数の電極、
例えば、ＶＧＡ（ビデオグラフィックスアレイ）の場合
480本、を駆動する垂直ドライバ３と、液晶パネル１の
走査線方向と垂直な方向に沿って配置した複数の電極、
例えば、ＶＧＡの場合 640本、を分担して駆動する２〜
３個の水平ドライバ２と、前記水平ドライバ２にビデオ
信号を供給する駆動基板上のビデオ配線パターン６と、
前記水平ドライバ２にクロック信号を供給する駆動基板
上のクロック配線パターン７とで構成される。
【０００４】ところで、図３に示した従来の液晶パネル
の、例えば、駆動基板上のビデオ信号を供給するビデオ
配線パターン６は分岐点Ａからの長さで比較すると、第
一水平ドライバの経路が一番短く、次に第二水平ドライ
バの経路が二番目に短く、第三水平ドライバの経路が一
番長い。また、駆動基板上のクロック信号を供給するク
ロック配線パターン７も同様に、分岐点Ｂからの長さで
比較すると、第一水平ドライバへの経路が一番短く、次
に第二水平ドライバへの経路が二番目に短く、第三水平
ドライバへの経路が一番長い。そのため第一水平ドライ
バのビデオ信号を基準として、第二水平ドライバのビデ
オ信号は位相遅れが、例えば、Δであり、また、第三水
平ドライバのビデオ信号は位相遅れが、例えば、２Δと
いうような伝送位相遅れを持つ。水平ドライバ２が３個
のＩＣで構成される場合は、ビデオ信号は前記経路の長
さの差異に相応した、前記伝送位相遅れを生じるため、
クロック信号の位相遅れが無い条件の下では、図４
（イ）に示すように、表示用デジタルデータを生成する
ときのサンプルタイミングは、例えば、第一水平ドライ
バのサンプルタイミングが最良であり、第二水平ドライ
バ及び、第三水平ドライバの順にサンプルタイミングが
最良点から大きく外れるようになる。表示画像が細い縦
線模様の場合、正しいタイミングでサンプルデータを生
成しないと、縦線模様が消滅することもある。従って、
例えば、静止画像の輪郭部がぼけたり、特に細かい線や
点が表示されないなど画像劣化の問題があった。
の、例えば、駆動基板上のビデオ信号を供給するビデオ
配線パターン６は分岐点Ａからの長さで比較すると、第
一水平ドライバの経路が一番短く、次に第二水平ドライ
バの経路が二番目に短く、第三水平ドライバの経路が一
番長い。また、駆動基板上のクロック信号を供給するク
ロック配線パターン７も同様に、分岐点Ｂからの長さで
比較すると、第一水平ドライバへの経路が一番短く、次
に第二水平ドライバへの経路が二番目に短く、第三水平
ドライバへの経路が一番長い。そのため第一水平ドライ
バのビデオ信号を基準として、第二水平ドライバのビデ
オ信号は位相遅れが、例えば、Δであり、また、第三水
平ドライバのビデオ信号は位相遅れが、例えば、２Δと
いうような伝送位相遅れを持つ。水平ドライバ２が３個
のＩＣで構成される場合は、ビデオ信号は前記経路の長
さの差異に相応した、前記伝送位相遅れを生じるため、
クロック信号の位相遅れが無い条件の下では、図４
（イ）に示すように、表示用デジタルデータを生成する
ときのサンプルタイミングは、例えば、第一水平ドライ
バのサンプルタイミングが最良であり、第二水平ドライ
バ及び、第三水平ドライバの順にサンプルタイミングが
最良点から大きく外れるようになる。表示画像が細い縦
線模様の場合、正しいタイミングでサンプルデータを生
成しないと、縦線模様が消滅することもある。従って、
例えば、静止画像の輪郭部がぼけたり、特に細かい線や
点が表示されないなど画像劣化の問題があった。
【０００５】また、図４（ロ）に示すように、クロック
信号を供給する駆動基板上のクロック配線パターン５の
経路長の差異に応じ、例えば、第一水平ドライバのサン
プルタイミングが最良であり、第二水平ドライバ及び、
第三水平ドライバの順にサンプルタイミングが最良点か
ら大きく外れるようになる。この場合、ビデオ信号の位
相遅れが無いと仮定すると、第一水平ドライバのサンプ
ルタイミングを標準とし、例えば、第二水平ドライバの
サンプルタイミング誤差（Δ）、第三水平ドライバのサ
ンプルタイミング誤差（２Δ）というように順に前記誤
差が大きくなる。そのため、上述のビデオ信号の位相遅
れの場合と同様に、正しいサンプルデータが得られず、
例えば、表示画像の輝度レベルが低下し、特に、静止画
像の輪郭部の尖鋭度が低下し、画像がぼけたり、特に細
かい線や点が表示されないなど画像劣化の問題があっ
た。
信号を供給する駆動基板上のクロック配線パターン５の
経路長の差異に応じ、例えば、第一水平ドライバのサン
プルタイミングが最良であり、第二水平ドライバ及び、
第三水平ドライバの順にサンプルタイミングが最良点か
ら大きく外れるようになる。この場合、ビデオ信号の位
相遅れが無いと仮定すると、第一水平ドライバのサンプ
ルタイミングを標準とし、例えば、第二水平ドライバの
サンプルタイミング誤差（Δ）、第三水平ドライバのサ
ンプルタイミング誤差（２Δ）というように順に前記誤
差が大きくなる。そのため、上述のビデオ信号の位相遅
れの場合と同様に、正しいサンプルデータが得られず、
例えば、表示画像の輝度レベルが低下し、特に、静止画
像の輪郭部の尖鋭度が低下し、画像がぼけたり、特に細
かい線や点が表示されないなど画像劣化の問題があっ
た。
【０００６】
【発明が解決しようとする課題】本発明は上記問題点に
鑑みなされたもので、異なる経路を経由して供給される
ビデオ信号相互間の伝送位相差及び、異なる経路を経由
して供給されるクロック信号相互間の伝送位相差を解消
した表示パネルを提供することを目的とする。
鑑みなされたもので、異なる経路を経由して供給される
ビデオ信号相互間の伝送位相差及び、異なる経路を経由
して供給されるクロック信号相互間の伝送位相差を解消
した表示パネルを提供することを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、直交するマトリクス電極を備え、同マトリクス電極
を複数の水平ドライバ及び垂直ドライバで駆動して表示
を行う表示パネルにおいて、前記水平ドライバ毎のビデ
オ信号の配信経路を同一長とした。
に、直交するマトリクス電極を備え、同マトリクス電極
を複数の水平ドライバ及び垂直ドライバで駆動して表示
を行う表示パネルにおいて、前記水平ドライバ毎のビデ
オ信号の配信経路を同一長とした。
【０００８】また、別の構成では、直交するマトリクス
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のクロック信号の配信経路を同
一長とした。
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のクロック信号の配信経路を同
一長とした。
【０００９】また、別の構成では、直交するマトリクス
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のビデオ信号の配信経路を同一
長とするとともに、水平ドライバ毎のクロック信号の配
信経路を同一長とした。
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のビデオ信号の配信経路を同一
長とするとともに、水平ドライバ毎のクロック信号の配
信経路を同一長とした。
【００１０】また、別の構成では、直交するマトリクス
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のビデオ信号の配信経路中に遅
延素子を設けた。
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のビデオ信号の配信経路中に遅
延素子を設けた。
【００１１】また、別の構成では、直交するマトリクス
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のクロック信号の配信経路中に
遅延素子を設けた。
電極を備え、同マトリクス電極を複数の水平ドライバ及
び垂直ドライバで駆動して表示を行う表示パネルにおい
て、前記水平ドライバ毎のクロック信号の配信経路中に
遅延素子を設けた。
【００１２】
【作用】以上のように構成したので、例えば、水平ドラ
イバ毎にビデオ信号を供給するパターン長を同一にし、
ビデオ信号を供給する際の、伝送位相差の発生を防止し
た。また、例えば、水平ドライバ毎にクロック信号を供
給するパターン長を同一にし、クロック信号を供給する
際の、伝送位相差の発生を防止した。
イバ毎にビデオ信号を供給するパターン長を同一にし、
ビデオ信号を供給する際の、伝送位相差の発生を防止し
た。また、例えば、水平ドライバ毎にクロック信号を供
給するパターン長を同一にし、クロック信号を供給する
際の、伝送位相差の発生を防止した。
【００１３】また、別の構成では、水平ドライバ毎にビ
デオ信号或いはクロック信号を供給する経路、例えば、
パターンの途中に遅延時間調整用の遅延素子を設け、伝
送位相差の発生を防止した。
デオ信号或いはクロック信号を供給する経路、例えば、
パターンの途中に遅延時間調整用の遅延素子を設け、伝
送位相差の発生を防止した。
【００１４】
【実施例】以下、本発明による表示パネルについて、図
を用いて詳細に説明する。図１は本発明による表示パネ
ルの実施例ブロック図である。１は、例えば、液晶等で
構成する表示パネルである（以下、表示パネルの具体例
として液晶を例に説明する）。２は、前記液晶パネル１
の走査線方向と垂直な方向に沿って配置した複数の電極
を分担して駆動する複数のＩＣ、例えば、２〜３個のＩ
Ｃで構成する水平ドライバである。３は、前記液晶パネ
ル１の走査線方向に沿って配置した複数の電極を駆動す
る垂直ドライバである。４は、前記水平ドライバ２にビ
デオ信号を配信する駆動基板上のビデオ配線パターン６
の途中に設けられた、伝送位相を調整するための第一遅
延部である。５は、前記水平ドライバ２にクロック信号
を配信する駆動基板上のクロック配線パターン７の途中
に設けられた、伝送位相を調整するための第二遅延部で
ある。
を用いて詳細に説明する。図１は本発明による表示パネ
ルの実施例ブロック図である。１は、例えば、液晶等で
構成する表示パネルである（以下、表示パネルの具体例
として液晶を例に説明する）。２は、前記液晶パネル１
の走査線方向と垂直な方向に沿って配置した複数の電極
を分担して駆動する複数のＩＣ、例えば、２〜３個のＩ
Ｃで構成する水平ドライバである。３は、前記液晶パネ
ル１の走査線方向に沿って配置した複数の電極を駆動す
る垂直ドライバである。４は、前記水平ドライバ２にビ
デオ信号を配信する駆動基板上のビデオ配線パターン６
の途中に設けられた、伝送位相を調整するための第一遅
延部である。５は、前記水平ドライバ２にクロック信号
を配信する駆動基板上のクロック配線パターン７の途中
に設けられた、伝送位相を調整するための第二遅延部で
ある。
【００１５】本発明による表示パネルの動作を図１、図
２に従い説明する。図２は、上記第一遅延部４並びに第
二遅延部５の実施例で、つづら折りのパターン図２
（イ）と、うずまきのパターン図２（ロ）を示す図であ
る。ビデオ信号若しくは、クロック信号が第一水平ドラ
イバ〜第三水平ドライバに供給される場合、例えば、つ
づら折りのパターン図２（イ）を所要の長さで、信号分
岐点Ａ或いはＢと、水平ドライバ２との間に設ける。従
って、分岐点Ａから各水平ドライバ２までのパターンに
よる伝送遅延は同一になる。従って、第一水平ドライバ
〜第三水平ドライバに供給されるビデオ信号の伝送位相
差、若しくは、クロック信号の伝送位相差を無くすこと
ができる。うずまきのパターン図２（ロ）も上述のつづ
ら折りのパターン図２（イ）と同様に伝送遅延を同一に
できる。従って、第一水平ドライバ〜第三水平ドライバ
に供給されるビデオ信号の伝送位相差、若しくは、クロ
ック信号の伝送位相差を無くすことができる。但し、う
ずまきのパターンは２層以上のプリント基板に適用す
る。
２に従い説明する。図２は、上記第一遅延部４並びに第
二遅延部５の実施例で、つづら折りのパターン図２
（イ）と、うずまきのパターン図２（ロ）を示す図であ
る。ビデオ信号若しくは、クロック信号が第一水平ドラ
イバ〜第三水平ドライバに供給される場合、例えば、つ
づら折りのパターン図２（イ）を所要の長さで、信号分
岐点Ａ或いはＢと、水平ドライバ２との間に設ける。従
って、分岐点Ａから各水平ドライバ２までのパターンに
よる伝送遅延は同一になる。従って、第一水平ドライバ
〜第三水平ドライバに供給されるビデオ信号の伝送位相
差、若しくは、クロック信号の伝送位相差を無くすこと
ができる。うずまきのパターン図２（ロ）も上述のつづ
ら折りのパターン図２（イ）と同様に伝送遅延を同一に
できる。従って、第一水平ドライバ〜第三水平ドライバ
に供給されるビデオ信号の伝送位相差、若しくは、クロ
ック信号の伝送位相差を無くすことができる。但し、う
ずまきのパターンは２層以上のプリント基板に適用す
る。
【００１６】尚、表示パネルは液晶に限定するものでな
く、マトリクス配置した電極を複数の水平ドライバ及び
垂直ドライバで駆動する、例えば、ＰＤＰ（プラズマデ
ィスプレイ）などであっても良い。また、上記第一遅延
部並びに第二遅延部は、上述のプリント基板のパター
ン、若しくは、配線に限定するものでなく、例えば、Ｃ
ＣＤ（電荷結合素子）などの、遅延素子で構成しても、
ビデオ信号の伝送位相差、若しくは、クロック信号の伝
送位相差を無くすことができる。
く、マトリクス配置した電極を複数の水平ドライバ及び
垂直ドライバで駆動する、例えば、ＰＤＰ（プラズマデ
ィスプレイ）などであっても良い。また、上記第一遅延
部並びに第二遅延部は、上述のプリント基板のパター
ン、若しくは、配線に限定するものでなく、例えば、Ｃ
ＣＤ（電荷結合素子）などの、遅延素子で構成しても、
ビデオ信号の伝送位相差、若しくは、クロック信号の伝
送位相差を無くすことができる。
【００１７】
【発明の効果】以上説明したように、本発明は異なる経
路によって配信されるビデオ信号相互間の伝送位相差及
び、異なる経路によって供給されるクロック信号相互間
の伝送位相差を解消した表示パネルを提供する。従っ
て、例えば、３つの水平ドライバで画像を表示する場
合、何れの水平ドライバにおいても、ビデオ信号の伝送
位相差が無く、同時に、クロック信号の伝送位相差が無
いので、適切なサンプルタイミングにより、正しいサン
プルデータが得られる。従って、正確に高品位に画像を
表示できるメリットがある。
路によって配信されるビデオ信号相互間の伝送位相差及
び、異なる経路によって供給されるクロック信号相互間
の伝送位相差を解消した表示パネルを提供する。従っ
て、例えば、３つの水平ドライバで画像を表示する場
合、何れの水平ドライバにおいても、ビデオ信号の伝送
位相差が無く、同時に、クロック信号の伝送位相差が無
いので、適切なサンプルタイミングにより、正しいサン
プルデータが得られる。従って、正確に高品位に画像を
表示できるメリットがある。
【図１】本発明による表示パネルの実施例ブロック図で
ある。
ある。
【図２】本発明による表示パネルの第一遅延部、並びに
第二遅延部の実施例を表す図である。
第二遅延部の実施例を表す図である。
【図３】従来の液晶パネルの実施例ブロック図である。
【図４】従来の液晶パネルにおける表示用デジタルデー
タを生成するときの、ビデオ信号の遅れに起因したサン
プルタイミングのずれを説明するタイムチャート（イ）
及び、クロック信号の遅れに起因したサンプルタイミン
グのずれを説明するタイムチャート（ロ）である。
タを生成するときの、ビデオ信号の遅れに起因したサン
プルタイミングのずれを説明するタイムチャート（イ）
及び、クロック信号の遅れに起因したサンプルタイミン
グのずれを説明するタイムチャート（ロ）である。
１ 液晶パネル（表示パネル） ２ 水平ドライバ ３ 垂直ドライバ ４ 第一遅延部 ５ 第二遅延部 ６ ビデオ配線パターン ７ クロック配線パターン
Claims (10)
- 【請求項１】 直交するマトリクス電極を備え、同マト
リクス電極を複数の水平ドライバ及び垂直ドライバで駆
動して表示を行う表示パネルにおいて、前記水平ドライ
バ毎のビデオ信号の配信経路を同一長とした表示パネ
ル。 - 【請求項２】 直交するマトリクス電極を備え、同マト
リクス電極を複数の水平ドライバ及び垂直ドライバで駆
動して表示を行う表示パネルにおいて、前記水平ドライ
バ毎のクロック信号の配信経路を同一長とした表示パネ
ル。 - 【請求項３】 直交するマトリクス電極を備え、同マト
リクス電極を複数の水平ドライバ及び垂直ドライバで駆
動して表示を行う表示パネルにおいて、前記水平ドライ
バ毎のビデオ信号の配信経路を同一長とするとともに、
水平ドライバ毎のクロック信号の配信経路を同一長とし
た表示パネル。 - 【請求項４】 上記表示パネルを液晶とする請求項１、
請求項２或いは請求項３記載の表示パネル。 - 【請求項５】 上記表示パネルをＰＤＰとする請求項
１、請求項２或いは請求項３記載の表示パネル。 - 【請求項６】 上記表示パネルがつづら折り型の経路長
調整用パターンを備える請求項１、請求項２或いは請求
項３記載の表示パネル。 - 【請求項７】 上記表示パネルがうずまき型の経路長調
整用パターンを備える請求項１、請求項２或いは請求項
３記載の表示パネル。 - 【請求項８】 直交するマトリクス電極を備え、同マト
リクス電極を複数の水平ドライバ及び垂直ドライバで駆
動して表示を行う表示パネルにおいて、前記水平ドライ
バ毎のビデオ信号の配信経路中に遅延素子を設けること
を特徴とした表示パネル。 - 【請求項９】 直交するマトリクス電極を備え、同マト
リクス電極を複数の水平ドライバ及び垂直ドライバで駆
動して表示を行う表示パネルにおいて、前記水平ドライ
バ毎のクロック信号の配信経路中に遅延素子を設けるこ
とを特徴とした表示パネル。 - 【請求項１０】 上記遅延素子をＣＣＤ素子で構成する
ことを特徴とした請求項８或いは請求項９記載の表示パ
ネル。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6057795A JPH08262994A (ja) | 1995-03-20 | 1995-03-20 | 表示パネル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6057795A JPH08262994A (ja) | 1995-03-20 | 1995-03-20 | 表示パネル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08262994A true JPH08262994A (ja) | 1996-10-11 |
Family
ID=13146250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6057795A Pending JPH08262994A (ja) | 1995-03-20 | 1995-03-20 | 表示パネル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08262994A (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20030073074A (ko) * | 2002-03-08 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동방법 및 그 회로 |
| KR20030073073A (ko) * | 2002-03-08 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치의 게이트 구동신호 발생회로 |
| GB2388504A (en) * | 2002-02-26 | 2003-11-12 | Adder Tech Ltd | Video signal skew compensation |
| KR100430093B1 (ko) * | 1998-06-27 | 2004-07-16 | 엘지.필립스 엘시디 주식회사 | 액정패널구동방법및장치 |
| KR100529554B1 (ko) * | 1997-10-23 | 2006-02-08 | 삼성전자주식회사 | 계조전압가변회로를포함하는액정표시장치 |
| US7164405B1 (en) | 1998-06-27 | 2007-01-16 | Lg.Philips Lcd Co., Ltd. | Method of driving liquid crystal panel and apparatus |
| JP2007034000A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 表示装置 |
| KR100670040B1 (ko) * | 1998-07-27 | 2007-12-11 | 삼성전자주식회사 | 박막트랜지스터액정표시장치 |
| US7319462B2 (en) | 2002-03-26 | 2008-01-15 | Sharp Kabushiki Kaisha | Display apparatus, driving method, and projection apparatus |
| US7525530B2 (en) | 2002-03-18 | 2009-04-28 | Sharp Kabushiki Kaisha | Display device and scanning circuit testing method |
| JP2018132785A (ja) * | 2018-06-01 | 2018-08-23 | キヤノン株式会社 | 回路基板、および表示装置 |
-
1995
- 1995-03-20 JP JP6057795A patent/JPH08262994A/ja active Pending
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100529554B1 (ko) * | 1997-10-23 | 2006-02-08 | 삼성전자주식회사 | 계조전압가변회로를포함하는액정표시장치 |
| KR100430093B1 (ko) * | 1998-06-27 | 2004-07-16 | 엘지.필립스 엘시디 주식회사 | 액정패널구동방법및장치 |
| US7164405B1 (en) | 1998-06-27 | 2007-01-16 | Lg.Philips Lcd Co., Ltd. | Method of driving liquid crystal panel and apparatus |
| KR100670040B1 (ko) * | 1998-07-27 | 2007-12-11 | 삼성전자주식회사 | 박막트랜지스터액정표시장치 |
| GB2388504A (en) * | 2002-02-26 | 2003-11-12 | Adder Tech Ltd | Video signal skew compensation |
| GB2388504B (en) * | 2002-02-26 | 2006-01-04 | Adder Tech Ltd | Video signal skew |
| KR20030073074A (ko) * | 2002-03-08 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정표시장치의 구동방법 및 그 회로 |
| KR20030073073A (ko) * | 2002-03-08 | 2003-09-19 | 비오이 하이디스 테크놀로지 주식회사 | 액정 표시 장치의 게이트 구동신호 발생회로 |
| US7525530B2 (en) | 2002-03-18 | 2009-04-28 | Sharp Kabushiki Kaisha | Display device and scanning circuit testing method |
| US7319462B2 (en) | 2002-03-26 | 2008-01-15 | Sharp Kabushiki Kaisha | Display apparatus, driving method, and projection apparatus |
| JP2007034000A (ja) * | 2005-07-28 | 2007-02-08 | Sony Corp | 表示装置 |
| JP2018132785A (ja) * | 2018-06-01 | 2018-08-23 | キヤノン株式会社 | 回路基板、および表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0216188B1 (en) | Matrix display panel | |
| US6924786B2 (en) | Active-matrix liquid crystal display suitable for high-definition display, and driving method thereof | |
| JP3618086B2 (ja) | 複数の列電極駆動回路および表示装置 | |
| US6175348B1 (en) | Electro-optical device | |
| JPH1010546A (ja) | 表示装置およびその駆動方法 | |
| JP2006139248A (ja) | 液晶表示装置及びその駆動方法 | |
| JPH09101503A (ja) | 表示装置 | |
| JPH08262994A (ja) | 表示パネル | |
| KR19980081010A (ko) | 평면표시장치 및 표시방법 | |
| JP2007225898A (ja) | 液晶表示装置及びその駆動方法 | |
| US6304242B1 (en) | Method and apparatus for displaying image | |
| JP3228401B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2000187470A (ja) | 液晶表示装置 | |
| JP3056631B2 (ja) | 液晶表示装置 | |
| JP3118345B2 (ja) | 液晶表示装置 | |
| KR100686503B1 (ko) | 전기 광학 장치 및 전자기기 | |
| JP3831111B2 (ja) | 平面表示装置および表示方法 | |
| JPH03285479A (ja) | ドットマトリクス表示素子を用いた画像表示装置 | |
| JPH0980466A (ja) | アクティブマトリックス型表示装置 | |
| JPH09288454A (ja) | 映像表示装置 | |
| JP2004310132A (ja) | 複数の列電極駆動回路および表示装置 | |
| KR20030004872A (ko) | 액정표시패널과 그 구동방법 및 장치 | |
| JPH04253088A (ja) | 液晶プロジェクタ | |
| JP4367175B2 (ja) | 電気光学装置及び電子機器 | |
| JP2559361B2 (ja) | カラ−表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040406 |
|
| A02 | Decision of refusal |
Effective date: 20040727 Free format text: JAPANESE INTERMEDIATE CODE: A02 |