JP3621746B2 - ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 - Google Patents
ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 Download PDFInfo
- Publication number
- JP3621746B2 JP3621746B2 JP08211095A JP8211095A JP3621746B2 JP 3621746 B2 JP3621746 B2 JP 3621746B2 JP 08211095 A JP08211095 A JP 08211095A JP 8211095 A JP8211095 A JP 8211095A JP 3621746 B2 JP3621746 B2 JP 3621746B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- field
- memory
- color difference
- luminance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Color Television Systems (AREA)
- Television Signal Processing For Recording (AREA)
Description
【技術分野】
この発明は,メモリ装置にディジタル画像データを書込む装置および方法,ディジタル画像データが書込まれたメモリ装置からディジタル画像データを読出す装置および方法ならびにディジタル画像データを記憶するメモリ装置に関する。
【0002】
【発明の背景】
被写体を撮影することにより得られるディジタル画像データは,ディジタル輝度データとR−YおよびB−Yのディジタル色差データとから構成される。これらのディジタル輝度データおよびディジタル色差データによって表わされる画像を例えば静止画として表示する場合,1画像分のディジタル輝度データおよびディジタル色差データをメモリに記憶する必要がある。データの記憶を行なう場合,輝度用のメモリおよび色差用のメモリを設け,輝度用メモリにディジタル輝度データが記憶され,色差用のメモリにディジタル色差データが記憶される。
【0003】
ディジタル・ビデオ・テープ・レコーダにおいては,ディジタル輝度データおよびディジタル色差データはたとえば4:2:2コンポーネント符号化または4:2:0コンポーネント符号化される。4:2:2コンポーネント符号化は,図8(A) に示すように例えば偶数列の画素については輝度データおよび色差データを用いて表わされ,奇数列の画素については輝度データのみを用いて表わされる。4:2:0コンポーネント符号化は図8(B) に示すように奇数行および奇数列の画素については輝度データのみを用いて表わされ,そのほかの画素については輝度データおよび色差データを用いて表わされる。
【0004】
このように4:2:2コンポーネント符号化と4:2:0コンポーネント符号化の場合とでは,色差データのデータ量が異なるので,4:2:2コンポーネント符号化の場合と4:2:0コンポーネント符号化の場合に同じ輝度用メモリを用いてデータを記憶させると,4:2:0コンポーネント符号化のときには輝度用メモリの記憶領域が余ってしまいメモリの有効利用を図ることができない。
【0005】
またメモリの有効利用を図るために,同一のメモリに単に輝度データと色差データとを順に書込んでいくと,データの読出しが困難であり,リアル・タイムの読出しもできない。
【0006】
【発明の開示】
この発明は,4:2:0コンポーネント符号化されたディジタル輝度データおよびディジタル色差データをメモリに記憶する際にメモリの有効利用を図ることができ,かつリアルタイムにデータの読出しをすることができるようにすることを目的とする。
【0007】
第1の発明のディジタル画像データの書込み装置は,与えられるアドレス信号によって指定されるアドレスの記憶領域に,入力データを書込むメモリ手段,第1フィールドにおいては偶数列の画素および奇数列の画素のうち一方の画素が第1の輝度データならびにR−YおよびB−Yの色差データによって表わされ,偶数列の画素および奇数列の画素のうち他方の画素が第2の輝度データによって表わされ,第2フィールドにおいてはすべての画素が第3の輝度データによって表わされる4:2:0コンポーネント符号化されたデータが第1フィールドおよび第2フィールドごとに与えられ,第1フィールドにおいては上記第1の輝度データとR−YおよびB−Yの上記色差データのうち一方の色差データとが交互に現われ,かつ上記第2の輝度データとR−YおよびB−Yの上記色差データのうち他方の色差データとが交互に現われるように,第2フィールドにおいては上記第3の輝度データと空データとが交互に現われるようにデータ配列を変換するデータ配列変換手段,ならびに上記第1の輝度データおよび上記第2の輝度データと上記色差データとを連続するアドレスの記憶領域に記憶し,上記第1の輝度データおよび上記第2の輝度データまたは上記色差データが記憶される領域のアドレスに連続するアドレスの記憶領域に上記色差データを表わす画素に対応する画素の上記第3の輝度データを記憶するように上記メモリ手段のアドレス信号を発生し,上記メモリ手段に与えるアドレス発生手段を備えていることを特徴とする。
【0008】
第1の発明のディジタル画像データの書込み方法は,第1フィールドにおいては偶数列の画素および奇数列の画素のうち一方の画素が第1の輝度データならびにR−YおよびB−Yの色差データによって表わされ,偶数列の画素および奇数列の画素のうち他方の画素が第2の輝度データによって表わされ,第2フィールドにおいてはすべての画素が第3の輝度データによって表わされる4:2:0コンポーネント符号化されたデータが第1フィールドおよび第2フィールドごとに与えられ,第1フィールドにおいては上記第1の輝度データとR−YおよびB−Yの上記色差データのうち一方の色差データとが交互に現われ,かつ上記第2の輝度データとR−YおよびB−Yの上記色差データのうち他方の色差データとが交互に現われるように,第2フィールドにおいては上記第3の輝度データと空データとが交互に現われるようにデータ配列を変換し,上記第1の輝度データおよび上記第2の輝度データと上記色差データとを連続するアドレスの記憶領域に記憶し,上記第1の輝度データおよび上記第2の輝度データまたは上記色差データが記憶される領域のアドレスに連続するアドレスの記憶領域に上記色差データを表わす画素に対応する画素の上記第3の輝度データを記憶するようにメモリ手段のアドレス信号を発生し,メモリ手段に与え,メモリ手段に与えられるアドレス信号によって指定されるアドレスの記憶領域に上記第1の輝度データ,上記第2の輝度データ,上記第3の輝度データおよび上記色差データを書込むことを特徴とする。
【0009】
第1の発明によると,第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データとは連続するアドレスの記憶領域に記憶され,かつ第2フィールドの画素を表わす上記第3の輝度データと色差データも連続するアドレスの記憶領域に記憶される。第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データ,第2フィールドの画素を表わす上記第3の輝度データおよび色差データはアドレスの順に順次メモリに記憶されていく。1つのメモリに第1フィールドの画素を表わす輝度データ,第2フィールドの画素を表わす輝度データおよび色差データのすべてを記憶できるので,輝度用データを記憶するメモリと色差用データを記憶するメモリとを設ける必要がなく,メモリの有効利用を図ることができる。
【0010】
第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データおよび第2フィールドの画素を表わす上記第3の輝度データと色差データは連続するアドレスの記憶領域,すなわち隣接する記憶領域に記憶されている。したがって第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データおよび第2フィールドの画素を表わす上記第3の輝度データと色差データをほぼ同時に読み出すことができる。メモリ装置からディジタル画像データをリアル・タイムに読出すことができることとなる。
【0011】
第2の発明のディジタル画像データの読出し装置は,第1フィールドにおいては偶数列の画素および奇数列の画素のうち一方の画素が第1の輝度データならびにR−YおよびB−Yの色差データによって表わされ,偶数列の画素および奇数列の画素のうち他方の画素が第2の輝度データによって表わされ,第2フィールドにおいてはすべての画素が第3の輝度データによって表わされる4:2:0コンポーネント符号化されたデータが記憶されているものであり,上記第1の輝度データおよび上記第2の輝度データと上記色差データとが連続するアドレスの記憶領域に記憶され,上記第1の輝度データおよび上記第2の輝度データまたは上記色差データが記憶される領域のアドレスに連続するアドレスの記憶領域に,上記色差データを表わす画素に対応する画素の上記第3の輝度データが記憶され,与えられるアドレス信号によって指定されるアドレスに記憶されているデータを出力するメモリ手段,ならびに第1フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第1の輝度データ,上記第2の輝度データおよび上記色差データのアドレス信号を発生し,第2フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第3の輝度データと上記色差データとのアドレス信号を発生し,発生したアドレス信号を上記メモリ手段に与えるアドレス信号発生手段を備えていることを特徴とする。
【0012】
第2の発明の画像データの読出し方法は,第1フィールドにおいては偶数列の画素および奇数列の画素のうち一方の画素が第1の輝度データならびにR−YおよびB−Yの色差データによって表わされ,偶数列の画素および奇数列の画素のうち他方の画素が第2の輝度データによって表わされ,第2フィールドにおいてはすべての画素が第3の輝度データによって表わされる4:2:0コンポーネント符号化されたデータが記憶されているものであり,上記第1の輝度データおよび上記第2の輝度データと上記色差データとが連続するアドレスの記憶領域に記憶され,上記第1の輝度データおよび上記第2の輝度データまたは上記色差データが記憶される領域のアドレスに連続するアドレスの記憶領域に,上記色差データを表わす画素に対応する画素の上記第3の輝度データが記憶されているメモリ手段からのデータの読出しであり,第1フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第1の輝度データ,上記第2の輝度データおよび上記色差データのアドレス信号を発生し,第2フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第3の輝度データと上記色差データとのアドレス信号を発生し,発生したアドレス信号を上記メモリ手段に与え,メモリ手段からデータを読出すことを特徴とする。
【0013】
第2の発明によると,第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データとは連続するアドレスの記憶領域に記憶され,かつ第2フィールドの画素を表わす上記第3の輝度データと色差データも連続するアドレスの記憶領域に記憶されている。第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データ,第2フィールドの画素を表わす上記第3の輝度データおよび色差データはアドレスの順にメモリに記憶されていく。
【0014】
第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データおよび第2フィールドの画素を表わす上記第3の輝度データと色差データは連続するアドレスの記憶領域,すなわち隣接する記憶領域に記憶されており,第1フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第1フィールドの上記第1の輝度データおよび上記第2の輝度データと上記色差データとのアドレス信号が発生し,第2フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第2フィールドの上記第3の輝度データと上記色差データとのアドレス信号が発生する。発生したアドレス信号は上記メモリ手段に与えられる。
【0015】
したがって第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データおよび第2フィールドの画素を表わす上記第3の輝度データと色差データをほぼ同時に読み出すことができる。メモリ装置からディジタル画像データをリアル・タイムに読出すことができることとなる。
【0016】
第3の発明のメモリ装置は,第1フィールドにおいては偶数列の画素および奇数列の画素のうち一方の画素が第1の輝度データならびにR−YおよびB−Yの色差データによって表わされ,偶数列の画素および奇数列の画素のうち他方の画素が第2の輝度データによって表わされ,第2フィールドにおいてはすべての画素が第3の輝度データによって表わされる4:2:0コンポーネント符号化されたデータが記憶されているものであり,上記第1の輝度データおよび上記第2の輝度データと上記色差データとが連続するアドレスの記憶領域に記憶され,上記第1の輝度データおよび上記第2の輝度データまたは上記色差データが記憶される領域のアドレスに連続するアドレスの記憶領域に,上記色差データを表わす画素に対応する画素の上記第3の輝度データが記憶され,与えられるアドレス信号によって指定されるアドレスに記憶されているデータを出力することを特徴とする。
【0017】
第3の発明においては,第1フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第1フィールドの上記第1の輝度データおよび上記第2の輝度データと上記色差データとのアドレス信号が上記メモリ装置に与えられ,第2フィールドの画素を表わすデータの読取りを行なうときには,上記連続するアドレスの記憶領域に記憶されている上記第2フィールドの上記第3の輝度データと上記色差データとのアドレス信号が上記メモリ装置に与えられる。
【0018】
したがって第1フィールドの画素を表わす上記第1の輝度データおよび上記第2の輝度データと色差データおよび第2フィールドの画素を表わす上記第3の輝度データと色差データをほぼ同時に読み出すことができる。メモリ装置からディジタル画像データをリアル・タイムに読出すことができることとなる。
【0019】
【実施例の説明】
図1はこの発明の実施例を示すもので,ビデオ・テープ・レコーダの電気的構成の一部を示している。
【0020】
図1に示すビデオ・テープ・レコーダは4:2:0コンポーネント符号化された映像データを入力し,静止画表示を行なう場合に入力した映像データを一旦メモリ17に記憶するものであり,メモリ17周辺の回路ブロック部分が詳細に示されている。
【0021】
図1に示すビデオ・テープ・レコーダは,図8(B) に示すように奇数列および奇数行の画素については輝度データのみによって表わし,そのほかの画素については輝度データおよび色差データによって表わす4:2:0コンポーネント符号化された映像データを入力し,図8(A) に示すように奇数列の画素については輝度データのみによって表わし,偶数列の画素については輝度データおよび色差データによって表わす4:2:2コンポーネント符号化された映像データに擬似的なデータを出力するものである。図1に示すビデオ・テープ・レコーダは輝度データ用のメモリと色差データ用のメモリとを別個に持たず1つのメモリを用いて輝度データと色差データを記憶し,4:2:2コンポーネント符号化されたデータの擬似的なデータを出力する。
【0022】
図1を参照して,ビデオ・カメラから出力される映像信号は輝度色差変換および同期信号分離回路12に与えられる。映像信号は輝度色差変換および同期信号分離回路12において,輝度信号,色差信号および同期信号が抽出され,アナログ/ディジタル(A/D)コンバータ13,A/Dコンバータ14およびPLL回路11にそれぞれ与えられる。PLL回路11に同期信号が与えられることにより,PLL回路11から基準クロック・パルスが出力され各回路に与えられる。またPLL回路11からは水平ブランキング・パルス(HD)が出力されタイミング発生回路10に与えられる。
【0023】
輝度信号および色差信号はA/Dコンバータ13および14にそれぞれ与えられ,ディジタル輝度データおよびディジタル色差データに変換される。これらのディジタル輝度データおよびディジタル色差データは配列変換回路15に与えられる。
【0024】
メモリ17は,便宜的に図4に示すように奇数行メモリと偶数行メモリとに分けられている。もちろんこれら奇数行メモリと偶数行メモリとは図面に表わす便宜上のものであって実際のメモリ形態が必らず図4に示すものでなければならないというわけではない。
【0025】
図1に示すビデオ・テープ・レコーダにおいてはディジタル輝度データおよびディジタル色差データのうち,図4に示すように奇数行メモリのp+3m(p,mは0以上の整数)のアドレスに奇数フィールド(n+2q)番めの画素(n,qは0以上の整数)のディジタル輝度データYo(n+2q)が記憶され,奇数行メモリのp+(3m+1)のアドレスに奇数フィールドの(n+2q)番めの画素のR−Yのディジタル色差データCo(n+2q)が記憶され,奇数行メモリのp+(3m+2)のアドレスに偶数フィールドの(n+2q)番めの画素のディジタル輝度データYe(n+2q)が記憶される。また偶数行メモリのp+3m(p,mは0以上の整数)のアドレスに奇数フィールド(n+2q+1)番めの画素(n,qは0以上の整数)のディジタル輝度データYo(n+2q+1)が記憶され,奇数行メモリのp+(3m+1)のアドレスに奇数フィールドの(n+2q+1)番めの画素のB−Yのディジタル色差データCo(n+2q+1)が記憶され,奇数行メモリのp+(3m+2)のアドレスに偶数フィールドの(n+2q+1)番めの画素のディジタル輝度データYe(n+2q+1)が記憶される。
【0026】
配列変換回路15は,このようにディジタル輝度データおよびディジタル色差データをメモリ17に記録することができるように入力するデータの配列を変換するものである。配列変換回路15から出力されるディジタル輝度データおよびディジタル色差データは,タイミング発生回路10から与えられる第1の制御信号(DIR)によってそのデータの出力方向性が制御される双方向バッファ16を介してメモリ17に与えられる。
【0027】
ビデオ・テープ・レコーダにはタイミング信号発生回路10が含まれており,このタイミング信号発生回路10においてクロック・パルスCLKおよび水平ブランキング・パルスHBにもとづいてメモリ・ライト信号WEおよびメモリ・リード信号OEが生成されメモリ17に与えられる。またタイミング信号発生回路10において,メモリ17のアドレス・データ生成のための各種タイミング信号S0,S1,S2およびLDが生成されアドレス発生器30に与えられる。アドレス発生器30において入力する各種信号にもとづいてアドレス・データが生成されメモリ17に与えられる。これによりメモリ17に図4に示すようにディジタル輝度データおよびディジタル色差データが書込まれ,またメモリ17に記憶されたディジタル輝度データおよびディジタル色差データが読出される。メモリ17へのデータの書込みおよびデータの読出しについて詳しくは後述する。
【0028】
メモリ17からデータが読出されるときは,メモリ17から出力されるディジタル輝度データおよびディジタル色差データは双方向バッファ16を介して配列変換回路18に与えられる。配列変換回路18において入力するデータのうちディジタル輝度データとディジタル色差データとがそれぞれ抽出される。ディジタル輝度データおよびディジタル色差データはそれぞれディジタル/アナログ(D/A)コンバータ19およびD/Aコンバータ20に与えられ,アナログ輝度信号およびアナログ色差信号に変換される。D/Aコンバータ19および20から出力されるアナログ輝度信号およびアナログ色差信号に加えて輝度色差変換および同期信号分離回路12から出力される同期信号がNTSC変換および同期信号合成回路21に与えられる。これにより,回路21からNTSC映像信号が出力される。このNTSC映像信号が表示装置に与えられることにより静止画像が表示される。
【0029】
図2(A) ,(B) はメモリにディジタル輝度データおよびディジタル色差データを書込むときのタイム・チャートを示すものであり,図2(A) は奇数フィールドにおいて得られたときのデータをメモリに書込むときのタイム・チャートであり,図2(B) は偶数フィールドにおいて得られたときのデータをメモリに書込むときのタイム・チャートである。
【0030】
図3(A) ,(B) はメモリからディジタル輝度データおよびディジタル色差データを読出すときのタイム・チャートを示すものであり,図3(A) は奇数フィールドにおけるデータをメモリから読出すときのタイム・チャートであり,図3(B) は偶数フィールドにおけるデータをメモリから読出すときのタイム・チャートである。
【0031】
図4(A) ,(B) はメモリにデータを書込むときの,書込まれるデータとメモリのアドレスとの関係を示している。
【0032】
まず,メモリ17にデータが書込まれる場合について説明する。
【0033】
図2(A) を参照して,奇数フィールドのデータが与えられるときにはクロック・パルスCLKの1周期でデータが変化するディジタル輝度データYoとクロック・パルスCLKの2周期でデータが変化するディジタル色差データCorおよびCobとが配列変換回路15に与えられる。この配列変換回路15において,メモリ17の奇数行メモリにはディジタル輝度データYoとCorのディジタル色差データとが交互に記録されるように,メモリ17の偶数行メモリにはディジタル輝度データYoとCobのディジタル色差データとが交互に記録されるようにデータ配列の変換が行なわれる。
【0034】
またアドレス発生器30において,図4(A) に示すようにディジタル輝度データYoの次にディジタル色差データCorおよびCobが連続してメモリ17に記憶され,ディジタル色差データCorおよびCobが記憶された記憶領域のアドレスの次のアドレスの記憶領域は空領域となるように,メモリ書込み用アドレスが生成される。
【0035】
メモリ17に,奇数フィールドのディジタル輝度データYoおよびディジタル色差データCorおよびCobが与えられ,かつアドレス発生器30から書込み用アドレスが与えられることにより,図4(A) に示すようにメモリ17の奇数行メモリには2つおきのアドレスごとにディジタル輝度データYoおよびCorのディジタル色差データが記憶され,かつ輝度データの記憶領域のアドレスの次のアドレスの記憶領域にCorの色差データが記憶される。したがって2つおきのアドレスごとに空領域ができる。
【0036】
また図4(A) に示すようにメモリ17の偶数行メモリには2つおきのアドレスごとにディジタル輝度データYoおよびCobのディジタル色差データが記憶され,かつ輝度データの記憶領域のアドレスの次のアドレスの記憶領域にCobの色差データが記憶される。したがって2つおきのアドレスごとに奇数行メモリの空領域に対応して偶数行メモリにも空領域ができる。
【0037】
図2(B) を参照して,偶数フィールドにおいてはクロック・パルスの1周期ごとにデータが変化する輝度データYeのみが配列変換回路15に与えられる。偶数フィールドにおいては色差データは含まれていない。図2(B) においては色差データが存在しない様子がハッチングで示されている。
【0038】
配列変換回路15に入力す輝度データは,配列変換回路15において,クロック・パルスCLKの1周期おきに奇数行メモリに記憶される輝度データYeと偶数行メモリに記憶される輝度データYeとが同期してメモリ17に与えられるように画素配列の変換が行なわれる。これにより配列変換回路15から出力されるデータは輝度データのみであってクロック・パルスCLKの1周期ごとにデータが存在しないこととなる。
【0039】
メモリ17に,偶数フィールドのディジタル輝度データYeが与えられ,かつアドレス発生器30から書込み用アドレスが与えられると図4(A) に色差データと輝度データとの間に空欄で示すように空領域に,偶数フィールドの輝度データYeが記憶される。
【0040】
以上のようにして図4(B) に示すように,奇数フィールドを表わす画素であり,かつ偶数列の画素および奇数列の画素のうちの一方の画素を表わす輝度データと奇数フィールドの色差データとを連続するアドレスの記憶領域に記憶し,奇数フィールドを表わす画素であり,かつ偶数列の画素および奇数列の画素のうちの他方の画素を表わす輝度データと奇数フィールドの色差データとを連続するアドレスの記憶領域に記憶し,これらの輝度データまたは色差データに連続するアドレスの記憶領域に奇数フィールドの色差データまたは奇数フィールドを表わす画素の輝度データに対応する偶数フィールドを表わす画素の輝度データがメモリ17に記憶される。
【0041】
次にメモリ17からデータが読出される場合について説明する。
【0042】
図3(A) および図4(B) を参照して,奇数フィールドのデータの読出しにおいては連続するアドレスに記憶されているデータであって奇数フィールドの輝度データYoと色差データCorおよびCobとが対で読出されるようにアドレス・データがアドレス発生器30で発生し,メモリ17に与えられる。これによりメモリ17から輝度データおよび色差データが読出され配列変換回路18に与えられる。配列変換回路18において,奇数フィールドの輝度データYoはクロック・パルス1周期ごとにデータが変化し,奇数フィールドの色差データCorおよびCobはクロック・パルス2周期ごとにデータが変化し,対応する画素についてのデータがパラレルに出力するようにデータ配列が変換される。
【0043】
図3(B) および図4(B) を参照して,奇数フィールドのデータの読出しにおいては連続するアドレスに記憶されているデータであって偶数フィールドの輝度データYeと奇数フィールドCorおよびCobの色差データとが対で読出されるようにアドレス・データがアドレス発生器30で発生し,メモリ17に与えられる。これによりメモリ17から輝度データおよび色差データが読出され配列変換回路18に与えられる。配列変換回路18において,偶数フィールドの輝度データYeはクロック・パルス1周期ごとにデータが変化し,奇数フィールドの色差データCorおよびCobはクロック・パルス2周期ごとにデータが変化し,対応する画素についてのデータがパラレルに出力するようにデータ配列が変換される。
【0044】
偶数フィールドに色差データCorおよびCobが存在しない4:2:0コンポーネント符号化されたデータであっても,読出し時には輝度データYeとともに色差データCorおよびCobが出力され,擬似的に4:2:2コンポーネント符号化されたデータと同じデータが得られる。
【0045】
図5はアドレス発生器30の電気的構成を示すブロック図である。
【0046】
アドレス発生器30には,PLL回路11からクロック・パルスCLKが与えられ,タイミング信号発生回路10からアドレス発生器30に含まれるマルチプレクサの切換えを制御する切換制御信号S0,S1,S2およびLDが与えられる。
【0047】
奇数フィールドのデータをメモリに書込む場合,またはメモリから読出す場合のアドレス発生器30におけるアドレス・データの生成の仕方について説明する。データをメモリに書込む場合は,タイミング信号発生回路10からメモリ17にメモリ・ライト信号WEが与えられこの信号WEの立上りのタイミングでデータがメモリ17に書込まれる。メモリからデータを読出す場合は,タイミング信号発生回路10からメモリ17にメモリ・リード信号OEが与えられこの信号OEの立上りのタイミングでデータがメモリ17から読取られる。
【0048】
図5において,第1のマルチプレクサ31には「0」,「1」および「2」の3種類のデータが与えられている。第1のマルチプレクサ31にはこれら3種類のデータのうちいずれか1つのデータを選択するための切換信号S0,S1およびS2が与えられている。切換信号S0がLレベルのときは第1のマルチプレクサ31からデータ「0」が出力され,切換信号S1がLレベルのときは第1のマルチプレクサ31からデータ「1」が出力され,切換信号S2がLレベルのときは第1のマルチプレクサ31からデータ「2」が出力される。
【0049】
第1のマルチプレクサ31の出力データは加算器32に与えられる。加算器32にはアドレス・レジスタ34の出力データも与えられており,第1のマルチプレクサ31の出力データと加算して出力される。加算器32の出力データは第2のマルチプレクサ33に与えられる。
【0050】
第2のマルチプレクサ33には初期データ「m」も与えられている。この初期データ「m」はユーザの所望のデータに設定される。第2のマルチプレクサ33にはタイミング信号発生回路10から出力されるアドレス・ロード信号LDも与えられている。第2のマルチプレクサ33はアドレス・ロード信号LDがLレベルのときには初期データ「m」を選択して出力し,アドレス・ロード信号LDがHレベルのときには加算器32の出力データを選択して出力する。
【0051】
第2のマルチプレクサ33の出力データはアドレス・レジスタ34に与えられる。アドレス・レジスタ34にはクロック・パルスCLKも与えられており,与えられるクロック・パルスCLKに同期して,アドレス・データADRとして出力される。このアドレス・データADRはメモリ17に与えられるとともに加算器33に与えられる。
【0052】
これにより奇数フィールドのときには図4(A) に示すようにメモリ17の奇数行メモリには同一画素についての輝度データYoとCorの色差データとを連続するアドレスの記憶領域に記憶でき,メモリ17の偶数行メモリには同一画素についての輝度データYoとCobの色差データとを連続するアドレスの記憶領域に記憶でき,しかも偶数フィールドの輝度データYeを記憶するための空領域も設けることができる。またデータの読取りを行なうときには,奇数フィールドの輝度データYoならびに色差データCorおよびCobを読出すことができる。
【0053】
図7を参照して,偶数フィールドのデータをメモリ17に書込む場合またはメモリ17に書込まれたデータを読出す場合にも奇数フィールドの場合と同様にしてアドレス・データADRが生成される。但し,偶数フィールドにおいては,奇数フィールドの場合と異なり第1のマルチプレクサ31に与えられるデータ「0」は不要となる。
【0054】
偶数フィールドにおけるアドレス・データの生成は奇数フィールドにおけるデータの生成と同様なのでこれ以上の重複説明は避ける。
【図面の簡単な説明】
【図1】ディジタル・ビデオ・テープ・レコーダの電気的構成の一部を示している。
【図2】(A) は奇数フィールドのデータをメモリに書込むときのタイム・チャートであり,(B) は偶数フィールドのデータをメモリに書込むときのタイム・チャートである。
【図3】(A) は奇数フィールドのデータをメモリから読出すときのタイム・チャートであり,(B) は偶数フィールドのデータをメモリから読出すときのタイム・チャートである。
【図4】(A) は奇数フィールドのデータをメモリに書込んだときの状態を示し,(B) は奇数フィールドおよび偶数フィールドのデータをメモリに書込んだときの状態を示している。
【図5】アドレス発生器の電気的構成を示している。
【図6】奇数フィールドのデータをメモリに書込む場合および奇数フィールドのデータがメモリから読出される場合にアドレス・データを生成するときのタイム・チャートを示している。
【図7】偶数フィールドのデータをメモリに書込む場合および奇数フィールドのデータがメモリから読出される場合にアドレス・データを生成するときのタイム・チャートを示している。
【図8】(A) は4:2:2コンポーネント符号化されたデータによって表わされる画素の模式図,(B) は4:2:0コンポーネント符号化されたデータによって表わされる画素の模式図である。
【符号の説明】
10 タイミング信号発生回路
15,18 配列変換回路
17 メモリ
30 アドレス発生器
Claims (4)
- 第1フィールドにおいては,クロック・パルスの1周期ごとにデータが変化する第1フィールドの輝度データとクロック・パルスの2周期ごとにデータがそれぞれ変化するR−Yの色差データとB−Yの色差データとが与えられ,第2フィールドにおいてはクロック・パルスの1周期ごとにデータが変化する第2フィールドの輝度データが与えられる4:2:0のコンポーネント符号化されたデータが与えられ,第1フィールドにおいては,時間的に連続する2つの輝度データが同期し,2つの輝度データのうち一方の輝度データとR−Yの色差データとが交互に現れるように,かつ2つの輝度データのうち他方の輝度データとB−Yの色差データとが交互に現れるようにデータ配列を変換し,第2フィールドにおいては,時間的に連続する2つの輝度データが同期し,かつ輝度データと空きデータとが交互に現れるようにデータ配列を変換するデータ配列変換手段,および
奇数行メモリと偶数行メモリとが規定されているメモリ手段にデータを書き込むものであって,アドレス3m(mは0以上の整数)の奇数行メモリおよび偶数行メモリに上記データ配列変換手段によってデータ配列が変換された第1フィールドの輝度データを,アドレス3m+1の奇数行メモリおよび偶数行メモリにR−Yの色差データおよびB−Yの色差データを,アドレス3m+2の奇数行メモリおよび偶数行メモリに第2フィールドの輝度データを書き込むデータ書き込み手段,
を備えたディジタル画像データの書込み装置。 - 奇数行メモリと偶数行メモリとが規定されており,アドレス3m(mは0以上の整数)の奇数行メモリおよび偶数行メモリに,時間的に連続した2つの第1フィールドの輝度データが書き込まれており,アドレス3m+1の奇数行メモリおよび偶数行メモリにR−Yの色差データおよびB−Yの色差データが書き込まれており,アドレス3m+2の奇数行メモリおよび偶数行メモリに時間的に連続した2つの輝度データが書き込まれているデータを,与えられるアドレス信号にもとづいて出力するメモリ手段,
第1フィールドのデータの読み取りを行うときには,アドレス3mおよび3m+1のアドレス信号を発生し,第2フィールドのデータの読み取りを行うときには,アドレス3m+1および3m+2のアドレス信号を発生し,発生したアドレス信号を上記メモリ手段に与えるアドレス信号発生手段,ならびに
第1フィールドにおいては,クロック・パルスの1周期ごとにデータが変化する第1フィールドの輝度データとクロック・パルスの2周期ごとにデータがそれぞれ変化するR−Yの色差データとB−Yの色差データとが得られるように上記メモリ手段から出力されたデータの配列を変換し,第2フィールドにおいてはクロック・パルスの1周期ごとにデータが変化する第2フィールドの輝度データとクロック・パルスの2周期ごとにデータがそれぞれ変化するR−Yの色差データとB−Yの色差データが得られるように上記メモリ手段から出力されたデータ配列を変換し,4:2:2擬似コンポーネント符号化データを出力するデータ配列変換手段,
を備えたディジタル画像データの読出し装置。 - 第1フィールドにおいては,クロック・パルスの1周期ごとにデータが変化する第1フィールドの輝度データとクロック・パルスの2周期ごとにデータがそれぞれ変化するR−Yの色差データとB−Yの色差データとが与えられ,第2フィールドにおいてはクロック・パルスの1周期ごとにデータが変化する第2フィールドの輝度データが与えられる4:2:0のコンポーネント符号化されたデータが与えられ,第1フィールドにおいては,時間的に連続する2つの輝度データが同期し,2つの輝度データのうち一方の輝度データとR−Yの色差データとが交互に現れるように,かつ2つの輝度データのうち他方の輝度データとB−Yの色差データとが交互に現れるようにデータ配列を変換し,第2フィールドにおいては,時間的に連続する2つの輝度データが同期し,かつ輝度データと空きデータとが交互に現れるようにデータ配列を変換し,
奇数行メモリと偶数行メモリとが規定されているメモリにデータを書き込むものであって,3m(mは0以上の整数)の奇数行メモリおよび偶数行メモリに上記データ配列変換手段によってデータ配列が変換された第1フィールドの輝度データを,アドレス3m+1の奇数行メモリおよび偶数行メモリにR−Yの色差データおよびB−Yの色差データを,アドレス3m+2の奇数行メモリおよび偶数行メモリに第2フィールドの輝度データを書き込む,
ディジタル画像データの書込み方法。 - 奇数行メモリと偶数行メモリとが規定されており,アドレス3m(mは0以上の整数)の奇数行メモリおよび偶数行メモリに,時間的に連続した2つの第1フィールドの輝度データが書き込まれており,アドレス3m+1の奇数行メモリおよび偶数行メモリにR−Yの色差データおよびB−Yの色差データが書き込まれており,アドレス3m+2の奇数行メモリおよび偶数行メモリに時間的に連続した2つの輝度データが書き込まれているデータを,与えられるアドレス信号にもとづいて出力するメモリ手段からデータを読み出す方法であって,
第1フィールドのデータの読み取りを行うときには,アドレス3mおよび3m+1のアドレス信号を発生し,第2フィールドのデータの読み取りを行うときには,アドレス3m+1および3m+2のアドレス信号を発生し,発生したアドレス信号を上記メモリ手段に与え,
第1フィールドにおいては,クロック・パルスの1周期ごとにデータが変化する第1フィールドの輝度データとクロック・パルスの2周期ごとにデータがそれぞれ変化するR−Yの色差データとB−Yの色差データとが得られるように上記メモリ手段から出力されたデータの配列を変換し,第2フィールドにおいてはクロック・パルスの1周期ごとにデータが変化する第2フィールドの輝度データとクロック・パルスの2周期ごとにデータがそれぞれ変化するR−Yの色差データとB−Yの色差データが得られるように上記メモリ手段から出力されたデータ配列を変換し,4:2:2擬似コンポーネント符号化データを得る,
ディジタル画像データの読出し方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08211095A JP3621746B2 (ja) | 1995-03-15 | 1995-03-15 | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08211095A JP3621746B2 (ja) | 1995-03-15 | 1995-03-15 | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08256357A JPH08256357A (ja) | 1996-10-01 |
JP3621746B2 true JP3621746B2 (ja) | 2005-02-16 |
Family
ID=13765270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08211095A Expired - Fee Related JP3621746B2 (ja) | 1995-03-15 | 1995-03-15 | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3621746B2 (ja) |
-
1995
- 1995-03-15 JP JP08211095A patent/JP3621746B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH08256357A (ja) | 1996-10-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0681304B2 (ja) | 方式変換装置 | |
JPH09307832A (ja) | 画面比変換装置及び方法 | |
JP3513165B2 (ja) | 画像処理装置 | |
JP3154190B2 (ja) | 汎用走査周期変換装置 | |
JP3621746B2 (ja) | ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 | |
JPH05100647A (ja) | 画像表示装置 | |
JP3152641B2 (ja) | 再生画面の表示方法 | |
JP3021887B2 (ja) | 映像信号の再生方法 | |
JPH0833716B2 (ja) | 映像信号変換装置 | |
JP2602189B2 (ja) | 画像表示方法 | |
JPS59126377A (ja) | 高速度撮像装置 | |
JP2784602B2 (ja) | 映像信号変換装置 | |
JP2653937B2 (ja) | 画像処理装置 | |
JP2698190B2 (ja) | 分割動画モニタ装置 | |
JP2643210B2 (ja) | タイトル画像発生装置 | |
JP2596042B2 (ja) | 固体撮像装置 | |
JPS62145975A (ja) | 画像表示装置 | |
JPH08340516A (ja) | 画像表示装置 | |
JPS62202696A (ja) | テレビ信号発生装置 | |
JPH0522680A (ja) | 画像処理装置 | |
JPH06149194A (ja) | 画像表示装置 | |
JPH10210452A (ja) | 監視カメラシステムの画像合成方法 | |
JPS62171283A (ja) | マルチ画面表示装置 | |
JPH0687256B2 (ja) | 疑似動画装置 | |
JP2000165849A (ja) | 監視カメラシステム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20041116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20041119 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071126 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081126 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091126 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101126 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111126 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |