JPH08256357A - ディジタル画像データの書込み装置および読取装置ならびに書込み方法および読取方法 - Google Patents

Abstract

(57)【要約】 【目的】 ４：２：０コンポーネント符号化されたデー
タをメモリに記憶する際にメモリの有効利用を図り，か
つリアルタイムのデータの読出しを可能にする。 【構成】 ４：２：０コンポーネント符号化されたデー
タは，奇数フィールドにおいては輝度データとＣｏｒの
色差データが交互に，輝度データとＣｏｂの色差データ
が交互になるようにデータ配列が直される。偶数フィー
ルドにおいては輝度データのみが含まれており，クロッ
ク・パルスの１周期おきにデータが得られるようにデー
タ配列が直される。奇数フィールドの輝度データ，色差
データおよび偶数フィールドの輝度データの順にメモリ
に記憶される。メモリの有効利用を図ることができる。
奇数フィールドのときは奇数フィールドの輝度データと
色差データとが対で読出され，偶数フィールドのときは
色差データと偶数フィールドの輝度データとが対で読出
される。リアルタイムのデータ読出しが可能となる。

Description

【発明の詳細な説明】

【０００１】

【技術分野】この発明は，メモリ装置にディジタル画像
データを書込む装置および方法，ディジタル画像データ
が書込まれたメモリ装置からディジタル画像データを読
出す装置および方法ならびにディジタル画像データを記
憶するメモリ装置に関する。

【０００２】

【発明の背景】被写体を撮影することにより得られるデ
ィジタル画像データは，ディジタル輝度データとＲ−Ｙ
およびＢ−Ｙのディジタル色差データとから構成され
る。これらのディジタル輝度データおよびディジタル色
差データによって表わされる画像を例えば静止画として
表示する場合，１画像分のディジタル輝度データおよび
ディジタル色差データをメモリに記憶する必要がある。
データの記憶を行なう場合，輝度用のメモリおよび色差
用のメモリを設け，輝度用メモリにディジタル輝度デー
タが記憶され，色差用のメモリにディジタル色差データ
が記憶される。

【０００３】ディジタル・ビデオ・テープ・レコーダに
おいては，ディジタル輝度データおよびディジタル色差
データはたとえば４：２：２コンポーネント符号化また
は４：２：０コンポーネント符号化される。４：２：２
コンポーネント符号化は，図８(A) に示すように例えば
偶数列の画素については輝度データおよび色差データを
用いて表わされ，奇数列の画素については輝度データの
みを用いて表わされる。４：２：０コンポーネント符号
化は図８(B) に示すように奇数行および奇数列の画素に
ついては輝度データのみを用いて表わされ，そのほかの
画素については輝度データおよび色差データを用いて表
わされる。

【０００４】このように４：２：２コンポーネント符号
化と４：２：０コンポーネント符号化の場合とでは，色
差データのデータ量が異なるので，４：２：２コンポー
ネント符号化の場合と４：２：０コンポーネント符号化
の場合に同じ輝度用メモリを用いてデータを記憶させる
と，４：２：０コンポーネント符号化のときには輝度用
メモリの記憶領域が余ってしまいメモリの有効利用を図
ることができない。

【０００５】またメモリの有効利用を図るために，同一
のメモリに単に輝度データと色差データとを順に書込ん
でいくと，データの読出しが困難であり，リアル・タイ
ムの読出しもできない。

【０００６】

【発明の開示】この発明は，４：２：０コンポーネント
符号化されたディジタル輝度データおよびディジタル色
差データをメモリに記憶する際にメモリの有効利用を図
ることができ，かつリアルタイムにデータの読出しをす
ることができるようにすることを目的とする。

【０００７】第１の発明のディジタル画像データの書込
み装置は，与えられるアドレス信号によって指定される
アドレスの記憶領域に，入力データを書込むメモリ手
段，第１フィールドにおいては偶数列の画素および奇数
列の画素のうち一方の画素が第１の輝度データならびに
Ｒ−ＹおよびＢ−Ｙの色差データによって表わされ，偶
数列の画素および奇数列の画素のうち他方の画素が第２
の輝度データによって表わされ，第２フィールドにおい
てはすべての画素が第３の輝度データによって表わされ
る４：２：０コンポーネント符号化されたデータが第１
フィールドおよび第２フィールドごとに与えられ，第１
フィールドにおいては上記第１の輝度データとＲ−Ｙお
よびＢ−Ｙの上記色差データのうち一方の色差データと
が交互に現われ，かつ上記第２の輝度データとＲ−Ｙお
よびＢ−Ｙの上記色差データのうち他方の色差データと
が交互に現われるように，第２フィールドにおいては上
記第３の輝度データと空データとが交互に現われるよう
にデータ配列を変換するデータ配列変換手段，ならびに
上記第１の輝度データおよび上記第２の輝度データと上
記色差データとを連続するアドレスの記憶領域に記憶
し，上記第１の輝度データおよび上記第２の輝度データ
または上記色差データが記憶される領域のアドレスに連
続するアドレスの記憶領域に上記色差データを表わす画
素に対応する画素の上記第３の輝度データを記憶するよ
うに上記メモリ手段のアドレス信号を発生し，上記メモ
リ手段に与えるアドレス発生手段を備えていることを特
徴とする。

【０００８】第１の発明のディジタル画像データの書込
み方法は，第１フィールドにおいては偶数列の画素およ
び奇数列の画素のうち一方の画素が第１の輝度データな
らびにＲ−ＹおよびＢ−Ｙの色差データによって表わさ
れ，偶数列の画素および奇数列の画素のうち他方の画素
が第２の輝度データによって表わされ，第２フィールド
においてはすべての画素が第３の輝度データによって表
わされる４：２：０コンポーネント符号化されたデータ
が第１フィールドおよび第２フィールドごとに与えら
れ，第１フィールドにおいては上記第１の輝度データと
Ｒ−ＹおよびＢ−Ｙの上記色差データのうち一方の色差
データとが交互に現われ，かつ上記第２の輝度データと
Ｒ−ＹおよびＢ−Ｙの上記色差データのうち他方の色差
データとが交互に現われるように，第２フィールドにお
いては上記第３の輝度データと空データとが交互に現わ
れるようにデータ配列を変換し，上記第１の輝度データ
および上記第２の輝度データと上記色差データとを連続
するアドレスの記憶領域に記憶し，上記第１の輝度デー
タおよび上記第２の輝度データまたは上記色差データが
記憶される領域のアドレスに連続するアドレスの記憶領
域に上記色差データを表わす画素に対応する画素の上記
第３の輝度データを記憶するようにメモリ手段のアドレ
ス信号を発生し，メモリ手段に与え，メモリ手段に与え
られるアドレス信号によって指定されるアドレスの記憶
領域に上記第１の輝度データ，上記第２の輝度データ，
上記第３の輝度データおよび上記色差データを書込むこ
とを特徴とする。

【０００９】第１の発明によると，第１フィールドの画
素を表わす上記第１の輝度データおよび上記第２の輝度
データと色差データとは連続するアドレスの記憶領域に
記憶され，かつ第２フィールドの画素を表わす上記第３
の輝度データと色差データも連続するアドレスの記憶領
域に記憶される。第１フィールドの画素を表わす上記第
１の輝度データおよび上記第２の輝度データ，第２フィ
ールドの画素を表わす上記第３の輝度データおよび色差
データはアドレスの順に順次メモリに記憶されていく。
１つのメモリに第１フィールドの画素を表わす輝度デー
タ，第２フィールドの画素を表わす輝度データおよび色
差データのすべてを記憶できるので，輝度用データを記
憶するメモリと色差用データを記憶するメモリとを設け
る必要がなく，メモリの有効利用を図ることができる。

【００１０】第１フィールドの画素を表わす上記第１の
輝度データおよび上記第２の輝度データと色差データお
よび第２フィールドの画素を表わす上記第３の輝度デー
タと色差データは連続するアドレスの記憶領域，すなわ
ち隣接する記憶領域に記憶されている。したがって第１
フィールドの画素を表わす上記第１の輝度データおよび
上記第２の輝度データと色差データおよび第２フィール
ドの画素を表わす上記第３の輝度データと色差データを
ほぼ同時に読み出すことができる。メモリ装置からディ
ジタル画像データをリアル・タイムに読出すことができ
ることとなる。

【００１１】第２の発明のディジタル画像データの読出
し装置は，第１フィールドにおいては偶数列の画素およ
び奇数列の画素のうち一方の画素が第１の輝度データな
らびにＲ−ＹおよびＢ−Ｙの色差データによって表わさ
れ，偶数列の画素および奇数列の画素のうち他方の画素
が第２の輝度データによって表わされ，第２フィールド
においてはすべての画素が第３の輝度データによって表
わされる４：２：０コンポーネント符号化されたデータ
が記憶されているものであり，上記第１の輝度データお
よび上記第２の輝度データと上記色差データとが連続す
るアドレスの記憶領域に記憶され，上記第１の輝度デー
タおよび上記第２の輝度データまたは上記色差データが
記憶される領域のアドレスに連続するアドレスの記憶領
域に，上記色差データを表わす画素に対応する画素の上
記第３の輝度データが記憶され，与えられるアドレス信
号によって指定されるアドレスに記憶されているデータ
を出力するメモリ手段，ならびに第１フィールドの画素
を表わすデータの読取りを行なうときには，上記連続す
るアドレスの記憶領域に記憶されている上記第１の輝度
データ，上記第２の輝度データおよび上記色差データの
アドレス信号を発生し，第２フィールドの画素を表わす
データの読取りを行なうときには，上記連続するアドレ
スの記憶領域に記憶されている上記第３の輝度データと
上記色差データとのアドレス信号を発生し，発生したア
ドレス信号を上記メモリ手段に与えるアドレス信号発生
手段を備えていることを特徴とする。

【００１２】第２の発明の画像データの読出し方法は，
第１フィールドにおいては偶数列の画素および奇数列の
画素のうち一方の画素が第１の輝度データならびにＲ−
ＹおよびＢ−Ｙの色差データによって表わされ，偶数列
の画素および奇数列の画素のうち他方の画素が第２の輝
度データによって表わされ，第２フィールドにおいては
すべての画素が第３の輝度データによって表わされる
４：２：０コンポーネント符号化されたデータが記憶さ
れているものであり，上記第１の輝度データおよび上記
第２の輝度データと上記色差データとが連続するアドレ
スの記憶領域に記憶され，上記第１の輝度データおよび
上記第２の輝度データまたは上記色差データが記憶され
る領域のアドレスに連続するアドレスの記憶領域に，上
記色差データを表わす画素に対応する画素の上記第３の
輝度データが記憶されているメモリ手段からのデータの
読出しであり，第１フィールドの画素を表わすデータの
読取りを行なうときには，上記連続するアドレスの記憶
領域に記憶されている上記第１の輝度データ，上記第２
の輝度データおよび上記色差データのアドレス信号を発
生し，第２フィールドの画素を表わすデータの読取りを
行なうときには，上記連続するアドレスの記憶領域に記
憶されている上記第３の輝度データと上記色差データと
のアドレス信号を発生し，発生したアドレス信号を上記
メモリ手段に与え，メモリ手段からデータを読出すこと
を特徴とする。

【００１３】第２の発明によると，第１フィールドの画
素を表わす上記第１の輝度データおよび上記第２の輝度
データと色差データとは連続するアドレスの記憶領域に
記憶され，かつ第２フィールドの画素を表わす上記第３
の輝度データと色差データも連続するアドレスの記憶領
域に記憶されている。第１フィールドの画素を表わす上
記第１の輝度データおよび上記第２の輝度データ，第２
フィールドの画素を表わす上記第３の輝度データおよび
色差データはアドレスの順にメモリに記憶されていく。

【００１４】第１フィールドの画素を表わす上記第１の
輝度データおよび上記第２の輝度データと色差データお
よび第２フィールドの画素を表わす上記第３の輝度デー
タと色差データは連続するアドレスの記憶領域，すなわ
ち隣接する記憶領域に記憶されており，第１フィールド
の画素を表わすデータの読取りを行なうときには，上記
連続するアドレスの記憶領域に記憶されている上記第１
フィールドの上記第１の輝度データおよび上記第２の輝
度データと上記色差データとのアドレス信号が発生し，
第２フィールドの画素を表わすデータの読取りを行なう
ときには，上記連続するアドレスの記憶領域に記憶され
ている上記第２フィールドの上記第３の輝度データと上
記色差データとのアドレス信号が発生する。発生したア
ドレス信号は上記メモリ手段に与えられる。

【００１５】したがって第１フィールドの画素を表わす
上記第１の輝度データおよび上記第２の輝度データと色
差データおよび第２フィールドの画素を表わす上記第３
の輝度データと色差データをほぼ同時に読み出すことが
できる。メモリ装置からディジタル画像データをリアル
・タイムに読出すことができることとなる。

【００１６】第３の発明のメモリ装置は，第１フィール
ドにおいては偶数列の画素および奇数列の画素のうち一
方の画素が第１の輝度データならびにＲ−ＹおよびＢ−
Ｙの色差データによって表わされ，偶数列の画素および
奇数列の画素のうち他方の画素が第２の輝度データによ
って表わされ，第２フィールドにおいてはすべての画素
が第３の輝度データによって表わされる４：２：０コン
ポーネント符号化されたデータが記憶されているもので
あり，上記第１の輝度データおよび上記第２の輝度デー
タと上記色差データとが連続するアドレスの記憶領域に
記憶され，上記第１の輝度データおよび上記第２の輝度
データまたは上記色差データが記憶される領域のアドレ
スに連続するアドレスの記憶領域に，上記色差データを
表わす画素に対応する画素の上記第３の輝度データが記
憶され，与えられるアドレス信号によって指定されるア
ドレスに記憶されているデータを出力することを特徴と
する。

【００１７】第３の発明においては，第１フィールドの
画素を表わすデータの読取りを行なうときには，上記連
続するアドレスの記憶領域に記憶されている上記第１フ
ィールドの上記第１の輝度データおよび上記第２の輝度
データと上記色差データとのアドレス信号が上記メモリ
装置に与えられ，第２フィールドの画素を表わすデータ
の読取りを行なうときには，上記連続するアドレスの記
憶領域に記憶されている上記第２フィールドの上記第３
の輝度データと上記色差データとのアドレス信号が上記
メモリ装置に与えられる。

【００１８】したがって第１フィールドの画素を表わす
上記第１の輝度データおよび上記第２の輝度データと色
差データおよび第２フィールドの画素を表わす上記第３
の輝度データと色差データをほぼ同時に読み出すことが
できる。メモリ装置からディジタル画像データをリアル
・タイムに読出すことができることとなる。

【００１９】

【実施例の説明】図１はこの発明の実施例を示すもの
で，ビデオ・テープ・レコーダの電気的構成の一部を示
している。

【００２０】図１に示すビデオ・テープ・レコーダは
４：２：０コンポーネント符号化された映像データを入
力し，静止画表示を行なう場合に入力した映像データを
一旦メモリ17に記憶するものであり，メモリ17周辺の回
路ブロック部分が詳細に示されている。

【００２１】図１に示すビデオ・テープ・レコーダは，
図８(B) に示すように奇数列および奇数行の画素につい
ては輝度データのみによって表わし，そのほかの画素に
ついては輝度データおよび色差データによって表わす
４：２：０コンポーネント符号化された映像データを入
力し，図８(A) に示すように奇数列の画素については輝
度データのみによって表わし，偶数列の画素については
輝度データおよび色差データによって表わす４：２：２
コンポーネント符号化された映像データに擬似的なデー
タを出力するものである。図１に示すビデオ・テープ・
レコーダは輝度データ用のメモリと色差データ用のメモ
リとを別個に持たず１つのメモリを用いて輝度データと
色差データを記憶し，４：２：２コンポーネント符号化
されたデータの擬似的なデータを出力する。

【００２２】図１を参照して，ビデオ・カメラから出力
される映像信号は輝度色差変換および同期信号分離回路
12に与えられる。映像信号は輝度色差変換および同期信
号分離回路12において，輝度信号，色差信号および同期
信号が抽出され，アナログ／ディジタル（Ａ／Ｄ）コン
バータ13，Ａ／Ｄコンバータ14およびＰＬＬ回路11にそ
れぞれ与えられる。ＰＬＬ回路11に同期信号が与えられ
ることにより，ＰＬＬ回路11から基準クロック・パルス
が出力され各回路に与えられる。またＰＬＬ回路11から
は水平ブランキング・パルス（ＨＤ）が出力されタイミ
ング発生回路10に与えられる。

【００２３】輝度信号および色差信号はＡ／Ｄコンバー
タ13および14にそれぞれ与えられ，ディジタル輝度デー
タおよびディジタル色差データに変換される。これらの
ディジタル輝度データおよびディジタル色差データは配
列変換回路15に与えられる。

【００２４】メモリ17は，便宜的に図４に示すように奇
数行メモリと偶数行メモリとに分けられている。もちろ
んこれら奇数行メモリと偶数行メモリとは図面に表わす
便宜上のものであって実際のメモリ形態が必らず図４に
示すものでなければならないというわけではない。

【００２５】図１に示すビデオ・テープ・レコーダにお
いてはディジタル輝度データおよびディジタル色差デー
タのうち，図４に示すように奇数行メモリのｐ＋３ｍ
（ｐ，ｍは０以上の整数）のアドレスに奇数フィールド
（ｎ＋２ｑ）番めの画素（ｎ，ｑは０以上の整数）のデ
ィジタル輝度データＹｏ（ｎ＋２ｑ）が記憶され，奇数
行メモリのｐ＋（３ｍ＋１）のアドレスに奇数フィール
ドの（ｎ＋２ｑ）番めの画素のＲ−Ｙのディジタル色差
データＣｏ（ｎ＋２ｑ）が記憶され，奇数行メモリのｐ
＋（３ｍ＋２）のアドレスに偶数フィールドの（ｎ＋２
ｑ）番めの画素のディジタル輝度データＹｅ（ｎ＋２
ｑ）が記憶される。また偶数行メモリのｐ＋３ｍ（ｐ，
ｍは０以上の整数）のアドレスに奇数フィールド（ｎ＋
２ｑ＋１）番めの画素（ｎ，ｑは０以上の整数）のディ
ジタル輝度データＹｏ（ｎ＋２ｑ＋１）が記憶され，奇
数行メモリのｐ＋（３ｍ＋１）のアドレスに奇数フィー
ルドの（ｎ＋２ｑ＋１）番めの画素のＢ−Ｙのディジタ
ル色差データＣｏ（ｎ＋２ｑ＋１）が記憶され，奇数行
メモリのｐ＋（３ｍ＋２）のアドレスに偶数フィールド
の（ｎ＋２ｑ＋１）番めの画素のディジタル輝度データ
Ｙｅ（ｎ＋２ｑ＋１）が記憶される。

【００２６】配列変換回路15は，このようにディジタル
輝度データおよびディジタル色差データをメモリ17に記
録することができるように入力するデータの配列を変換
するものである。配列変換回路15から出力されるディジ
タル輝度データおよびディジタル色差データは，タイミ
ング発生回路10から与えられる第１の制御信号（ＤＩ
Ｒ）によってそのデータの出力方向性が制御される双方
向バッファ16を介してメモリ17に与えられる。

【００２７】ビデオ・テープ・レコーダにはタイミング
信号発生回路10が含まれており，このタイミング信号発
生回路10においてクロック・パルスＣＬＫおよび水平ブ
ランキング・パルスＨＢにもとづいてメモリ・ライト信
号ＷＥおよびメモリ・リード信号ＯＥが生成されメモリ
17に与えられる。またタイミング信号発生回路10におい
て，メモリ17のアドレス・データ生成のための各種タイ
ミング信号Ｓ０，Ｓ１，Ｓ２およびＬＤが生成されアド
レス発生器30に与えられる。アドレス発生器30において
入力する各種信号にもとづいてアドレス・データが生成
されメモリ17に与えられる。これによりメモリ17に図４
に示すようにディジタル輝度データおよびディジタル色
差データが書込まれ，またメモリ17に記憶されたディジ
タル輝度データおよびディジタル色差データが読出され
る。メモリ17へのデータの書込みおよびデータの読出し
について詳しくは後述する。

【００２８】メモリ17からデータが読出されるときは，
メモリ17から出力されるディジタル輝度データおよびデ
ィジタル色差データは双方向バッファ16を介して配列変
換回路18に与えられる。配列変換回路18において入力す
るデータのうちディジタル輝度データとディジタル色差
データとがそれぞれ抽出される。ディジタル輝度データ
およびディジタル色差データはそれぞれディジタル／ア
ナログ（Ｄ／Ａ）コンバータ19およびＤ／Ａコンバータ
20に与えられ，アナログ輝度信号およびアナログ色差信
号に変換される。Ｄ／Ａコンバータ19および20から出力
されるアナログ輝度信号およびアナログ色差信号に加え
て輝度色差変換および同期信号分離回路12から出力され
る同期信号がＮＴＳＣ変換および同期信号合成回路21に
与えられる。これにより，回路21からＮＴＳＣ映像信号
が出力される。このＮＴＳＣ映像信号が表示装置に与え
られることにより静止画像が表示される。

【００２９】図２(A) ，(B) はメモリにディジタル輝度
データおよびディジタル色差データを書込むときのタイ
ム・チャートを示すものであり，図２(A) は奇数フィー
ルドにおいて得られたときのデータをメモリに書込むと
きのタイム・チャートであり，図２(B) は偶数フィール
ドにおいて得られたときのデータをメモリに書込むとき
のタイム・チャートである。

【００３０】図３(A) ，(B) はメモリからディジタル輝
度データおよびディジタル色差データを読出すときのタ
イム・チャートを示すものであり，図３(A) は奇数フィ
ールドにおけるデータをメモリから読出すときのタイム
・チャートであり，図３(B)は偶数フィールドにおける
データをメモリから読出すときのタイム・チャートであ
る。

【００３１】図４(A) ，(B) はメモリにデータを書込む
ときの，書込まれるデータとメモリのアドレスとの関係
を示している。

【００３２】まず，メモリ17にデータが書込まれる場合
について説明する。

【００３３】図２(A) を参照して，奇数フィールドのデ
ータが与えられるときにはクロック・パルスＣＬＫの１
周期でデータが変化するディジタル輝度データＹｏとク
ロック・パルスＣＬＫの２周期でデータが変化するディ
ジタル色差データＣｏｒおよびＣｏｂとが配列変換回路
15に与えられる。この配列変換回路15において，メモリ
17の奇数行メモリにはディジタル輝度データＹｏとＣｏ
ｒのディジタル色差データとが交互に記録されるよう
に，メモリ17の偶数行メモリにはディジタル輝度データ
ＹｏとＣｏｂのディジタル色差データとが交互に記録さ
れるようにデータ配列の変換が行なわれる。

【００３４】またアドレス発生器30において，図４(A)
に示すようにディジタル輝度データＹｏの次にディジタ
ル色差データＣｏｒおよびＣｏｂが連続してメモリ17に
記憶され，ディジタル色差データＣｏｒおよびＣｏｂが
記憶された記憶領域のアドレスの次のアドレスの記憶領
域は空領域となるように，メモリ書込み用アドレスが生
成される。

【００３５】メモリ17に，奇数フィールドのディジタル
輝度データＹｏおよびディジタル色差データＣｏｒおよ
びＣｏｂが与えられ，かつアドレス発生器30から書込み
用アドレスが与えられることにより，図４(A) に示すよ
うにメモリ17の奇数行メモリには２つおきのアドレスご
とにディジタル輝度データＹｏおよびＣｏｒのディジタ
ル色差データが記憶され，かつ輝度データの記憶領域の
アドレスの次のアドレスの記憶領域にＣｏｒの色差デー
タが記憶される。したがって２つおきのアドレスごとに
空領域ができる。

【００３６】また図４(A) に示すようにメモリ17の偶数
行メモリには２つおきのアドレスごとにディジタル輝度
データＹｏおよびＣｏｂのディジタル色差データが記憶
され，かつ輝度データの記憶領域のアドレスの次のアド
レスの記憶領域にＣｏｂの色差データが記憶される。し
たがって２つおきのアドレスごとに奇数行メモリの空領
域に対応して偶数行メモリにも空領域ができる。

【００３７】図２(B) を参照して，偶数フィールドにお
いてはクロック・パルスの１周期ごとにデータが変化す
る輝度データＹｅのみが配列変換回路15に与えられる。
偶数フィールドにおいては色差データは含まれていな
い。図２(B) においては色差データが存在しない様子が
ハッチングで示されている。

【００３８】配列変換回路15に入力す輝度データは，配
列変換回路15において，クロック・パルスＣＬＫの１周
期おきに奇数行メモリに記憶される輝度データＹｅと偶
数行メモリに記憶される輝度データＹｅとが同期してメ
モリ17に与えられるように画素配列の変換が行なわれ
る。これにより配列変換回路15から出力されるデータは
輝度データのみであってクロック・パルスＣＬＫの１周
期ごとにデータが存在しないこととなる。

【００３９】メモリ17に，偶数フィールドのディジタル
輝度データＹｅが与えられ，かつアドレス発生器30から
書込み用アドレスが与えられると図４(A) に色差データ
と輝度データとの間に空欄で示すように空領域に，偶数
フィールドの輝度データＹｅが記憶される。

【００４０】以上のようにして図４(B) に示すように，
奇数フィールドを表わす画素であり，かつ偶数列の画素
および奇数列の画素のうちの一方の画素を表わす輝度デ
ータと奇数フィールドの色差データとを連続するアドレ
スの記憶領域に記憶し，奇数フィールドを表わす画素で
あり，かつ偶数列の画素および奇数列の画素のうちの他
方の画素を表わす輝度データと奇数フィールドの色差デ
ータとを連続するアドレスの記憶領域に記憶し，これら
の輝度データまたは色差データに連続するアドレスの記
憶領域に奇数フィールドの色差データまたは奇数フィー
ルドを表わす画素の輝度データに対応する偶数フィール
ドを表わす画素の輝度データがメモリ17に記憶される。

【００４１】次にメモリ17からデータが読出される場合
について説明する。

【００４２】図３(A) および図４(B) を参照して，奇数
フィールドのデータの読出しにおいては連続するアドレ
スに記憶されているデータであって奇数フィールドの輝
度データＹｏと色差データＣｏｒおよびＣｏｂとが対で
読出されるようにアドレス・データがアドレス発生器30
で発生し，メモリ17に与えられる。これによりメモリ17
から輝度データおよび色差データが読出され配列変換回
路18に与えられる。配列変換回路18において，奇数フィ
ールドの輝度データＹｏはクロック・パルス１周期ごと
にデータが変化し，奇数フィールドの色差データＣｏｒ
およびＣｏｂはクロック・パルス２周期ごとにデータが
変化し，対応する画素についてのデータがパラレルに出
力するようにデータ配列が変換される。

【００４３】図３(B) および図４(B) を参照して，奇数
フィールドのデータの読出しにおいては連続するアドレ
スに記憶されているデータであって偶数フィールドの輝
度データＹｅと奇数フィールドＣｏｒおよびＣｏｂの色
差データとが対で読出されるようにアドレス・データが
アドレス発生器30で発生し，メモリ17に与えられる。こ
れによりメモリ17から輝度データおよび色差データが読
出され配列変換回路18に与えられる。配列変換回路18に
おいて，偶数フィールドの輝度データＹｅはクロック・
パルス１周期ごとにデータが変化し，奇数フィールドの
色差データＣｏｒおよびＣｏｂはクロック・パルス２周
期ごとにデータが変化し，対応する画素についてのデー
タがパラレルに出力するようにデータ配列が変換され
る。

【００４４】偶数フィールドに色差データＣｏｒおよび
Ｃｏｂが存在しない４：２：０コンポーネント符号化さ
れたデータであっても，読出し時には輝度データＹｅと
ともに色差データＣｏｒおよびＣｏｂが出力され，擬似
的に４：２：２コンポーネント符号化されたデータと同
じデータが得られる。

【００４５】図５はアドレス発生器30の電気的構成を示
すブロック図である。

【００４６】アドレス発生器30には，ＰＬＬ回路11から
クロック・パルスＣＬＫが与えられ，タイミング信号発
生回路10からアドレス発生器30に含まれるマルチプレク
サの切換えを制御する切換制御信号Ｓ０，Ｓ１，Ｓ２お
よびＬＤが与えられる。

【００４７】奇数フィールドのデータをメモリに書込む
場合，またはメモリから読出す場合のアドレス発生器30
におけるアドレス・データの生成の仕方について説明す
る。データをメモリに書込む場合は，タイミング信号発
生回路10からメモリ17にメモリ・ライト信号ＷＥが与え
られこの信号ＷＥの立上りのタイミングでデータがメモ
リ17に書込まれる。メモリからデータを読出す場合は，
タイミング信号発生回路10からメモリ17にメモリ・リー
ド信号ＯＥが与えられこの信号ＯＥの立上りのタイミン
グでデータがメモリ17から読取られる。

【００４８】図５において，第１のマルチプレクサ31に
は「０」，「１」および「２」の３種類のデータが与え
られている。第１のマルチプレクサ31にはこれら３種類
のデータのうちいずれか１つのデータを選択するための
切換信号Ｓ０，Ｓ１およびＳ２が与えられている。切換
信号Ｓ０がＬレベルのときは第１のマルチプレクサ31か
らデータ「０」が出力され，切換信号Ｓ１がＬレベルの
ときは第１のマルチプレクサ31からデータ「１」が出力
され，切換信号Ｓ２がＬレベルのときは第１のマルチプ
レクサ31からデータ「２」が出力される。

【００４９】第１のマルチプレクサ31の出力データは加
算器32に与えられる。加算器32にはアドレス・レジスタ
34の出力データも与えられており，第１のマルチプレク
サ31の出力データと加算して出力される。加算器32の出
力データは第２のマルチプレクサ33に与えられる。

【００５０】第２のマルチプレクサ33には初期データ
「ｍ」も与えられている。この初期データ「ｍ」はユー
ザの所望のデータに設定される。第２のマルチプレクサ
33にはタイミング信号発生回路10から出力されるアドレ
ス・ロード信号ＬＤも与えられている。第２のマルチプ
レクサ33はアドレス・ロード信号ＬＤがＬレベルのとき
には初期データ「ｍ」を選択して出力し，アドレス・ロ
ード信号ＬＤがＨレベルのときには加算器32の出力デー
タを選択して出力する。

【００５１】第２のマルチプレクサ33の出力データはア
ドレス・レジスタ34に与えられる。アドレス・レジスタ
34にはクロック・パルスＣＬＫも与えられており，与え
られるクロック・パルスＣＬＫに同期して，アドレス・
データＡＤＲとして出力される。このアドレス・データ
ＡＤＲはメモリ17に与えられるとともに加算器33に与え
られる。

【００５２】これにより奇数フィールドのときには図４
(A) に示すようにメモリ17の奇数行メモリには同一画素
についての輝度データＹｏとＣｏｒの色差データとを連
続するアドレスの記憶領域に記憶でき，メモリ17の偶数
行メモリには同一画素についての輝度データＹｏとＣｏ
ｂの色差データとを連続するアドレスの記憶領域に記憶
でき，しかも偶数フィールドの輝度データＹｅを記憶す
るための空領域も設けることができる。またデータの読
取りを行なうときには，奇数フィールドの輝度データＹ
ｏならびに色差データＣｏｒおよびＣｏｂを読出すこと
ができる。

【００５３】図７を参照して，偶数フィールドのデータ
をメモリ17に書込む場合またはメモリ17に書込まれたデ
ータを読出す場合にも奇数フィールドの場合と同様にし
てアドレス・データＡＤＲが生成される。但し，偶数フ
ィールドにおいては，奇数フィールドの場合と異なり第
１のマルチプレクサ31に与えられるデータ「０」は不要
となる。

【００５４】偶数フィールドにおけるアドレス・データ
の生成は奇数フィールドにおけるデータの生成と同様な
のでこれ以上の重複説明は避ける。

【図面の簡単な説明】

【図１】ディジタル・ビデオ・テープ・レコーダの電気
的構成の一部を示している。

【図２】(A) は奇数フィールドのデータをメモリに書込
むときのタイム・チャートであり，(B) は偶数フィール
ドのデータをメモリに書込むときのタイム・チャートで
ある。

【図３】(A) は奇数フィールドのデータをメモリから読
出すときのタイム・チャートであり，(B) は偶数フィー
ルドのデータをメモリから読出すときのタイム・チャー
トである。

【図４】(A) は奇数フィールドのデータをメモリに書込
んだときの状態を示し，(B) は奇数フィールドおよび偶
数フィールドのデータをメモリに書込んだときの状態を
示している。

【図５】アドレス発生器の電気的構成を示している。

【図６】奇数フィールドのデータをメモリに書込む場合
および奇数フィールドのデータがメモリから読出される
場合にアドレス・データを生成するときのタイム・チャ
ートを示している。

【図７】偶数フィールドのデータをメモリに書込む場合
および奇数フィールドのデータがメモリから読出される
場合にアドレス・データを生成するときのタイム・チャ
ートを示している。

【図８】(A) は４：２：２コンポーネント符号化された
データによって表わされる画素の模式図，(B) は４：
２：０コンポーネント符号化されたデータによって表わ
される画素の模式図である。

【符号の説明】

10 タイミング信号発生回路 15，18 配列変換回路 17 メモリ 30 アドレス発生器

Claims (5)

【特許請求の範囲】
1. 【請求項１】 与えられるアドレス信号によって指定さ
   れるアドレスの記憶領域に，入力データを書込むメモリ
   手段，第１フィールドにおいては偶数列の画素および奇
   数列の画素のうち一方の画素が第１の輝度データならび
   にＲ−ＹおよびＢ−Ｙの色差データによって表わされ，
   偶数列の画素および奇数列の画素のうち他方の画素が第
   ２の輝度データによって表わされ，第２フィールドにお
   いてはすべての画素が第３の輝度データによって表わさ
   れる４：２：０コンポーネント符号化されたデータが第
   １フィールドおよび第２フィールドごとに与えられ，第
   １フィールドにおいては上記第１の輝度データとＲ−Ｙ
   およびＢ−Ｙの上記色差データのうち一方の色差データ
   とが交互に現われ，かつ上記第２の輝度データとＲ−Ｙ
   およびＢ−Ｙの上記色差データのうち他方の色差データ
   とが交互に現われるように，第２フィールドにおいては
   上記第３の輝度データと空データとが交互に現われるよ
   うにデータ配列を変換するデータ配列変換手段，ならび
   に上記第１の輝度データおよび上記第２の輝度データと
   上記色差データとを連続するアドレスの記憶領域に記憶
   し，上記第１の輝度データおよび上記第２の輝度データ
   または上記色差データが記憶される領域のアドレスに連
   続するアドレスの記憶領域に上記色差データを表わす画
   素に対応する画素の上記第３の輝度データを記憶するよ
   うに上記メモリ手段のアドレス信号を発生し，上記メモ
   リ手段に与えるアドレス発生手段，を備えたディジタル
   画像データの書込み装置。
2. 【請求項２】 第１フィールドにおいては偶数列の画素
   および奇数列の画素のうち一方の画素が第１の輝度デー
   タならびにＲ−ＹおよびＢ−Ｙの色差データによって表
   わされ，偶数列の画素および奇数列の画素のうち他方の
   画素が第２の輝度データによって表わされ，第２フィー
   ルドにおいてはすべての画素が第３の輝度データによっ
   て表わされる４：２：０コンポーネント符号化されたデ
   ータが記憶されているものであり，上記第１の輝度デー
   タおよび上記第２の輝度データと上記色差データとが連
   続するアドレスの記憶領域に記憶され，上記第１の輝度
   データおよび上記第２の輝度データまたは上記色差デー
   タが記憶される領域のアドレスに連続するアドレスの記
   憶領域に，上記色差データを表わす画素に対応する画素
   の上記第３の輝度データが記憶され，与えられるアドレ
   ス信号によって指定されるアドレスに記憶されているデ
   ータを出力するメモリ手段，ならびに第１フィールドの
   画素を表わすデータの読取りを行なうときには，上記連
   続するアドレスの記憶領域に記憶されている上記第１の
   輝度データ，上記第２の輝度データおよび上記色差デー
   タのアドレス信号を発生し，第２フィールドの画素を表
   わすデータの読取りを行なうときには，上記連続するア
   ドレスの記憶領域に記憶されている上記第３の輝度デー
   タと上記色差データとのアドレス信号を発生し，発生し
   たアドレス信号を上記メモリ手段に与えるアドレス信号
   発生手段，を備えたディジタル画像データの読出し装
   置。
3. 【請求項３】 第１フィールドにおいては偶数列の画素
   および奇数列の画素のうち一方の画素が第１の輝度デー
   タならびにＲ−ＹおよびＢ−Ｙの色差データによって表
   わされ，偶数列の画素および奇数列の画素のうち他方の
   画素が第２の輝度データによって表わされ，第２フィー
   ルドにおいてはすべての画素が第３の輝度データによっ
   て表わされる４：２：０コンポーネント符号化されたデ
   ータが記憶されているものであり，上記第１の輝度デー
   タおよび上記第２の輝度データと上記色差データとが連
   続するアドレスの記憶領域に記憶され，上記第１の輝度
   データおよび上記第２の輝度データまたは上記色差デー
   タが記憶される領域のアドレスに連続するアドレスの記
   憶領域に，上記色差データを表わす画素に対応する画素
   の上記第３の輝度データが記憶され，与えられるアドレ
   ス信号によって指定されるアドレスに記憶されているデ
   ータを出力するメモリ装置。
4. 【請求項４】 第１フィールドにおいては偶数列の画素
   および奇数列の画素のうち一方の画素が第１の輝度デー
   タならびにＲ−ＹおよびＢ−Ｙの色差データによって表
   わされ，偶数列の画素および奇数列の画素のうち他方の
   画素が第２の輝度データによって表わされ，第２フィー
   ルドにおいてはすべての画素が第３の輝度データによっ
   て表わされる４：２：０コンポーネント符号化されたデ
   ータが第１フィールドおよび第２フィールドごとに与え
   られ，第１フィールドにおいては上記第１の輝度データ
   とＲ−ＹおよびＢ−Ｙの上記色差データのうち一方の色
   差データとが交互に現われ，かつ上記第２の輝度データ
   とＲ−ＹおよびＢ−Ｙの上記色差データのうち他方の色
   差データとが交互に現われるように，第２フィールドに
   おいては上記第３の輝度データと空データとが交互に現
   われるようにデータ配列を変換し，上記第１の輝度デー
   タおよび上記第２の輝度データと上記色差データとを連
   続するアドレスの記憶領域に記憶し，上記第１の輝度デ
   ータおよび上記第２の輝度データまたは上記色差データ
   が記憶される領域のアドレスに連続するアドレスの記憶
   領域に上記色差データを表わす画素に対応する画素の上
   記第３の輝度データを記憶するようにメモリ手段のアド
   レス信号を発生し，メモリ手段に与え，メモリ手段に与
   えられるアドレス信号によって指定されるアドレスの記
   憶領域に上記第１の輝度データ，上記第２の輝度デー
   タ，上記第３の輝度データおよび上記色差データを書込
   む，ディジタル画像データの書込み方法。
5. 【請求項５】 第１フィールドにおいては偶数列の画素
   および奇数列の画素のうち一方の画素が第１の輝度デー
   タならびにＲ−ＹおよびＢ−Ｙの色差データによって表
   わされ，偶数列の画素および奇数列の画素のうち他方の
   画素が第２の輝度データによって表わされ，第２フィー
   ルドにおいてはすべての画素が第３の輝度データによっ
   て表わされる４：２：０コンポーネント符号化されたデ
   ータが記憶されているものであり，上記第１の輝度デー
   タおよび上記第２の輝度データと上記色差データとが連
   続するアドレスの記憶領域に記憶され，上記第１の輝度
   データおよび上記第２の輝度データまたは上記色差デー
   タが記憶される領域のアドレスに連続するアドレスの記
   憶領域に，上記色差データを表わす画素に対応する画素
   の上記第３の輝度データが記憶されているメモリ手段か
   らのデータの読出しであり，第１フィールドの画素を表
   わすデータの読取りを行なうときには，上記連続するア
   ドレスの記憶領域に記憶されている上記第１の輝度デー
   タ，上記第２の輝度データおよび上記色差データのアド
   レス信号を発生し，第２フィールドの画素を表わすデー
   タの読取りを行なうときには，上記連続するアドレスの
   記憶領域に記憶されている上記第３の輝度データと上記
   色差データとのアドレス信号を発生し，発生したアドレ
   ス信号を上記メモリ手段に与え，メモリ手段からデータ
   を読出す，ディジタル画像データの読出し方法。