JP2653937B2 - 画像処理装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＮＴＳＣ方式のような
画面をインタレース走査する方式の画像情報を処理する
画像処理装置に関するものであり、特に１つのビデオフ
レームメモリを用いて１つあるいは２つの入力画像情報
を記憶できる画像処理装置に関する。

【０００２】

【従来の技術】図８は、従来の画像処理装置の構成を示
す。図において、１はビデオ信号Ｖを出力するビデオカ
メラやビデオデッキなどのＮＴＳＣ方式の映像機器、２
はアナログ信号形式のビデオ信号Ｖをディジタルデータ
形式に変換するＡ／Ｄコンバータ、３は１フレーム分の
画像情報を記憶するビデオフレームメモリ、４はＣＲＴ
表示装置である。

【０００３】この構成において映像機器１から出力され
たビデオ信号Ｖは、Ａ／Ｄコンバータ２でディジタルデ
ータ形式に変換されてからビデオフレームメモリ３に格
納され、必要な処理が行われる。ＮＴＳＣ方式の場合、
インタレース方式による１フレーム２フィールド構成が
とられているため、ビデオフレームメモリ３には、１フ
レーム内の奇数フィールドと偶数フィールドの２つのフ
ィールドの画像データが格納され、フレームごとに更新
される。

【０００４】図９はビデオフレームメモリ内の画像デー
タとＣＲＴ表示との対応を示す。図８において、３はビ
デオフレームメモリ、４はＣＲＴ表示装置、５はインタ
レース方式の画面、５′はノンインタレース方式の場合
の画面を示す。ビデオフレームメモリ３の連続アドレス
領域には、１，３，５，…の各奇数番目のラインからな
る奇数フィールドと、２，４，６，…の各偶数番目のラ
インからなる偶数フィールドの各データが順に配列され
ている。

【０００５】インタレース方式のＣＲＴ表示では、画面
５のように、奇数番目のラインのみをラスタ走査する奇
数フィールドと偶数番目のラインのみをラスタ走査する
偶数フィールドとを交互に切り替えて表示するため、ビ
デオフレームメモリ３を奇数フィールドから偶数フィー
ルドへラインデータをアドレス順に読み出し、またノン
インタレース方式のＣＲＴ表示では、画面５′のよう
に、ラインを飛び越さずに順番にラスタ走査するため、
ビデオフレームメモリ３の奇数フィールドと偶数フィー
ルドのラインデータをそれぞれ上から交互に読み出すよ
うにする。

【０００６】

【発明が解決しようとする課題】従来の画像処理装置で
は、画像情報入力源の映像機器とビデオフレームメモ
リ、ＣＲＴ表示装置がそれぞれ対応づけて設けられてい
る。そのため入力源となる映像機器の数を増やしたい場
合、高価なビデオフレームメモリも増やさなければなら
ず、製品コストに影響するという問題があった。

【０００７】本発明は、安価な方法で同時に入力可能な
画像情報数を増やすことを目的としている。

【０００８】

【課題を解決するための手段】本発明は、インタレース
方式でＣＲＴ表示を行うビデオフレームメモリでは奇数
フィールドと偶数フィールドのアドレス領域をもつこと
に着目して、２つの同時入力される画像情報をそれぞれ
異なるフィールドのアドレス領域に格納し、あたかも２
つのビデオフレームメモリが存在しているかのように見
せるものである。ただし格納される画像情報の解像度は
本来のものの２分の１となる。

【０００９】図１は本発明の原理的構成図である。図１
において、１は、画像情報入力源の映像機器である。
１′は、他の画像情報入力源の映像機器である。

【００１０】３は、奇数フィールドと偶数フィールドか
らなる１フレーム分の画像情報を記憶するビデオフレー
ムメモリである。３ａは奇数フィールド用アドレス領
域、３ｂは偶数フィールド用アドレス領域である。

【００１１】４は、ＣＲＴ表示装置である。６は、ビデ
オフレームメモリ３への画像情報の書き込み、読み出し
アクセスを制御するメモリ制御部であり、単一の画像情
報を入力するときの第１の入力モードを指示する入力モ
ード指示情報であり、は第１の入力モード、は第２
の入力モードを表す。

【００１２】第１の入力モードが指示されていると
き、メモリ制御部６は映像機器１からの入力画像情報に
ついてのみビデオフレームメモリ３への格納を行い、そ
の各フレームごとに、奇数フィールドデータを奇数フィ
ールド用アドレス領域３ａに書き込み、偶数フィールド
データを偶数フィールド用アドレス領域３ｂに書き込
む。

【００１３】他方、第２の入力モードが指示されてい
る場合には、２つの映像機器１，１′からの入力画像情
報をそれぞれビデオフレームメモリ３の奇数フィールド
用アドレス領域３ａと偶数フィールド用アドレス領域３
ｂとに分けて書き込む。この場合、各映像機器１，１′
から出力される各フレームの画像情報のうち、奇数ある
いは偶数のいずれか一方のフィールドのデータのみが選
択されてビデオフレームメモリに格納される。

【００１４】ビデオフレームメモリ３からＣＲＴ表示装
置４への出力表示制御は、インタレース方式あるいはノ
ンインタレース方式で行われることができる。いずれの
場合も、第２の入力モードのときには、ＣＲＴ画面上で
２つの入力画像情報が上下２段に表示されるように、ビ
デオフレームメモリ３の各アドレス領域３ａ，３ｂから
の読み出し制御が行われる。

【００１５】

【作用】次に、図１に示した本発明の作用を説明する。
図２は、第２の入力モードにおけるメモリ制御部６によ
るビデオフレームメモリ３のアクセス制御方法を示した
ものである。なお第１の入力モードにおける動作は従来
のものと同じであるため説明を省略する。

【００１６】図２の（ａ）は、２つの入力画像情報をＶ
Ａ，ＶＢで示す。各画像情報とも１フレームが奇数フィ
ールドと偶数フィールドからなり、走査線数は２Ｎ本で
あるものとする。したがって奇数フィールドと偶数フィ
ールドの各々には、Ｎ個ずつのラインデータが含まれる
ことになる。

【００１７】これらのラインデータはＶＡ（１）〜ＶＡ
（Ｎ），ＶＢ（１）〜ＶＢ（Ｎ）で表される。そしてＶ
Ａの奇数フィールドにはＶＡ（１），ＶＡ（３），…，
ＶＡ（２Ｎ−１）が、偶数フィールドにはＶＡ（２），
ＶＡ（４），…，ＶＡ（２Ｎ）が含まれ、またＶＢの奇
数フィールドにはＶＢ（１），ＶＢ（３），…，ＶＢ
（２Ｎ−１）が、偶数フィールドにはＶＢ（２），ＶＢ
（４），…，ＶＢ（２Ｎ）が含まれている。

【００１８】図２の（ｂ）は、ビデオフレームメモリ３
のアドレスと書き込まれた画像情報ＶＡ，ＶＢのライン
データとの対応を示す。奇数フィールド用アドレス領域
のアドレスは１〜Ｎで示され、偶数フィールド用アドレ
ス領域のアドレスはＮ＋１〜２Ｎで示されている。この
場合、ＶＡの奇数フィールドとＶＢの奇数フィールドの
みが選択され、それぞれビデオフレームメモリ３の奇数
フィールド用アドレス領域３ａと偶数フィールド用アド
レス領域３ｂに書き込まれる。

【００１９】図２の（ｃ）は、ＣＲＴ表示のためのビデ
オフレームメモリ３の読み出しアクセス時のアドレスの
アクセス順序をインタレース方式とノンインタレース方
式とについて示す。インタレース方式の場合には、まず
奇数フィールド走査期間にビデオフレームメモリ３の奇
数アドレス１，３，…，Ｎ−１，Ｎ＋１，Ｎ＋３，…，
２Ｎ−１に順にアクセスして、ラインデータＶＡ
（１），ＶＡ（５），…，ＶＡ（Ｎ−３），ＶＢ
（１），ＶＢ（５），…，ＶＢ（Ｎ−３）を読み出し、
ＣＲＴ表示装置７に送る。次に偶数フィールド走査期間
には、偶数アドレス２，４，…，Ｎ，Ｎ＋２，Ｎ＋４，
…，２Ｎに順にアクセスして、残りのラインデータＶＡ
（３），ＶＡ（７），…，ＶＡ（Ｎ−１），ＶＢ
（３），ＶＢ（７），…，ＶＢ（Ｎ−１）を読み出し、
ＣＲＴ表示装置４に送る。このようにして、ＣＲＴ画面
には、図３の（ａ）に示すような配列で、２つの画像情
報ＶＡ，ＶＢのラインデータが表示される。

【００２０】しかしノンインタレース方式の場合には、
ビデオフレームメモリ３を、アドレス順に連続読み出し
アクセスすればよく、ＣＲＴ画面には、図３（ｂ）に示
すように、図２（ｂ）と同じ配列でＶＡ，ＶＢのライン
データが表示される。

【００２１】

【実施例】次に本発明の実施例を説明する。図４は、ビ
デオフレームメモリの奇数フィールド用アドレス領域と
偶数フィールド用アドレス領域の各々に対して、独立し
てアクセス可能なメモリ素子を用いた実施例であり、ア
クセス制御機構が簡単である利点をもつ。

【００２２】図４において、８，９はそれぞれＮＴＳＣ
方式の映像機器である。１０，１１はそれぞれビデオ信
号から偶数−奇数および奇数−偶数のフィールド切り替
えを表示するフィールドモード信号と、垂直同期信号お
よび水平同期信号とを生成するＮＴＳＣデコーダであ
る。１２は第１の入力モード時に映像機器８の出力を選
択し、第２の入力モード時に映像機器９の出力を選択し
てＮＴＳＣデコーダ１１に送るマルチプレクサである。
１３，１４はアナログ形式の画像信号をディジタル形式
に変換するＡ／Ｄコンバータである。１５はＡ／Ｄコン
バータ１３，１４を動作させるＡ／Ｄコンバータ用クロ
ックである。１６，１７は１ライン分のデータを保持す
るラインメモリである。１８，１９はビデオフレームメ
モリの書き込み制御を行うメモリ書き込み回路である。
２０，２１はメモリ書き込み回路１８，１９によってそ
れぞれ独立に書き込み制御される偶数フィールド用アド
レス領域と奇数フィールド用アドレス領域のビデオフレ
ームメモリである。２２はビデオフレームメモリ２０，
２１から読み出されたデータをＣＲＴへまとめて出力す
るＯＲ回路である。

【００２３】第１の入力モード時には、映像機器８の出
力ビデオ信号がＮＴＳＣデコーダ１０，１１にそれぞれ
入力され、フィールドモード信号、垂直同期信号、水平
同期信号がそれぞれ抽出されて、メモリ書き込み回路１
８は偶数フィールド時に機能化され、メモリ書き込み回
路１９は奇数フィールド時に機能化される。

【００２４】ビデオ信号中の画像信号は、Ａ／Ｄコンバ
ータ１３，１４でディジタル信号に変換されて、ライン
メモリ１６，１７に格納され、機能化されたメモリ書き
込み回路１８または１９によって発生されるアドレスに
基づいて、それぞれビデオフレームメモリ２０，２１に
書き込まれる。

【００２５】図５は、図４の実施例を変形して単一にア
クセス制御される１つのビデオフレームメモリを用いた
他の実施例の構成を示す。なお図４の実施例中の要素と
対応する要素には同じ参照番号を付して示してある。図
５において、２３は単一のビデオフレームメモリであ
り、図４の実施例とは異なり、奇数フィールド用アドレ
ス領域と偶数フィールド用アドレス領域は並行してアク
セスすることができないものである。したがってアクセ
ス系も単一化されている。２４は映像機器８の偶数フィ
ールド時にＮＴＳＣデコーダ１０の出力を選択し、映像
機器８が奇数フィールド時にはＮＴＳＣデコーダ１１の
出力を選択するマルチプレクサである。２５は映像機器
８と映像機器９の各ビデオ信号間のタイミング差を検出
するカウンタである（詳細は後述）。２６はカウンタ２
５が検出したタイミング差に基づいて適切な書き込みア
ドレスを生成するメモリ書き込み回路である。なお、マ
ルチプレクサ１２の機能は図４の実施例の場合と同じで
ある。

【００２６】次に図５の実施例の動作を第１の入力モー
ドと第２の入力モードについて説明する。 （１）第１の入力モード（単一画像情報入力） ａ：マルチプレクサ１２は映像機器８の出力を選択して
おり、ＮＴＳＣデコーダ１０，１１はそれぞれビデオ信
号から垂直同期信号、水平同期信号、フィールドモード
信号をそれぞれ抽出する。マルチプレクサ２４は、映像
機器８が偶数フィールド時にＮＴＳＣデコーダ１０の出
力の画像信号を選択し、映像機器８が奇数フィールド時
にＮＴＳＣデコーダ１１の出力の画像信号を選択する。

【００２７】ｂ：Ａ／Ｄコンバータ１３は、Ａ／Ｄコン
バータ用クロック１５に基づく周期でマルチプレクサ２
４の出力の画像信号とサンプリングし、ディジタルデー
タに変換する。 ｃ：Ａ／Ｄ変換出力データを、水平同期信号ごとにライ
ンメモリ１６に書き込む。

【００２８】ｄ：メモリ書き込み回路２６は、映像機器
８の出力のビデオ信号が奇数フィールドのとき、有効画
像信号が現れるまでの遅延時間を考慮して、ラインメモ
リ１６のラインデータをビデオフレームメモリ２３に転
送し、順次の書き込みアドレスを発生して書き込みを行
う。

【００２９】ｅ：偶数フィールドの垂直同期信号をとら
えて、ラインデータの転送を停止させる。 ｆ：偶数フィールドにおいて、ｄと同様にラインメモリ
１６のラインデータをビデオフレームメモリ２３に転送
し、書き込む動作を行う。

【００３０】ｇ：奇数フィールドの垂直同期信号をとら
えてラインデータの転送を停止させる。 ｈ：ｄ〜ｇの動作を繰り返す。 （２）第２の入力モード（２つの画像情報の同時入力） ｉ：マルチプレクサ１２は映像機器９の出力を選択して
いる。

【００３１】ｊ：ａと同じ ｋ：ｂと同じ ｌ：ｃと同じ ｍ：メモリ書き込み回路２６は、映像機器８の出力のビ
デオ信号中の垂直同期信号を捉え、映像機器９の出力ビ
デオ信号におけるフィールドモードを判定して、映像機
器８と映像機器９の動作タイミングの差を、カウンタ２
５で水平同期信号の数をカウントすることにより測定す
る。

【００３２】ｎ：映像機器８の出力ビデオ信号について
の書き込みが終了するタイミングから、映像機器９につ
いてメモリのどのアドレス位置から書き込めばよいか
を、フィールドモードおよびカウンタの値から計算し
て、メモリ書き込み回路に設定する。

【００３３】ｏ：映像機器８の偶数フィールドの垂直同
期信号を捉えて、ラインメモリのデータをビデオフレー
ムメモリに転送し書き込む。 ｐ：映像機器８の奇数フィールドの垂直同期信号を捉
え、映像機器８の有効画像がどれだけ遅れて現れるか
は，予めわかっているので，その直前の映像機器９の水
平同期信号でデータ転送を停止させる。

【００３４】ｑ：ｏとｐの動作を繰り返す。 図６は図５のＮＴＳＣデコーダにおいて垂直同期信号、
水平同期信号、フィールドモード信号を生成する過程を
示すタイミング波形図である。図中、は入力ビデオ信
号（コンポジット信号）から抽出されたＮＴＳＣ同期信
号を示す。偶数フィールドから奇数フィールドへの切り
替え時と奇数フィールドから偶数フィールドへの切り替
え時とでは異なる固有のパターンをもつ。

【００３５】はのＮＴＳＣ同期信号に基づいて作成
されるバーストフラッグ信号である。はのＮＴＳＣ
同期信号をトリガにして作成されたクロック（水平同期
信号）である。

【００３６】はのクロックのトリガ（矢印）での
ＮＴＳＣ同期信号を読み取り作成した垂直同期信号であ
る。はのバーストフラッグ信号から作成されるクロ
ックである。はの垂直同期信号のトリガ（矢印）に
よりのクロックを読み取り作成したフィールドモード
信号であり、Ｈレベルは偶数フィールドをＬレベルは奇
数フィールドを表す。

【００３７】図７は、図５におけるカウンタ２５の機能
を説明するタイミング波形図である。図中、は映像機
器８の垂直同期信号、は映像機器９の垂直同期信号、
は映像機器９の水平同期信号である。図５のカウンタ
２５は、映像機器８のの垂直同期信号により切り分け
られた１回目の偶数フィールド期間にの映像機器９の
垂直同期信号が出現したとき、の映像機器９の水平同
期信号をカウントし、との垂直同期信号間のずれを
測定する（図示の例では１６）。

【００３８】映像機器８の２回目の偶数フィールドが終
わった後の垂直同期信号をトリガとして、映像機器９の
画像信号をラインメモリ経由でビデオフレームメモリに
書き込んでいく。なお１回目の偶数フィールドでどのラ
インから始まっているかが判っているので、ビデオフレ
ームメモリにはそれに対応するアドレスから書き込みを
行う。

【００３９】書き込みを行ったラインの数が５２５にな
ったとき、映像機器８の画像信号の書き込み状態に移行
する。このとき映像機器８の偶数フレームはまだ始まっ
ていないから（偶数フィールドが始まる垂直同期信号の
期間にある）、映像機器８の書き込み開始には十分に間
に合うことになる。

【００４０】

【発明の効果】本発明によれば１つのビデオフレームメ
モリで２つの入力画像情報を格納することができ、また
ＣＲＴ表示制御機構の構成が簡単になるため安価に２入
力の装置をつくることができる。さらに２つの画像情報
を同時にＣＲＴ表示することができるため、監視システ
ムなどにおいて有用となる。

【図面の簡単な説明】

【図１】本発明の原理的構成図である。

【図２】本発明によるビデオフレームメモリのアクセス
制御方法の説明図である。

【図３】本発明によるＣＲＴ表示画面上のラインデータ
の配列を示す説明図である。

【図４】本発明の第１の実施例の構成図である。

【図５】本発明の第２の実施例の構成図である。

【図６】本発明の第２の実施例におけるタイミング波形
図である。

【図７】本発明の第２の実施例におけるカウンタの機能
を説明するタイミング波形図である。

【図８】従来の画像処理装置の構成図である。

【図９】従来装置におけるビデオフレームメモリとＣＲ
Ｔ表示との対応を示す説明図である。

【符号の説明】

１，１′ 映像機器 ３ ビデオフレームメモリ ４ ＣＲＴ表示装置 ６ メモリ制御部

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 １フレームが奇数フィールドと偶数フィ
   ールドからなる画像情報を記憶するための奇数フィール
   ド用アドレス領域と偶数フィールド用アドレス領域とを
   もつ単一のビデオフレームメモリと、ＣＲＴ表示装置と
   をそなえた画像処理装置において、単一の画像情報を入
   力する第１の入力モードと２つの画像情報を並列に入力
   する第２の入力モードとを有し、また第１の入力モード
   においては、上記ビデオフレームメモリの奇数フィール
   ド用アドレス領域と偶数フィールド用アドレス領域にそ
   れぞれ入力画像情報の奇数フィールドと偶数フィールド
   の各データを格納し、第２の入力モードにおいては、２
   つの入力画像情報のそれぞれについて奇数フィールドま
   たは偶数フィールドのいずれか一方のフィールドのデー
   タのみを選択して、それぞれ上記ビデオフレームメモリ
   の奇数フィールド用アドレス領域と偶数フィールド用ア
   ドレス領域とに格納するメモリ制御部を設けて、単一の
   画像情報あるいは２つの画像情報を単一のビデオフレー
   ムメモリを用いて格納可能にしたことを特徴とする画像
   処理装置。
2. 【請求項２】 請求項１において、メモリ制御部は、第
   １の入力モードでは、ビデオフレームメモリに格納され
   た単一の入力画像情報をＣＲＴ表示装置の画面いっぱい
   に出力表示し、第２の入力モードでは、ビデオフレーム
   メモリに格納された２つの入力画像情報を，ＣＲＴ表示
   装置の画面の上下２つに分割された領域にそれぞれ出力
   表示するように制御することを特徴とする画像処理装
   置。