JPS63148292A - 画像メモリアクセス装置 - Google Patents

画像メモリアクセス装置

Info

Publication number
JPS63148292A
JPS63148292A JP61294789A JP29478986A JPS63148292A JP S63148292 A JPS63148292 A JP S63148292A JP 61294789 A JP61294789 A JP 61294789A JP 29478986 A JP29478986 A JP 29478986A JP S63148292 A JPS63148292 A JP S63148292A
Authority
JP
Japan
Prior art keywords
display
image memory
timing
data
clock
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61294789A
Other languages
English (en)
Inventor
浩之 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Fuji Facom Corp
Original Assignee
Fuji Electric Co Ltd
Fuji Facom Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd, Fuji Facom Corp filed Critical Fuji Electric Co Ltd
Priority to JP61294789A priority Critical patent/JPS63148292A/ja
Publication of JPS63148292A publication Critical patent/JPS63148292A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像メモリを有するディスプレイ装置におい
て、画像メモリを書き込み系(描画系)と読み出し系(
表示系)とで非同期にアクセスするアクセス装置に関す
る。
〔従来の技術〕
従来、この種のディスプレイ装置として、例えば第4図
に示すものが知られている。同図において、1はホスト
CPUからの命令に応じた図形を発生する図形発生装置
、2は画像メモリの入出力制御部、3は画像メモリ、4
は描画・表示制御用クロック発生部、5は画像メモリ3
より読み出した表示用データを処理する処理部、6はC
RTモニタ、PAは描画用アドレス、PCは描画制御信
号、PDは描画用データ、MAは画像メモリアドレス、
MCは画像メモリ制御信号、MDは画像メモリデータ、
GCLは図形発生装置用クロック、MCLは画像メモリ
入出力制御用クロック、DCLは表示制御用信号、DD
はCRT表示データを示す。すなわち、第4図に示すよ
うな画像メモリをもつラスクスキャン式CRTディスプ
レイ装置は、ホス)CPUより各種の図形発生命令が図
形発生装置1に伝えられると、こ〜で命令に応じた図形
のビクセル(画素)データが発生され、このデータがそ
の描画すべきアドレスとともに画像メモリ入出力制御部
2へ送られて、画像メモリ3に書き込まれる(描画され
る)。
と〜で、画像メモリ3が入出力ボートを1組持つダイナ
ミックRAMCDRAM)で構成されている場合は、第
5図(ロ)、(へ)の水平表示信号HD、垂直表示信号
VDで規定される同図(ト)の如きCRTモニタ6の表
示期間中における画像メモリ3のアクセスは、同図(ニ
)の如くランダムな読み出しくR)/書き込み(W)動
作(以後、描画動作と呼ぶ)と、CRTモニタ出力用の
表示データ読み出し動作D(以下、表示動作と呼ぶ)と
が交互に行なわれる、いわゆるサイクルスチール方式が
採られるのが一般的である。
〔発明が解決しようとする問題点〕
しかしながら、このような従来のCRTディスプレイ装
置では、画像メモリ乙に対する描画及び表示アクセスが
交互に行なわれ、表示アクセス中はホストCPUは待ち
状態となるため、描画速度の面で制約が大きくなると云
う問題がある。さらに、図形発生装置用クロックGCL
、画像メモリ入出力制御用クロックMCL、及び表示制
御用信号DCLはすべて同期していなければならないた
め、水平同期信号H8(第5図(イ)参照)、垂直同期
信号VS(第5図(ホ)参照)等のビデオ信号の出力タ
イミングが固定化されてしまうため、画面の大きさが異
なるCRTに対応することができないという問題もある
したがって、本発明の目的は描画速度の高速化を計ると
ともに、ビデオ信号の出力タイミングを可変として多種
多様なCRTモニタに対処可能な画像メモリアクセス装
置を提供することにある。
〔問題点を解決するための手段〕
画像メモリをデュアルボー)DRAMで構成するとへも
に、描画のためのタイミング信号を発生する描画タイミ
ング信号発生回路と、表示のためのタイミング信号を発
生する表示タイミング信号発生回路とを設け、両タイミ
ング信号を互いに非同期で発生させる。
〔作用〕
描画制御回路と表示制御回路それぞれに独立したタイミ
ング信号発生回路を設け、完全非同期で描画と表示を行
表わせることにより、描画の高速化を図ると〜もに、多
種多様なCRTに対応できるようにする。
〔実施例〕
第1図は本発明の実施例を示す構成図、第2囚は第1図
の要部を詳細に示す詳細構成図である。
第1図からも明らかなように、この実施例は画像メモリ
3が第2図に示す如<、RAM(ランダムアクセスメそ
り)5人とシリアルアクセスメモリ(シフトレジスタ)
3Bとから表るデュアルボーl−DRAMで構成されて
いる点、およびタイミング発生部が描画タイミング発生
部4Aと表示タイミング発生部4Bとに分離されている
点が特徴で、その他は第4図と同様である。なお、表示
タイミング発生部4Bは第2図の如く、表示クロック発
生部41および分周回路42から構成されている。
以下、第3図のタイミングチャートも参照して、動作を
説明する。
図形発生装置1がホストCPUよりの命令に応じて画像
メモリ3へ描画を行なう場合は、描画タイミング発生部
4Aからの画像メモリ制御クロックMCLに同期したタ
イミングで画像メモリ入出力制御部2が動作して画像メ
モリ制御信号MCが入力され、画像メモリデータ(ラン
ダムアクセスデータ)MDが読み出し/書き込みされる
。この一連の描画動作により、第2図に示すランダムア
クセスメモリ3Aのデータが書き換えられる。なお、と
〜では、データを読み出してから新たなデータを書き込
むようにしているが、これはチェックのために行なうも
ので、特にこの方式によらなくともよい。また、画像メ
モリ3では、水平無表示期間(第3図(ニ)の描画サイ
クルPS1参照)を利用してランダムアクセスメモリ3
Aからシリアルアクセスメモリ3BへデータSDが転送
されるので、第3図(ホ)に示す如き表示基本クロツり
PCL2に同期した表示すイクル(第3図(へ)のPS
2参照)は、第3図()・)の如き描画基本クロックP
CL1に同期した描画サイクル(第3図(ニ)のPS1
診照)と無関係に実行することができる。すなわち、第
2図に示す表示クロック発生部41より出力されるドツ
トクロックDTCLから分周回路42を介して、表示読
み出しクロックRCLと表示制御信号DCLが出力され
るため、描画動作と同期をとる心安がないわけでちる。
この様にして、読み出されたシリアルリードデータRD
は表示用データ処理部5でデータ変換され、CRT表示
データDDとなる。
以上の如くすれば、表示クロック発生部41を変更する
だけで、ビデオ信号の出力タイミングを任意に設定する
ことができる。たとえば、第1図のCRTモニタ6が6
40X400ピクセル、点線で示すCRTモニタ6′が
12.80 X 1024ピクセルの画面(解像度)を
それぞれ持つとしても、そのいずれに対しても表示用タ
イミング発生部4Bと表示用タイミング発生部4B’ 
 とを切り換えるだけで、接続することが可能になる。
言いかえると、表示用クロック発生部41を任意に置き
換えることにより、解像度や同期信号タイミング等にと
られれないディスプレイ装置を実現することができる。
〔発明の効果〕
本発明によれば、描画と表示が全く非同期に行なわれる
ので、画像メモリに対する描画動作の効率が向上するば
かりでなく、表示用クロック発生部の置き換えのみで、
同期信号タイミングや解像度等の異なるCRTモニタへ
の接続が可能なCRTディスプレイ用画像画像メモリア
クセス装置供することができる利点がもたらされる。
【図面の簡単な説明】
第1図は本発明の実施例を示す構成図、第2図は第1図
の要部を詳細に示す詳細構成図、第3図は第1図の動作
を説明するためのタイミングチャート、第4図はCRT
ディスプレイ装置の従来例を示す構成図、第5図はその
動作を説明するためのタイミングチャートでちる。 符号説明 1・・・・・・図形発生装置、2・・・・・・画像メモ
リ入出力制御部、3・・・・・・画像メモリ、3人・・
・・・・RAM、3B・・・・・・シリアルアクセスメ
モリ、4・・・・・・描画・表示用クロック発生部、4
人・・・・・・描画タイミング発生部、4B、4B’・
・・・・・表示タイミング発生部、41・・・・・・表
示クロック発生部、42・・・・・・分周回路、5・・
・・・・表示データ処理部、6.6′・・・・・・CR
Tモニタ。 代理人 弁理士 並 木 昭 夫 代理人 弁理士 松 崎    清 L−−−−−u 第3 図 I!5  図

Claims (1)

  1. 【特許請求の範囲】 画像データを記憶する画像メモリと、画像データの書込
    み制御を行なう描画制御回路と、画像データの読出し制
    御を行なう表示制御回路とを備えてなる画像メモリアク
    セス装置において、 前記画像メモリをデュアルポートDRAMで構成すると
    ゝもに、 描画のためのタイミング信号を発生する描画タイミング
    信号発生回路と、 表示のためのタイミング信号を発生する表示タイミング
    信号発生回路と、 を設け、前記描画制御回路と表示制御回路とを互いに非
    同期で駆動することを特徴とする画像メモリアクセス装
    置。
JP61294789A 1986-12-12 1986-12-12 画像メモリアクセス装置 Pending JPS63148292A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61294789A JPS63148292A (ja) 1986-12-12 1986-12-12 画像メモリアクセス装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61294789A JPS63148292A (ja) 1986-12-12 1986-12-12 画像メモリアクセス装置

Publications (1)

Publication Number Publication Date
JPS63148292A true JPS63148292A (ja) 1988-06-21

Family

ID=17812296

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61294789A Pending JPS63148292A (ja) 1986-12-12 1986-12-12 画像メモリアクセス装置

Country Status (1)

Country Link
JP (1) JPS63148292A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251784A (ja) * 1988-08-15 1990-02-21 Yokogawa Medical Syst Ltd 画像補間回路
US6727903B1 (en) 1989-04-20 2004-04-27 Hitachi, Ltd. Microprocessor, and graphics processing apparatus and method using the same

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59131979A (ja) * 1982-09-29 1984-07-28 テキサス・インスツルメンツ・インコ−ポレイテツド 直列/並列アクセスメモリを使用するビデオデイスプレイ装置
JPS60182586A (ja) * 1984-02-29 1985-09-18 Nec Corp メモリ集積回路
JPS6111791A (ja) * 1983-12-30 1986-01-20 テキサス インスツルメンツ インコ−ポレイテツド メモリデバイス

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59131979A (ja) * 1982-09-29 1984-07-28 テキサス・インスツルメンツ・インコ−ポレイテツド 直列/並列アクセスメモリを使用するビデオデイスプレイ装置
JPS6111791A (ja) * 1983-12-30 1986-01-20 テキサス インスツルメンツ インコ−ポレイテツド メモリデバイス
JPS60182586A (ja) * 1984-02-29 1985-09-18 Nec Corp メモリ集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0251784A (ja) * 1988-08-15 1990-02-21 Yokogawa Medical Syst Ltd 画像補間回路
US6727903B1 (en) 1989-04-20 2004-04-27 Hitachi, Ltd. Microprocessor, and graphics processing apparatus and method using the same

Similar Documents

Publication Publication Date Title
JPH11296145A (ja) 液晶表示制御装置
JP2000122030A (ja) マトリクス型液晶表示パネル駆動方法およびこの方法を実施する装置
JPS63148292A (ja) 画像メモリアクセス装置
JPH03136484A (ja) 高解像度映像信号記憶装置
JP2003015624A (ja) オンスクリーンディスプレイ装置
JPS61243492A (ja) ビツトマツプ・デイスプレイ装置
JP2922519B2 (ja) ビデオ合成装置
JPH1153528A (ja) デジタル画像処理装置及び方法
JPH0720833A (ja) グラフィックスコンピュータ
JPH08146933A (ja) 表示制御装置
JP3122996B2 (ja) 動画・静止画表示装置
JPH10162131A (ja) 画像処理装置
JPS63127287A (ja) カ−ソル表示方式
KR100206265B1 (ko) 씨알티 디스플레이 인터페이스장치의 어드레스 디코딩방식
JPS63680A (ja) マルチウインドウ表示装置
JP2002132249A (ja) 表示システム、表示装置及び表示方法
JPH10274974A (ja) 画像表示制御装置
JPH06289846A (ja) 動画像出力装置
JPH02208782A (ja) 映像信号の保存方式
JPS63141462A (ja) スキヤンコンバ−タ
JPS61137186A (ja) 表示制御装置
JPH04352194A (ja) 画像データ処理装置
JPS60129786A (ja) 画像メモリ装置
JPH06133192A (ja) 映像表示装置
JPH0695630A (ja) 表示装置