JPH04352194A - 画像データ処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、ビデオテックスシス
テム等の画像通信システムの画像受信端末において、ビ
デオカメラ等の画像取込み装置から入力した画像データ
を、この画像通信システムで使用可能な画像情報として
作成し直すことができる画像受信端末の画像データ処理
装置に関する。

【０００２】

【従来の技術】従来、第２の画像メモリとして、シリア
ル入出力構成のメモリを使用することにより、画像取込
み装置からの入力画像データの走査周波数を画像受信端
末の表示走査周波数に合わせたり、この入力画像データ
のインターレース変換を行うことができ、そのシリアル
出力を制御することにより、受信画像と同期を取りなが
ら入力画像を表示することができる装置があった。

【０００３】この装置は、第２の画像メモリの画像デー
タを第１の画像メモリにコピーする機能を有すると共に
、この第１の画像メモリはマイクロプロセッサなどの画
像処理装置によってランダムアクセスが可能なので、入
力画像を表示しながら、画像情報の作成が可能となる。 上記装置は、特開平２−２５９７９７号公報「画像メモ
リ装置」に記載されている。

【０００４】

【発明が解決しようとする課題】以上説明した装置は、
画像取込み装置から入力した画像データを第２の画像メ
モリに格納し、この画像データを画像処理装置からラン
ダムにリード・ライトアクセス可能な第１の画像メモリ
にコピーする場合を考える。この場合、第２の画像メモ
リの画像データのうち、本来コピーを必要とするウィン
ドウ表示された部分以外に対応する画像データもコピー
されてしまう。その結果、ウィンドウ表示領域以外に対
応した第１の画像メモリの画像データが失われてしまう
。これは、シリアルアクセスメモリからランダムアクセ
スメモリへのデータ転送が１行分一括で行われるからで
ある。

【０００５】また、入力画像の１画面が１枚分の画像デ
ータのみで構成される場合は良いが、１画面が複数枚分
の画像データで構成されている場合は問題が不都合が生
じる。すなわち、画面構成を確認するために、１枚分の
画像データを取込む毎に既存の画像データを再表示しな
ければならず、操作に手間どり、作業処理速度が低下し
てしまうという問題が生じる。

【０００６】そこでこの発明は、第２の画像メモリの画
像データを第１の画像メモリにコピーする場合、第１の
画像メモリの画像データのうち、ウィンドウ表示領域以
外に対応している画像データには影響を与えないように
する。また、入力画像の１画面が複数枚分の画像データ
で構成されている場合でも、１枚分の画像データ取込み
毎に既存の画像データを再表示することなく画面構成を
確認でき、処理速度を大幅に向上させることできる画像
データ処理装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】この発明に係わる画像デ
ータ処理装置は、画像メモリを有し、受信した画像情報
を制御部によりデコードし、得られた画像データを当該
画像メモリに蓄積してラスタ走査方式のディスプレイモ
ニタに表示する画像表示端末において、ランダムアクセ
スメモリとシリアルアクセスメモリとを有するデュアル
ポートメモリによって構成され、画像データを格納する
第１の画像メモリと、画像取込み手段からの画像データ
を格納するものであって、出力が前記シリアルアクセス
メモリのシリアルアクセスポートとビット対応で直結さ
れた第２の画像メモリと、前記第１の画像メモリをラン
ダムにリード・ライトすることができるようにするラン
ダムアクセス手段と、前記第２の画像メモリに前記画像
取込み手段からの画像データを書込む画像データ書込み
手段と、画像表示タイミングに同期して前記第１の画像
メモリのランダムアクセスメモリに格納されている画像
データを１水平走査表示画素分づつ毎水平表示期間の前
に前記シリアルアクセスメモリに転送し、このシリアル
アクセスメモリから１画素分づつ出力する第１の画像デ
ータ読出し手段と、前記制御部により規定されている画
面の所定領域にのみ、画像表示タイミングに同期して、
前記第２の画像メモリに格納されている画像データを前
記第１の画像データ読出し手段の読出し速度と同一速度
で読出す第２の画像データ読出し手段と、前記画面の所
定領域では、前記第２の画像データ読出し手段による画
像データ読出し動作のみを活性状態とし、この所定領域
以外の領域では、前記第１の画像データ読出し手段によ
る画像データ読出し動作のみを活性状態とする表示切換
え制御手段と、前記制御部の指示により、前記画面の所
定領域を含む水平走査期間では前記第１の画像データ読
出し手段の画像データ読み出し動作を一時的に中断し、
前記第１の画像メモリのシリアルアクセスメモリポート
を出力状態から入力状態に変えることにより前記第２の
画像メモリの画像データを前記画面の所定領域で前記シ
リアルアクセスメモリに取込み、このシリアルアクセス
メモリの画像データを同一水平走査期間に前記ランダム
アクセスメモリに転送し、前記第２の画像メモリから読
み出された画像データを前記第１の画像メモリにコピー
する画像データコピー手段とを備えたものである。

【０００８】

【作用】上記手段によれば、第２の画像メモリの画像デ
ータを第１の画像メモリにコピーする場合でも、第１の
画像メモリのランダムアクセスメモリデータをシリアル
アクセスメモリに転送する動作を中断しない。従って、
シリアルアクセスメモリには、その水平走査表示期間に
表示するための画素データが格納される。

【０００９】コピー指示信号が発生されたときは、シリ
アルアクセスポートを出力状態から入力状態に変わるの
で、シリアルアクセスクロックに従い第２の画像メモリ
の画像データを取込む体制ができる。但し、第１の画像
メモリが実際に画像データをシリアルアクセスメモリに
取込むのは、シリアル動作許可端子（ＳＥ端子）が活性
化され、シリアルクロックが供給されたときである。こ
の発明では、コピー指示信号が発生されたときに、ウィ
ンドウ表示領域のタイミングでシリアル動作許可端子（
ＳＥ端子）を活性化している。

【００１０】以上の動作により、シリアルアクセスメモ
リには、その水平走査期間に表示するために既に格納さ
れている画素データと、これに上書きされた状態で、ウ
ィンドウ領域に表示するための第２の画像メモリの画像
データとが格納される。これらの画素データは、読出さ
れた行と同一行に転送される。従って、第１の画像メモ
リから読み出された画像データによる表示画像の一部に
、第２の画像メモリから読み出された画像データによる
画像が表示される。更に、第２の画像データは、を第１
の画像メモリの画面の所定領域に対応するメモリ領域に
表示速度でコピーされる。これにより、ウィンドウ表示
領域外に対応している画素データに影響を与えることな
く画像データのコピーが可能となる。

【００１１】

【実施例】以下、この発明の実施例を図面を参照して説
明する。図１はこの発明に係わる画像データ処理装置の
一実施例を示している。

【００１２】１１は、画像処理装置（マイクロプロセッ
サ（以下ＭＰＵと記す）１７等）が処理した（または処
理する）画像データを格納する第１の画像メモリである
。第１の画像メモリ１１は、６個のデュアルポートメモ
リで構成される。デュアルポートメモリは、ランダムア
クセスメモリ（以下ＲＡＭと記す）とシリアルアクセス
メモリ（以下ＳＡＭと記す）とで構成され、ＲＡＭは、
１Ｍビット（４ビット／１ワードで５１２行×５１２列
）の容量を持ち、ＳＡＭは、５１２×４ビットの容量を
持つ。Ｒ，Ｇ，Ｂの各画像データには、それぞれＲＡＭ
及びＳＡＭが割り当てられている。ＳＡＭをリードアク
セス或いはライトアクセスするためのシリアルアクセス
クロックとしては、画像表示用のシリアルアクセスクロ
ックＤＣＫが使われる。

【００１３】１２は、第１の画像メモリ１１の動作を制
御する第１のメモリ制御部である。第１のメモリ制御部
１２において、１３は、表示タイミング・アドレス発生
部であり、同期信号を始めとする表示のための基本タイ
ミングを発生する。１４は、メモリ制御信号発生回路で
あり、第１の画像メモリ１１の動作モードを決める制御
信号を発生する。メモリ制御信号発生回路１４は、後述
する（１）〜（５）の各メモリ動作に対応して、画像メ
モリ１１にメモリ制御信号（ＲＡＳ，ＣＡＳ，ＤＴ／Ｏ
Ｅ，ＷＥ，ＳＥ）を供給すると共に、それらのタイミン
グに同期させ、表示アドレス或いはマイクロプロセッサ
のアドレスバス信号をアドレスデータとして供給する。 更に、データ書込み時には、マイクロプロセッサのデー
タバス信号を書込みデータとして供給する。

【００１４】メモリ動作モードは、次の５種の動作モー
ドがある。 （１）リード転送　　　　：画像表示のために１ライン
分の画素データを一括してＲＡＭからＳＡＭへ転送する
動作モード （２）リフレッシュ　　：蓄積データをリフレッシュす
る動作モード （３）ＭＰＵアクセス：ＭＰＵ１７が画像メモリ１１を
ランダムにリード、ライトアクセスする動作モード（４
）ライト転送　　　　：第２の画像メモリの画像データ
をコピーするときに使用される動作モードで、ＳＡＭ格
納データを一括してＲＡＭの指定行に転送する動作モー
ド （５）疑似ライト転送：第２の画像メモリの画像データ
をコピーするときに使用される動作モードで、上記リー
ド転送で出力状態になっているシリアルアクセスポート
を入力状態に変える動作モード

【００１５】以上、５種の動作モードのうち、（３）の
ＭＰＵアクセス以外の動作モードは、画像表示タイミン
グに同期して制御される。このため、メモリ制御信号の
基本タイミングは、全て表示タイミング・アドレス発生
回路１３から供給される。

【００１６】１８は、外部画像データを格納する第２の
画像メモリである。第２の画像メモリ１８は、４ビット
×２５６Ｋ構成の１Ｍビデオメモリを使用している。こ
のメモリは、連続した８画素単位にアクセス可能なもの
で、８画素は入出力時、シリアルデータとして扱われる
。シリアルクロックは、データ入力用とデータ出力用に
独立に供給可能である。なお、データ出力用のシリアル
クロックには、上記第１の画像メモリに供給されている
シリアルアクセスクロックＤＣＫが供給される。

【００１７】第２の画像メモリ１８のデータ入力には、
画像取込み装置（図示せず）からのアナログＲ，Ｇ，Ｂ
信号をディジタルデータに変換するアナログ／ディジタ
ル（以下Ａ／Ｄと記す）変換器２８〜３０からの出力が
供給される。また、画像メモリ１８の各データ出力は、
上記第１の画像メモリ１１の対応するシリアルポートに
直結される。

【００１８】１９は、第２の画像メモリの動作を制御す
る第２のメモリ制御部であり、メモリ制御信号発生回路
２０、リードアドレス発生回路２１、サンプルアドレス
発生回路２２、アドレス切替回路２３、表示ウィンドウ
制御回路２４からなる。

【００１９】第１、第２の画像メモリ１１、１８の対応
するビットラインは直結され、更にこの部分には、ラッ
チ回路３１，３２，３３が接続されている。第１の画像
メモリ１１或いは第２の画像メモリ１８から読み出され
た画像データは、シリアルアクセスクロックＤＣＫに従
いラッチ回路３１，３２，３３ラッチされ、画像表示に
供される。

【００２０】以下、上記構成の動作を説明する。なお、
従来例と異なる点は、第２の画像メモリに格納されてい
る画像データを第１の画像メモリへコピーする動作にあ
り、それ以外は特願平１−７８４４８号公報「画像メモ
リ装置」で説明した動作と同様である。従って、その部
分の動作は後述する。

【００２１】コピー動作に先立ち、ＭＰＵ１７は、第２
の画像メモリ１８の外部画像データの取込み停止を第２
のメモリ制御部へ指示し、第２の画像メモリの蓄積画像
データを固定する。

【００２２】次に、ＭＰＵ１７は、コピー開始指示信号
をコピー指示信号発生回路４０に入力する。図２はコピ
ー指示信号発生回路４０の構成を示すもので、コピー開
始指示信号は、Ｄフリップフロップ回路４１に入力され
て一時保持される。Ｄフリップフロップ回路４１の出力
は、Ｄフリップフロップ回路４２に入力される。Ｄフリ
ップフロップ回路４２は、垂直表示期間ＶＤＳＥの開始
に同期した１垂直走査期間幅の信号を発生する。この信
号と、ウィウドウ表示領域を含む水平走査期間に、表示
ウィンドウ制御部２４から発生されるＶＷＩ信号とは、
アンド回路４３に入力される。アンド回路４３からは、
コピー指示信号ＩＣＰＹが出力される。

【００２３】コピー指示信号ＩＣＰＹは、第１のメモリ
制御部１２を構成するメモリ制御信号発生回路１４に入
力される。メモリ制御信号発生回路１４は、コピー指示
信号ＩＣＰＹに基づき、第１の画像メモリ１１の動作を
制御する為の制御信号を発生する。

【００２４】図３は、第１の画像メモリ１１がコピー動
作状態に移行するときの各種メモリ制御信号の発生タイ
ミングを示す図である。図に示すように、コピー指示信
号ＩＣＰＹが発生している水平走査期間には、通常３回
のリフレッシュＲＥＦ１、ＲＥＦ２、ＲＥＦ３と１回の
リード転送ＲＴＦの他に、疑似ライト転送ＰＷＴＦ及び
ライト転送ＷＴＦをそれぞれ制御するメモリ制御信号（
ＲＡＳ，ＣＡＳ、ＷＥ等）が発生される。リフレッシュ
ＲＥＦ１、ＲＥＦ２、ＲＥＦ３、リード転送ＲＴＦ、疑
似ライト転送ＰＷＴＦ及びライト転送ＷＴＦは、ＭＰＵ
アクセス禁止パルスＡＩＮＨが出力されている期間に行
われる。

【００２５】また、コピー指示信号ＩＣＰＹに基づき第
１の画像メモリに供給されるシリアルアクセス制御信号
ＳＥも、表示領域で通常状態とは逆極性になるように制
御される。以上の制御により、コピー指示信号ＩＣＰＹ
が発生している水平走査期間には、以下の動作が行われ
る。

【００２６】リード転送により、通常通りＳＡＭには、
水平走査表示期間に表示すべき画素データが格納される
。その後、疑似ライト転送により、シリアルアクセスポ
ートが出力状態から入力状態に変換され、シリアルアク
セスクロックＤＣＫに従って第２の画像メモリの画像デ
ータが取込まれる体制をとる。そして、ウィンドウ領域
に表示するタイミングでシリアル動作許可端子（ＳＥ端
子）が活性化され、第２の画像メモリの画像データがＳ
ＡＭに取込まれる。

【００２７】これにより、ＳＡＭには、既に格納されて
いる水平走査期間に表示するための画素データと、この
画像データに上書きされた状態で、ウィウドウ領域に表
示するための第２の画像メモリの画像データとが格納さ
れる。このようにして格納されたＳＡＭの画像データは
、同一水平走査期間内にライト転送され、ＲＡＭの同一
行アドレスに書込まれる。

【００２８】以上の動作をコピー指示信号ＩＣＰＹが発
生している水平走査期間に繰り返し実行することにより
、第２の画像メモリの蓄積データのうちウィンドウ表示
領域の画素データだけが第１の画像メモリにコピーされ
る。従って、ウィンドウ表示領域外に対応している画像
データには、何等影響を与えずにコピーすることができ
る。以下、システムについて補足説明する。

【００２９】先ず、上記メモリ動作モードについて説明
する。画像メモリ１１の基本動作として、画像表示に合
わせた蓄積データの読み出しであるリード転送と、この
蓄積データのリフレッシュがある。

【００３０】表示のための画像データの読み出しは、１
水平期間に１回のリード転送サイクルを実行することに
より行われる、これにより、１ライン分の表示に必要な
画像データが全てＲＡＭからＳＡＭに用意される。また
、リフレッシュは、１水平走査期間に３回実行される。 これは、４ｍｓに５１２回のリフレッシュサイクルが必
要だからである。

【００３１】上記動作は、ＭＰＵアクセス禁止パルスが
出力されている期間に行われるが、この期間にＭＰＵア
クセスがあると、メモリ制御信号発生回路１４は、ＷＡ
ＩＴ信号を発生する。これにより、ＭＰＵ１７は、ウェ
イト状態となり、リード転送サイクルＲＴＦが終了した
後に、ＭＰＵアクセスが行われるようにする。次に、Ｍ
ＰＵアクセスを説明する。

【００３２】メモリ制御信号発生回路１４は、画像メモ
リ１１に供給するＲＡＳ，ＣＡＳ、ＷＥ等の制御信号を
発生する。また、これと同時に、アドレスバス上のアド
レスデータを制御信号に同期させて画像メモリ１１のア
ドレス端子に供給する。この場合、上述のように、リー
ド転送及びリフレッシュの衝突を避ける必要がある。

【００３３】図１では、ＲＡＳ、ＣＡＳ、ＷＥ等の制御
信号は、最終的に全てシリアルアクセスクロックＤＣＫ
に同期させて発生している。このため、最初に、ＭＰＵ
アクセス制御信号をシリアルアクセスクロックＤＣＫに
同期させ、それをシリアルアクセスクロックＤＣＫによ
りシフトさせて必要な信号を得るようにしている。以下
、第１の画像メモリの蓄積データによる画像を表示しな
がら、第２の画像メモリ１８の蓄積データによる画像を
表示する場合を説明する。

【００３４】この場合、メモリ制御信号発生回路２０か
らは、画面上の所定領域でウィンドウ信号ＷＩが出力さ
れる。このウィンドウ信号ＷＩが出力されない期間では
、第１の画像メモリ１１の出力が活性状態とされ、第２
の画像メモリ１８の出力が非活性状態とされる。一方、
ウィンドウ信号ＷＩが出力される期間では、第１の画像
メモリ１１の出力が非活性状態とされ、第２の画像メモ
リ１８の出力が活性状態とされる。

【００３５】これにより、ウィンドウ信号ＷＩが出力さ
れていない期間では、第１の画像メモリから画像データ
が読み出され、シリアルアクセスクロックＤＣＫに従っ
てラッチ回路３１，３２，３３にラッチされる。この場
合、第１の画像メモリ１１のＲＡＭからＳＡＭへの画像
データの転送は、水平ブランキング期間に行われる。従
って、図３に示す水平表示期間ＨＤＳＥは、ＲＡＭを表
示の為にアクセスする必要がない。これにより、水平表
示期間ＨＤＳＥは、ＭＰＵ１７によりＲＡＭをランダム
アクセスすることが可能となる。

【００３６】一方、ウィンドウ信号ＷＩが出力されてい
る期間は、第２の画像メモリ１８から外部画像データが
読み出される。これにより、モニタ上では、第１の画像
メモリ１１の画像データによる表示画像の一部に、第２
の画像メモリ１８の画像データによる全体画像が表示さ
れる。

【００３７】

【発明の効果】以上説明したようにこの発明に係わる画
像メモリ装置によれば、情報作成の為に取込む画像と既
存の画像との配置を確認しながら情報作成ができると共
に、既存の画像を損なうことなく画像取込みができる。 従って、１画面が複数枚分の画像データで構成されてい
る場合でも、１枚分の画像データ取込み毎に既存の画像
データを再表示することなく画面構成を確認でき処理速
度を大幅に向上させることできる。

【図面の簡単な説明】

【図１】　　この発明に係わる画像メモリ装置を示す構
成図。

【図２】　　図１のコピー指示信号発生回路４０を示す
構成図。

【図３】　　図１に示した回路の動作を説明する為のタ
イミング図。

【符号の説明】

１１，１８…画像メモリ、１２，１９…メモリ制御部、
１３…表示タイミング・アドレス発生回路、１４，２０
…メモリ制御信号発生回路、１５…バッファ、１７…Ｍ
ＰＵ、２１…リードアドレス発生回路、２２…サンプル
アドレス発生回路、２３…アドレス切替回路、２４…表
示ウィンドウ制御部、２８，２９，３０…Ａ／Ｄ変換器
、３１，３２，３３…ラッチ回路、４１，４２…Ｄフリ
ップフロップ回路、４３…アンド回路。

Claims (1)

【特許請求の範囲】
1. 【請求項１】　　画像メモリを有し、受信した画像情報
   を制御部によりデコードし、得られた画像データを当該
   画像メモリに蓄積してラスタ走査方式のディスプレイモ
   ニタに表示する画像表示端末において、ランダムアクセ
   スメモリとシリアルアクセスメモリとを有するデュアル
   ポートメモリによって構成され、画像データを格納する
   第１の画像メモリと、画像取込み手段からの画像データ
   を格納するものであって、出力が前記シリアルアクセス
   メモリのシリアルアクセスポートとビット対応で直結さ
   れた第２の画像メモリと、前記第１の画像メモリをラン
   ダムにリード・ライトすることができるようにするラン
   ダムアクセス手段と、前記第２の画像メモリに前記画像
   取込み手段からの画像データを書込む画像データ書込み
   手段と、画像表示タイミングに同期して前記第１の画像
   メモリのランダムアクセスメモリに格納されている画像
   データを１水平走査表示画素分づつ毎水平表示期間の前
   に前記シリアルアクセスメモリに転送し、このシリアル
   アクセスメモリから１画素分づつ出力する第１の画像デ
   ータ読出し手段と、前記制御部により規定されている画
   面の所定領域にのみ、画像表示タイミングに同期して、
   前記第２の画像メモリに格納されている画像データを前
   記第１の画像データ読出し手段の読出し速度と同一速度
   で読出す第２の画像データ読出し手段と、前記画面の所
   定領域では、前記第２の画像データ読出し手段による画
   像データ読出し動作のみを活性状態とし、この所定領域
   以外の領域では、前記第１の画像データ読出し手段によ
   る画像データ読出し動作のみを活性状態とする表示切換
   え制御手段と、前記制御部の指示により、前記画面の所
   定領域を含む水平走査期間では前記第１の画像データ読
   出し手段の画像データ読み出し動作を一時的に中断し、
   前記第１の画像メモリのシリアルアクセスメモリポート
   を出力状態から入力状態に変えることにより前記第２の
   画像メモリの画像データを前記画面の所定領域で前記シ
   リアルアクセスメモリに取込み、このシリアルアクセス
   メモリの画像データを同一水平走査期間に前記ランダム
   アクセスメモリに転送し、前記第２の画像メモリから読
   み出された画像データを前記第１の画像メモリにコピー
   する画像データコピー手段とを具備したことを特徴とす
   る画像データ処理装置。