JPH04230548A - 記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、記憶装置、詳しくは映
像データ処理用の記憶装置に関するものであるが、これ
に限られるわけではない。

【０００２】

【従来の技術】従来のメモリ（記憶装置）の構成におい
ては、バッファやラッチが所要の手順でデータを送るよ
うに設定されているため、一般にメモリに対する読出し
アクセスや書込みアクセスが予め定めた不変の計画に従
って行なわれるように固定したメモリ・サイクルを定め
ている。

【０００３】このような固定したメモリ・サイクルを使
用すると、状況によって不都合なことがある。例えば、
必要な読出し動作の回数が書込み動作の回数より多い場
合又はその逆の場合がそうである。この場合、メモリ・
サイクルにおける特定の動作に割当てられたスロット、
例えば書込みスロットが、他の動作例えば読出しに対す
る要求回数より少ないとき、ずっと空いていることがよ
くある。これは、メモリの使用が不経済であることを示
し、その結果処理速度が全体的に低下する。

【０００４】上述の問題が起こる領域の１つは、例えば
複数の異なる映像データ・チャンネルからの映像データ
を扱う映像データ処理の分野である。このような映像デ
ータ処理システムでは、例えば読出しているチャンネル
の数より多い数のチャンネルからのデータの書込みが必
要なことがある。或いは、書込んでいるチャンネルより
多い数のチャンネルからの読出しが必要なこともある。 映像データを実時間で処理している場合、固定したメモ
リ・サイクル計画における無駄なアクセス・スロットか
ら生じる処理速度の減少は、大きな欠点である。

【０００５】

【発明が解決しようとする課題】本発明の課題は、従来
装置における上述の問題を解決した融通性のあるメモリ
構成をもつ記憶装置を提供することである。

【０００６】本発明の他の課題は、メモリ構成を容易に
拡大できる記憶装置を提供することである。

【０００７】本発明の更に他の課題は、特殊な読出し・
書込み計画を使用することによりアクセス・スロットが
無駄にならないメモリ・アクセス・サイクルをもつ記憶
装置を提供することである。

【０００８】本発明の別の課題は、融通性のあるメモリ
・サイクルの使用により処理速度が増加した記憶装置を
提供することである。

【０００９】本発明の更に別の課題は、融通性があり且
つ容易に拡大できるメモリ構成を有する、映像データ処
理のための記憶装置を提供することである。

【００１０】

【課題を解決するための手段】本発明の記憶装置は、１
つの見方によれば次の構成要素より成る。 ａ）少なくとも１つのメモリ・ブロック、ｂ）該又は各
メモリ・ブロックに属しこれに対するアクセスを制御し
、該又は各メモリ・ブロックに対するデータの書込み・
読出しをするための複数のそれぞれの入力・出力ポート
を有する局部処理器、 ｃ）該又は各局部処理器において、各メモリ・サイクル
を若干数のメモリ・アクセス・スロットに分割し、該各
アクセス・スロットを選択的にメモリ書込み又はメモリ
読出しアクセス・スロットのいずれか一方に決定できる
ように、プログラム可能なメモリ・サイクルを選択的に
設定するための制御手段。本発明の記憶装置は、他の見
方によれば次の構成要素より成る。 ａ）少なくとも１つのメモリ・ブロック、ｂ）該又は各
メモリ・ブロックに属しこれに対するアクセスを制御し
、該又は各メモリ・ブロックに対する、対応複数チャン
ネルの映像データの書込み・読出しをするための複数の
それぞれの入力・出力ポートを有する局部処理器、 ｃ）該又は各局部処理器において、各メモリ・サイクル
を若干数のメモリ・アクセス・スロットに分割し、該各
アクセス・スロットを選択的に上記チャンネルのそれぞ
れ１つに対するメモリ書込み又はメモリ読出しアクセス
・スロットのいずれか一方に決定できるように、プログ
ラム可能なメモリ・サイクルを選択的に設定するための
制御手段。

【００１１】

【作用】本発明による融通性があり且つ容易に拡大でき
るメモリ構成は、特に映像データ処理に好適である。そ
の装置は、メモリ・ブロックにメモリ板を追加するだけ
で簡単に、単一チャンネル複合（ｃｏｍｐｏｓｉｔｅ　
）映像メモリから３チャンネル成分（ｃｏｍｐｏｎｅｎ
ｔ　）映像メモリまでのシステムを構成することができ
る。３チャンネル・システムでは、そのシステム構成は
、メモリ・アクセス・サイクルの各タイム・スロットに
対する読出し又は書込み動作を定めるように制御手段を
設定するだけで簡単に、３チャンネル書込み及び１チャ
ンネル読出しモードから２チャンネル書込み及び２チャ
ンネル読出しモード等へのモード変換をすることができ
る。いつでも任意に入力ポートからメモリのどの部分に
も書込め、またどの出力ポートからも読出すことができ
る。そのメモリ・サイクルは、キーボードのような適当
な入力手段により設定することができる。

【００１２】そのメモリの記憶容量は、基本的なシステ
ム構成を変えることなく、メモリ板又はメモリ・ブロッ
クのどちらかの単位で拡大することができる。その構成
によれば、４メガバイト又は１６メガバイトのランダム
アクセスメモリ（ＲＡＭ）のようなもっと大きな記憶容
量素子を用い、それらの素子のアドレス線の数をふやす
ことにより、メモリを拡大することもできる。

【００１３】

【実施例】以下、図面により本発明を具体的に説明する
。図１は、本発明の実施例を示すブロック図である。 同図には、ディジタル映像データ処理に適する記憶装置
を示す。キーボード１０のような入力装置を遠隔システ
ム制御器１２に接続する。この制御器１２は、メモリ・
ブロック１４の局部処理器１６にＲＳ４２２インタフェ
ースを介して接続される処理器（プロセッサ）の形であ
るのがよい。メモリ・ブロック１４はまた、若干数のメ
モリ板１８を有する。これらのメモリ板１８は、データ
線２０及び制御線２２により局部処理器１６に接続する
。局部処理器１６はまた、並列読出しバス２４及び並列
書込みバス２６に接続する。これらのバスは、インタフ
ェース２８を介してデータ入力３０及びデータ出力３２
に接続する。

【００１４】本記憶装置は上述の如き機能を有するが、
必要に応じて、同様に局部処理器１１６及び若干数のメ
モリ板１１８を有するもう１つのメモリ・ブロック１１
４を設けることにより、これを拡大することができる。 この第２のメモリ・ブロック１１４の接続は上述と同様
で、局部処理器１１６はＲＳ４２２インタフェースを介
して局部処理器１６に、そして読出し及び書込みバス２
４，２６に接続する。同様にして更にメモリ・ブロック
（図示せず）を設けることができ、これによりメモリの
拡大が容易に可能である。

【００１５】遠隔システム制御器１２は、キーボード１
０に入って来る指令を翻訳することによりシステムを有
効に制御する。局部処理器１６（又は各局部処理器１６
，１１６，……）は、それぞれのメモリ板へのアクセス
を制御するのみである。

【００１６】基本システムは、データ線（バス）が並列
に接続されたメモリ板を更に追加することにより拡大す
ることができる。局部処理器１６は、一般的には１６個
のメモリ板までアクセスできるが、映像データ処理関係
ではメモリ板を３チャンネル・システムに対し１２個（
チャンネル当たり４個）までに制限する。成分システム
、すなわち、映像信号が別々の色成分信号の形であるシ
ステムでは、４個のメモリ板のうちの２個は輝度信号を
、他の２個は色信号を記憶するのに使用する。本システ
ムは、基本メモリ単位がただ１つの局部処理器と１個の
メモリ板と１つの映像データ・チャンネルで動作するの
で、融通性があり拡大可能である。これは、複合システ
ム（すなわち、映像信号が複合色信号の形であるシステ
ム）においてほぼ３秒の記憶を与えるのに使用できるで
あろう。追加できるメモリ板が多ければ多いほど、その
システムは、映像データ・チャンネルの数（３書込み・
読出しチャンネルまで）と記憶可能長の両方において融
通性が大きいということになる。

【００１７】３書込みチャンネル複合メモリの基本シス
テムでは、最小限４個のメモリ板が必要である。すなわ
ち、１個の局部処理制御板と３個のメモリ板である。

【００１８】基本的な３チャンネル成分システムでは、
７個のメモリ板が必要となる。すなわち、１個の局部処
理制御板と６個のメモリ板（３個が輝度信号用、他の３
個が色信号用）である。

【００１９】ディジタル映像データは、入力３０及びイ
ンタフェース２８を介して供給され、並列バス２４，２
６を介して局部処理器１６に送られる。局部処理器１６
は、（キーボード１０による遠隔システム制御器１２か
らの指令に基き）どのメモリ板１８に対しデータを書込
む（又は読出す）かを決める。上述のように、本システ
ムには２通りの拡大方法がある。１つは、局部処理器が
たった１個のメモリ板から一般には１６個のメモリ板ま
で（或る機器ではそれ以上も）制御できるように、メモ
リ板単位で拡大することである。もう１つは、それぞれ
局部処理器及び対応するメモリ板を含むメモリ・ブロッ
ク単位で拡大することである。

【００２０】図１のシステムのメモリ構成では、３つの
入力又は書込みポート及び３つの出力又は読出しポート
をもつのがよい。本システムは、３書込みチャンネルと
１読出しチャンネル、又は２書込みチャンネルと２読出
しチャンネル、又は１書込みチャンネルと３読出しチャ
ンネルを選択的に与えるため十分な融通性（順応性）が
あるように構成する。これは、１メモリ・サイクル期間
にメモリに対し４つの別個のアクセスができるように直
並列変換（ｄｅｍｕｌｔｉｐｌｅｘ　）することによっ
て達成できる。これを図２に示す。同図において、直並
列変換されるデータ期間を定める１メモリ・サイクルが
４つのタイム・スロット、スロット１〜スロット４に分
割されている。各タイム・スロットは、ただ１つのＲＡ
Ｍアクセスに使用できる。遠隔システム制御器１２は、
特定の局部処理器１６に、任意の時点で（映像データの
）４フィールドのどれにアクセスすべきか、どれを読出
す（又はどれに書込む）べきかに関する情報を送る。こ
の情報は、４つのフィールド番号とモード・ワードの形
で局部処理器１６に送る。このモード・ワードは、直並
列変換されるデータ期間内の４つのスロットのどれを読
出しモード又は書込みモードにするかを定めるものであ
る。この動作モードは、キーボード１０で直並列変換デ
ータ期間内の各スロットに読出し又は書込み動作を割当
てることにより、簡単に変更することができる。

【００２１】５２５（ライン）複合映像処理に適する特
別設計の場合、４つの別個のＲＡＭアクセスを可能とす
るには、１メモリ・サイクルが１６のサンプル期間を占
めるように、データを１６に直並列変換する必要がある
ことが分かった。現在のダイナミックＲＡＭ（ＤＲＡＭ
）技術では、ただ１つの複合サンプル期間内に４つのＤ
ＲＡＭアクセスをするためには、これを行わなければな
らない。したがって、かような複合システムでは、１つ
の全ＲＡＭサイクルは５６ｎＳ×１６＝８９６ｎＳとな
る。よって、１つのチャンネルのアクセス時間は、僅か
に８９６ｎＳ／４＝２２４ｎＳとしなければならない。

【００２２】図３は、図１の実施例に使用しうるメモリ
・ブロック１４の具体例を示すブロック図である。局部
処理器１６は、局部制御器４０及び入力選択器４２を有
する。書込み（入力）ポート１〜３は、入力選択器４２
を介して選択的に書込みバス１〜３に接続される。これ
らのバスは、各メモリ板１８への各信号路を形成する。 これらのメモリ板は、ＲＡＭ−チャンネル１〜ＲＡＭ−
チャンネル３として構成される。読出し及び書込みポー
トは、図１の読出し及び書込みバス２４，２６に接続す
る。したがって、これらのポートは、他のメモリ・ブロ
ック（例えばメモリ・ブロック１１４）とバスに並列接
続される。１２個のメモリ板１８を設ける場合は、これ
らを３つの別々のチャンネルに分割する。局部制御器４
０に従い入力選択器４２により作られる信号路に従って
、任意の入力ポートから任意のＲＡＭ−チャンネルに書
込むことができる。ただし、図３の構成では、特定の時
間に１つの入力ポートしか任意のＲＡＭ−チャンネルに
書込めない場合がある。すなわち、１書込みチャンネル
・モード（書込み−１）では、選択された入力ポートが
各ＲＡＭ−チャンネルに順番に書込むことになる。２書
込みチャンネル・モード（書込み−２）では、２入力ポ
ートがそれぞれ選択されたＲＡＭ−チャンネルに書込む
が、これらが同時に同一チャンネルに書込まないように
、３番目のＲＡＭ−チャンネルに対しては時分割アクセ
スとする。この制御は、所要の機器内のメモリの機能を
殆ど制限することなくハードウエアを減らせるため、本
システムに課してきたものである。任意の時間にどのポ
ートからも任意にチャンネルが読出せるので、読出し側
には何も制約はない。すなわち、同一のフィールドを３
つの出力チャンネルに同時に読出すことができる。

【００２３】各ＲＡＭ−チャンネル内には、４個までメ
モリ板１８を設けることができる（成分システムの場合
、２個が輝度信号用、他の２個が色信号用である。）。 各メモリ板は、同じ書込みバスからデータを受けるので
、データをそのＲＡＭに書込む前又はデータを読出しバ
スに読出す前に動作状態にしなければならない。そこで
、各メモリ板１８には固有の番号（１〜１２、メモリ単
位として）を与える。これは、選択可能な搭載スイッチ
又は（メモリ）板の裏面における配線によって構成しう
る。局部制御器４０は、アクセスしようとする特定のフ
ィールドを記憶している（メモリ）板番号を送出するこ
とにより、どのメモリ板１８を動作状態にするかを常に
制御する。これらの板番号は、ＲＡＭアドレスの４つの
最上位ビット（ｍｓｂ）である（後述参照）。各メモリ
板１８は、自己固有の板番号と該アドレスの板番号とを
比較し、それに従ってその入力及び出力を動作又は不動
作状態とすることができる。各ＲＡＭ−チャンネルの各
メモリ板１８には、８つのＲＡＭ−ビット・チャンネル
（図示せず）がある。これらのＲＡＭ−ビット・チャン
ネルの各々は、データワードの単一ビットを処理する。 したがって、例えば８ビットの長さのデータは８ＲＡＭ
−ビット・チャンネルを要する。本システムは、ＲＡＭ
−ビット・チャンネルを更に追加することにより、１０
ビット長データを扱うよう拡大することができる。各Ｒ
ＡＭ−ビット・チャンネル内に、データを１６に直並列
変換する装置及びデータを並直列変換する装置（図示せ
ず）がある。

【００２４】各直並列及び並直列変換装置は、対をなす
１６のＤＲＡＭ（図示せず）とデータを授受する。これ
らは、一方のＤＲＡＭに行く４ビットと、他方のＤＲＡ
Ｍに行く４ビットとをもつ８つのＤＲＡＭユニットと考
えることができる。したがって、これらのＤＲＡＭユニ
ットの各々と、同じデータを１つより多いＤＲＡＭに書
込まないように、（各ＲＡＭ−ビット・チャンネルに対
し）独立してアクセスできる筈である。これは、ＲＡＭ
アドレスを用いて行う。ＲＡＭアドレスの上位４つのｍ
ｓｂは、どのメモリ板とアクセスするかを指定する。次
の３つのｍｓｂは、いつ８つのＤＲＡＭユニットのうち
どの１つとアクセスするかを指定する。

【００２５】したがって、各メモリ板１８は２５６のＤ
ＲＡＭを含み、読出し又は書込み動作時その中の３２個
が同時にアクセスされる。

【００２６】映像信号の垂直帰線期間に、局部処理器１
６は、１３ビットのモード・ワードを入力選択器４２に
転送すると共に、対応する４つの２５ビット・アドレス
・カウンタ（図示せず）に、次のフィールド期間にアク
セスしようとする４フィールドの基本アドレスを転送す
る。モード・ワードは、次のように構成する。

【表１】

【００２７】１６クロックＲＡＭサイクル（この期間に
４フィールドがアクセスされる。）を、図２に示すよう
に、４クロック・サンプルで４つのスロットに分割する
。

【００２８】各スロットの間に、特定の１フィールドに
対し読出し又は書込みのアクセスを行う。どのスロット
と読出し又は書込みアクセスができるかについて制限が
ある。すなわち、４つの動作モードは次表のとおりであ
る。

【表２】

【表３】

【００２９】ＲＡＭサイクルの任意のスロット１の時間
において、どの書込みポートも書込みバスとアクセスで
きる。スロット１ｍｓｂ及びスロット１ｌｓｂは、スロ
ット１の時間にどの番号のポートが書込みバスにアクセ
スするかを定める。

【表４】

【００３０】特定スロットにおける該ポートが読出しポ
ートであるか書込みポートであるかは、動作モード（書
込み−０など）によって決まる。水平帰線消去期間の終
わりに、２５ビット・アドレス・カウンタは、１／１６
クロック周期毎にカウントし、メモリ板１８上のＤＲＡ
Ｍに対するアドレスを生じる。その２５ビット・アドレ
スは、次のように構成する。 ビット２１〜２４……所要フィールドを含む板番号ビッ
ト１８〜２０……所要フィールドを含むＲＡＭ番号ビッ
ト９〜１７……ＲＡＭに対する横列アドレスビット０〜
８……ＤＲＡＭに対する縦列アドレス

【００３１】映像
信号処理システムは、ＰＡＬ方式に対し４ｆｓｃ（約１
７．７２ＭＨｚ）まで動作するように設計されてきた。 複合と成分の動作の唯一の相違点は、成分システムが任
意の一群のメモリ板の半分を輝度信号に、他の半分を色
信号に割当てていることである。このことは、輝度及び
色信号に対し別々の書込みバスがあることを意味する。 書込みポートを特定のメモリ板群に対して選択すること
は、極めて簡単であり、図４に示すようにメモリ板１８
上で行いうる。

【００３２】図４は、複合・成分選択可能な映像システ
ムにおける選択装置を示すブロック図である。同図に示
すように、輝度（Ｙ）書込みバスＡ及び色（ＵＶ）書込
みバスＢが選択器５０に接続されている。比較ブロック
５２は、（メモリ）板番号データ及び複合・成分切替信
号を受ける。

【００３３】成分モードでは、書込みバスＡ及びＢに同
時に書込まれなければならない。すなわち、そのモード
・ワードに複合・成分の切替えを含める必要がある。各
メモリ板は、チャンネル当たり８ビットの２つのバスを
もつことになる。

【００３４】各メモリ板は、その後方に各入力チャンネ
ルに対する書込みバスＡ及び書込みバスＢを受ける。選
択器５０は、板番号データ及び複合・成分切替信号から
発生される情報により制御され、書込みバスＡかＢのど
ちらかを選択する。

【００３５】複合システムに対しては、データを書込み
バスＡに加える。データは、書込み及び読出しバスのＡ
側のシステムを通過する。成分システムは輝度（Ｙ）信
号は書込みバスＡに、色（ＵＶ）信号は書込みバスＢに
加える。各メモリ板に対する入力バスは、局部処理器１
６により各板番号に従い、一方のメモリ板群は輝度（Ａ
側で読出し書込む）他方のメモリ板群は色（Ｂ側で読出
し書込む）になるように選択される。これを図５に示す
。同図に示すように、メモリ板１８は、それぞれＲＡＭ
５６に対するアクセスを制御して書込み・読出しをさせ
る選択器５０，５４を有する。

【００３６】以上、映像データ処理に関連して本発明の
実施例を説明したが、これは、読出し、書込みアクセス
に融通性があり、メモリ構成が拡大可能であって、極め
て効果が大きい好適な例である。しかし、本発明は、こ
の分野に限られるものではなく、このような動作の融通
（順応）性及び（又は）記憶容量の拡大が望まれるすべ
ての分野に適用可能なものである。

【００３７】

【発明の効果】上記〔作用〕の項で述べたことは、本発
明の効果に外ならないので、重複記載を省略する。

【図面の簡単な説明】

【図１】本発明の実施例を示すブロック図である。

【図２】４つのタイムスロットに分割したメモリ・サイ
クルを示す説明図である。

【図３】本発明に用いうるメモリ・ブロックの具体例を
示すブロック図である。

【図４】複合・成分選択可能の映像システムにおける選
択装置の例を示すブロック図である。

【図５】読出し動作に対する複合・成分選択も可能な、
図４と類似の選択装置の他の例を示すブロック図である
。

【符号の説明】

１４　　メモリ・ブロック １６　　局部処理器 １０，１２　　制御手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　少なくとも１つのメモリ・ブロックと
   、上記の又は上記の各メモリ・ブロックに属しこれに対
   するアクセスを制御し、上記の又は上記の各メモリ・ブ
   ロックに対するデータの書込み及び読出しをするための
   複数のそれぞれの入力及び出力ポートを有する局部処理
   器と、上記の又は上記の各局部処理器において、各メモ
   リ・サイクルを若干数のメモリ・アクセス・スロットに
   分割し、該各アクセス・スロットを選択的にメモリに書
   込み又はメモリ読出しアクセス・スロットのいずれか一
   方に決定できるように、プログラム可能なメモリ・サイ
   クルを選択的に設定するための制御手段とを具えた記憶
   装置。
2. 【請求項２】　　少なくとも１つのメモリ・ブロックと
   、上記の又は上記の各メモリ・ブロックに属しこれに対
   するアクセスを制御し、上記の又は上記の各メモリ・ブ
   ロックに対する、対応複数チャンネルの映像データの書
   込み及び読出しをするための複数のそれぞれの入力及び
   出力ポートを有する局部処理器と、上記の又は上記の各
   局部処理器において、各メモリ・サイクルを若干数のメ
   モリ・アクセス・スロットに分割し、該各アクセス・ス
   ロットを選択的に上記チャンネルのそれぞれ１つに対す
   るメモリ書込み又はメモリ読出しアクセス・スロットの
   いずれか一方に決定できるように、プログラム可能なメ
   モリ・サイクルを選択的に設定するための制御手段とを
   具えた記憶装置。