JP3125344B2 - 画像処理制御システム - Google Patents
画像処理制御システムInfo
- Publication number
- JP3125344B2 JP3125344B2 JP03217708A JP21770891A JP3125344B2 JP 3125344 B2 JP3125344 B2 JP 3125344B2 JP 03217708 A JP03217708 A JP 03217708A JP 21770891 A JP21770891 A JP 21770891A JP 3125344 B2 JP3125344 B2 JP 3125344B2
- Authority
- JP
- Japan
- Prior art keywords
- image processing
- memory
- control system
- data
- processing control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Processing Of Color Television Signals (AREA)
- Studio Circuits (AREA)
Description
【0001】
【産業上の利用分野】本発明は画像処理制御システムに
関し、特に、複数のテレビカメラ装置からの映像信号を
含む入力映像信号の画像処理を複数の処理ブロックによ
りそれぞれ行う画像処理制御システムに関する。
関し、特に、複数のテレビカメラ装置からの映像信号を
含む入力映像信号の画像処理を複数の処理ブロックによ
りそれぞれ行う画像処理制御システムに関する。
【0002】
【従来の技術】従来の画像処理制御システムは、図2に
示すように、複数の処理ブロック50,60を有し、制
御情報C1,C2に応じて、複数の映像信号V1〜Vn
の画像処理をそれぞれ行っている。ここで、n個の映像
信号V1〜Vnの内m個(m≦n)はm台のテレビカメ
ラ装置(図示せず)からの映像信号である。また、各処
理ブロック50,60には、複数の映像信号V1〜Vn
を受けて画像処理を行うクロマキー信号生成部51,6
1がそれぞれ設けられている。
示すように、複数の処理ブロック50,60を有し、制
御情報C1,C2に応じて、複数の映像信号V1〜Vn
の画像処理をそれぞれ行っている。ここで、n個の映像
信号V1〜Vnの内m個(m≦n)はm台のテレビカメ
ラ装置(図示せず)からの映像信号である。また、各処
理ブロック50,60には、複数の映像信号V1〜Vn
を受けて画像処理を行うクロマキー信号生成部51,6
1がそれぞれ設けられている。
【0003】ところで、テレビカメラ装置の出力映像信
号は装置毎に色特性が相違している。このため、クロマ
キー信号生成部51,61を制御する画像処理制御デー
タは、テレビカメラ装置の出力映像信号に適合したデー
タに設定する必要があるので、各テレビカメラ装置毎の
画像処理制御データをデータメモリ501〜50m,6
01〜60mにそれぞれ記憶させている。
号は装置毎に色特性が相違している。このため、クロマ
キー信号生成部51,61を制御する画像処理制御デー
タは、テレビカメラ装置の出力映像信号に適合したデー
タに設定する必要があるので、各テレビカメラ装置毎の
画像処理制御データをデータメモリ501〜50m,6
01〜60mにそれぞれ記憶させている。
【0004】クロマキー信号生成部51,61は、処理
対象の映像信号を指定する合成制御信号M1,M2、お
よびデータメモリ501〜50m,601〜60mから
の画像処理制御データK11〜K1m,K21〜K2m
に応じてそれぞれ画像処理を行う。合成制御信号生成部
52,62は、制御情報C1,C2から合成制御信号M
1,M2を生成する。メモリ選択部53,63は、制御
情報C1,C2に含まれる情報により、該当するテレビ
カメラ装置に対応するデータメモリを選択している。
対象の映像信号を指定する合成制御信号M1,M2、お
よびデータメモリ501〜50m,601〜60mから
の画像処理制御データK11〜K1m,K21〜K2m
に応じてそれぞれ画像処理を行う。合成制御信号生成部
52,62は、制御情報C1,C2から合成制御信号M
1,M2を生成する。メモリ選択部53,63は、制御
情報C1,C2に含まれる情報により、該当するテレビ
カメラ装置に対応するデータメモリを選択している。
【0005】
【発明が解決しようとする課題】上述した従来の画像処
理制御システムでは、複数の処理ブロックが、複数のテ
レビカメラ装置からの映像信号の画像処理をそれぞれ行
うために、各処理ブロックにはテレビカメラ装置に対応
する複数のデータメモリをそれぞれ配設している。この
ため、システム全体として多数のデータメモリが必要と
なり、構成が複雑化するという問題点を有している。
理制御システムでは、複数の処理ブロックが、複数のテ
レビカメラ装置からの映像信号の画像処理をそれぞれ行
うために、各処理ブロックにはテレビカメラ装置に対応
する複数のデータメモリをそれぞれ配設している。この
ため、システム全体として多数のデータメモリが必要と
なり、構成が複雑化するという問題点を有している。
【0006】本発明の目的は、データメモリを共有する
ことにより、構成を簡素化できる画像処理制御システム
を提供することにある。
ことにより、構成を簡素化できる画像処理制御システム
を提供することにある。
【0007】
【課題を解決するための手段】本発明の画像処理制御シ
ステムは、複数のテレビカメラ装置からの映像信号を含
む入力映像信号の画像処理を複数の処理ブロックにより
それぞれ行う画像処理制御システムにおいて、前記複数
のテレビカメラ装置のそれぞれの映像信号に対応する画
像処理制御データをそれぞれ記憶する複数のメモリと、
前記複数の処理ブロックからのメモリ選択信号を受けて
前記複数のメモリを割付けるメモリ管理手段とを備えて
構成される。また、前記複数の処理ブロックは、外部か
ら入力する制御情報および前記メモリ管理手段が割付け
たメモリ割付情報を受けて合成制御信号を生成する手段
と、前記制御情報に応じて該当するメモリを指定する前
記メモリ選択信号を生成する手段と、前記合成制御信号
および前記該当するメモリからの前記画像処理制御デー
タに応じて前記入力映像信号の画像処理を行う手段とを
具備して構成される。
ステムは、複数のテレビカメラ装置からの映像信号を含
む入力映像信号の画像処理を複数の処理ブロックにより
それぞれ行う画像処理制御システムにおいて、前記複数
のテレビカメラ装置のそれぞれの映像信号に対応する画
像処理制御データをそれぞれ記憶する複数のメモリと、
前記複数の処理ブロックからのメモリ選択信号を受けて
前記複数のメモリを割付けるメモリ管理手段とを備えて
構成される。また、前記複数の処理ブロックは、外部か
ら入力する制御情報および前記メモリ管理手段が割付け
たメモリ割付情報を受けて合成制御信号を生成する手段
と、前記制御情報に応じて該当するメモリを指定する前
記メモリ選択信号を生成する手段と、前記合成制御信号
および前記該当するメモリからの前記画像処理制御デー
タに応じて前記入力映像信号の画像処理を行う手段とを
具備して構成される。
【0008】
【実施例】次に本発明について図面を参照して説明す
る。
る。
【0009】図1は本発明の一実施例を示すブロック図
であり、2つの処理ブロック10,20を備えた場合を
示している。なお、処理ブロックが3以上であってもよ
い。ここで、図2に示した従来の場合と同様に、処理ブ
ロック10,20は制御情報C1,C2に応じて、複数
の映像信号V1〜Vnの画像処理をそれぞれ行うが、n
個の映像信号V1〜Vnの内m個(m≦n)はm台のテ
レビカメラ装置(図示せず)からの映像信号である。
であり、2つの処理ブロック10,20を備えた場合を
示している。なお、処理ブロックが3以上であってもよ
い。ここで、図2に示した従来の場合と同様に、処理ブ
ロック10,20は制御情報C1,C2に応じて、複数
の映像信号V1〜Vnの画像処理をそれぞれ行うが、n
個の映像信号V1〜Vnの内m個(m≦n)はm台のテ
レビカメラ装置(図示せず)からの映像信号である。
【0010】各処理ブロック10,20に設けられたク
ロマキー信号生成部11,21は、合成制御信号生成部
12,22からの合成制御信号M1,M2、およびデー
タメモリ41〜4mからの画像処理制御データK1〜K
mにより制御されて、複数の映像信号V1〜Vnの画像
処理をそれぞれ行う。
ロマキー信号生成部11,21は、合成制御信号生成部
12,22からの合成制御信号M1,M2、およびデー
タメモリ41〜4mからの画像処理制御データK1〜K
mにより制御されて、複数の映像信号V1〜Vnの画像
処理をそれぞれ行う。
【0011】ところで、テレビカメラ装置の映像信号に
対応した画像処理制御データを記憶しているデータメモ
リ41〜4mは、処理ブロック10,20が共用するよ
うにしている。このため、メモリ集中管理部31を設
け、データメモリ41〜4mの割付けを行うと共に、デ
ータメモリの割付け結果を割付情報Wとして各処理ブロ
ックへ送出している。
対応した画像処理制御データを記憶しているデータメモ
リ41〜4mは、処理ブロック10,20が共用するよ
うにしている。このため、メモリ集中管理部31を設
け、データメモリ41〜4mの割付けを行うと共に、デ
ータメモリの割付け結果を割付情報Wとして各処理ブロ
ックへ送出している。
【0012】合成制御信号生成部12,22は、制御情
報C1,C2および割付情報Wに基づき合成制御信号M
1,M2を生成する。またメモリ選択部13,23は、
制御情報C1,C2に含まれる情報により、該当するテ
レビカメラ装置の映像信号に対応するデータメモリを指
定するメモリ選択信号S1,S2をメモリ集中管理部3
1へ送出する。メモリ集中管理部31は、メモリ選択部
13,23からメモリ選択信号S1,S2を受けてデー
タメモリ41〜4mの割付けを行って割付情報Wを送出
する。割付けられたデータメモリは、記憶している画像
処理制御データを送出する。このようにして、データメ
モリ41〜4mを処理ブロック10,20が共用する。
報C1,C2および割付情報Wに基づき合成制御信号M
1,M2を生成する。またメモリ選択部13,23は、
制御情報C1,C2に含まれる情報により、該当するテ
レビカメラ装置の映像信号に対応するデータメモリを指
定するメモリ選択信号S1,S2をメモリ集中管理部3
1へ送出する。メモリ集中管理部31は、メモリ選択部
13,23からメモリ選択信号S1,S2を受けてデー
タメモリ41〜4mの割付けを行って割付情報Wを送出
する。割付けられたデータメモリは、記憶している画像
処理制御データを送出する。このようにして、データメ
モリ41〜4mを処理ブロック10,20が共用する。
【0013】
【発明の効果】以上説明したように本発明は、複数のデ
ータメモリの割付け管理を行うメモリ集中管理部を設け
ることにより、各処理ブロックはデータメモリを共用で
きるので、従来のように各処理ブロックにそれぞれデー
タメモリを備える必要はなく、データメモリを削減でき
て構成が簡素化できる。
ータメモリの割付け管理を行うメモリ集中管理部を設け
ることにより、各処理ブロックはデータメモリを共用で
きるので、従来のように各処理ブロックにそれぞれデー
タメモリを備える必要はなく、データメモリを削減でき
て構成が簡素化できる。
【図1】本発明の一実施例を示すブロック図である。
【図2】従来の画像処理制御システムの一例を示すブロ
ック図である。
ック図である。
10,20 処理ブロック 11,21 クロマキー信号生成部 12,22 合成制御信号生成部 13,23 メモリ選択部 31 メモリ集中管理部 41〜4m データメモリ C1,C2 制御情報 K1〜Km 画像処理制御データ M1,M2 合成制御信号 S1,S2 メモリ選択信号 W 割付情報
Claims (2)
- 【請求項1】 複数のテレビカメラ装置からの映像信号
を含む入力映像信号の画像処理を複数の処理ブロックに
よりそれぞれ行う画像処理制御システムにおいて、前記
複数のテレビカメラ装置のそれぞれの映像信号に対応す
る画像処理制御データをそれぞれ記憶する複数のメモリ
と、前記複数の処理ブロックからのメモリ選択信号を受
けて前記複数のメモリを割付けるメモリ管理手段とを備
えることを特徴とする画像処理制御システム。 - 【請求項2】 前記複数の処理ブロックは、外部から入
力する制御情報および前記メモリ管理手段が割付けたメ
モリ割付情報を受けて合成制御信号を生成する手段と、
前記制御情報に応じて該当するメモリを指定する前記メ
モリ選択信号を生成する手段と、前記合成制御信号およ
び前記該当するメモリからの前記画像処理制御データに
応じて前記入力映像信号の画像処理を行う手段とを具備
することを特徴とする請求項1記載の画像処理制御シス
テム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03217708A JP3125344B2 (ja) | 1991-08-29 | 1991-08-29 | 画像処理制御システム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP03217708A JP3125344B2 (ja) | 1991-08-29 | 1991-08-29 | 画像処理制御システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0564073A JPH0564073A (ja) | 1993-03-12 |
JP3125344B2 true JP3125344B2 (ja) | 2001-01-15 |
Family
ID=16708494
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP03217708A Expired - Fee Related JP3125344B2 (ja) | 1991-08-29 | 1991-08-29 | 画像処理制御システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3125344B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06277590A (ja) * | 1993-03-26 | 1994-10-04 | Daishinku Co | 超音波霧化装置 |
-
1991
- 1991-08-29 JP JP03217708A patent/JP3125344B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0564073A (ja) | 1993-03-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4236228A (en) | Memory device for processing picture images data | |
US5504876A (en) | Memory apparatus having programmable memory time slots | |
JP3125344B2 (ja) | 画像処理制御システム | |
JP2771858B2 (ja) | 多画面合成装置 | |
EP0500100B1 (en) | Video signal synthesizing system for synthesizing system's own signal and external signal | |
JP2910122B2 (ja) | 映像合成制御システム | |
JPS5926033B2 (ja) | 読取り装置 | |
JPH05113928A (ja) | 画像メモリ装置 | |
JP3055212B2 (ja) | 画像処理装置 | |
JPH0710106B2 (ja) | 医療用画像記憶装置 | |
JP2626294B2 (ja) | カラー画像処理装置 | |
JPH022299A (ja) | 時間スイッチ回路 | |
JP2637519B2 (ja) | データ転送制御装置 | |
JPS5975350A (ja) | マルチプロセツサシステムにおけるメモリ管理方法 | |
JPS59173862A (ja) | マスクメモリ制御回路 | |
JPH0223774A (ja) | 画像合成装置 | |
JPS58154964A (ja) | 画像情報処理システム | |
JPS63213045A (ja) | メモリ装置 | |
JPS59223880A (ja) | 画像処理方法および装置 | |
JPH0223474A (ja) | 動画像発生装置 | |
JPS6289151A (ja) | マイクロコンピユ−タ装置 | |
JPH04284577A (ja) | Vram制御方式 | |
JPS6386996A (ja) | 原色信号再生回路 | |
JPH05120119A (ja) | アドレス変換装置 | |
JPH01241620A (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001003 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071102 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081102 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091102 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |