JPH05128241A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【目的】 水平，垂直両方向に高速メモリアクセス可能
な画像処理装置の提供を目的とする。 【構成】 水平方向に高速アクセス可能な第１の画像メ
モリ３と、垂直方向に高速アクセス可能な第２の画像メ
モリ５を備える。 【効果】 水平方向，垂直方向共に高速メモリアクセス
が可能となり、高速な画像処理装置を実現できる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は文字認識装置等の、原稿
画像を読み込み、読み込んだ画像をメモリに記憶し、記
憶した画像データを基に画像処理を行う画像処理装置に
関する。

【０００２】

【従来の技術】従来の画像処理装置は光電変換素子から
出力され、２値化回路によって２値化された電気信号を
バイトまたはワード単位にまとめて、光電変換素子の出
力順にイメージメモリに蓄え、画像処理時にイメージメ
モリにアクセスし画像データを得ていた。

【０００３】

【発明が解決しようとする課題】このような従来の技術
では、光電変換素子の主走査方向順の画像データを蓄え
る画像メモリを備えているのみであるから、光電変換素
子の主走査方向の画像処理（横線の長さを求める処理
等）と副走査方向の画像処理（縦線の長さを求める処理
等）ではメモリアクセスの回数に大きな差があるため、
副走査方向の画像処理は、主走査方向に比べ処理速度が
低下する課題を有していた。

【０００４】本発明は上記課題を解決するもので、主走
査，副走査共に同等の処理速度を有する高速の画像処理
装置の提供を目的とする。

【０００５】

【課題を解決するための手段】本発明は上記目的を達成
するために、光電変換素子の主走査方向順に画像データ
を記憶する第１のメモリと、光電変換素子の副走査方向
順に画像データを記憶する第２のメモリと、光電変換素
子から出力され２値化された画像データを横方向順の画
像データから縦方向順の画像データに変換するコンバー
ト部を備える。

【０００６】

【作用】本発明の上記した構成によって、光電変換素子
の主走査方向順および副走査方向順に画像データを格納
する２つの画像メモリを配してあるから、従来に比べメ
モリアクセス回数を減少でき、高速にアクセスできる。

【０００７】

【実施例】図１に本発明の画像処理装置のブロック図を
示す。１は光信号を電気信号に変換する光電変換素子、
２は光電変換素子１のアナログ出力信号を２値のディジ
タル信号に変換する２値化回路、３は２値化回路２の出
力信号をワード単位に格納する第１の画像メモリ（主メ
モリ）、４は画像メモリ１の画像データを入力し１６ワ
ードごとにデータの並びを縦横逆に変換する縦横変換
器、５は縦横変換された画像データを格納する第２の画
像メモリ（副メモリ）、６は２つの画像メモリのアドレ
スと制御信号をコントロールするメモリコントローラで
ある。

【０００８】基本的な処理の流れを以下に述べる。まず
原稿を読み込み光電変換素子１で光信号を電気信号に変
換する。光電変換素子１から得られるアナログ信号を２
値化回路２でディジタル信号に変換する。この操作で得
られたディジタル信号をワード単位で区切り第１の画像
メモリ３に順番に格納する。このようにして原稿の画像
データを光電変換素子１の出力順に画像メモリ第１の３
に格納する。その結果、第１の画像メモリ３には主走査
方向順の画像データが蓄えられることになる（図２
（ａ）参照）。次にメモリコントローラ６が第１の画像
メモリ３からデータを取り出し縦横変換器４に入力す
る。縦横変換器４はシリアル入力パラレル出力の１６ビ
ットシフトレジスタ１６個の組が２個で構成されている
ので、メモリコントローラ６は１６ワードの画像データ
を第１の画像メモリ３から取り出し縦横変換器４に入力
する。データの変換が行われた後、メモリコントローラ
６は縦横変換器４から１６ワードの画像データを取り出
し第２の画像メモリ５に入力する。このようにメモリコ
ントローラ６は１６ワード単位でデータの転送を行って
いるので、１種のＤＭＡと考えてよい。

【０００９】次に縦横変換器およびメモリコントローラ
の動作を説明する。説明しやすくするためデータの処理
単位をバイト（８ビット）とした場合の縦横変換器４の
構成図を図３に示す。説明中のｎ，ｍは図２で与えれる
値である。図２，図３を参照しながら説明すると、まず
メモリコントローラ６が第１の画像メモリ３からアドレ
ス１番地のバイトデータを読み出し縦横変換器４に入力
する。入力されたバイトデータは１組目の８個のシフト
レジスタのビット０の位置に蓄えられる。次にメモリコ
ントローラ６は第１の画像メモリ３からアドレスの（ｎ
＋１）番地のバイトデータを読み込み縦横変換器４に入
力する。入力された画像データはシフトレジスタのビッ
ト０の位置に格納され、ビット０の位置にあったデータ
はビット１の位置にシフトされる。この操作をアドレス
（７ｎ＋１）番地のバイトまで計８回繰り返す。つまり
最初にビット１の位置にあったデータがビット７の位置
に来るまで繰り返される。１組目のシフトレジスタにす
べてデータが満たされると、メモリコントローラ６は第
１の画像メモリ３のアドレス（８ｎ＋１）番地のバイト
データを２組目のシフトレジスタのビット０に格納す
る。以下２組目のシフトレジスタも１組目のシフトレジ
スタと同様にデータを格納する。２組目のシフトレジス
タにデータを格納すると同時にメモリコントローラ６に
１組目のシフトレジスタからデータを取り出し第２の画
像メモリ５に格納する。その手順は、まずシフトレジス
タ１のパラレル出力データを第２の画像メモリ５のアド
レス１番地に入力する。次にシフトレジスタ２の出力デ
ータを第２の画像メモリ５のアドレス（ｍ＋１）番地
に、シフトレジスタ３の出力データをアドレス（２ｍ＋
１）番地に入力し、８個のシフトレジスタの出力８バイ
トすべてを第２の画像メモリ５に入力する。このように
１組のシフトレジスタ群が第１の画像メモリ３からデー
タを受け取っているときに、他のシフトレジスタ群は第
２の画像メモリ５へデータを送出することを繰り返し、
第１の画像メモリ３の全データをデータの格納順を変え
て第２の画像メモリ５へ格納する。

【００１０】上記の操作で原稿の画像データの格納順が
異なる２つの画像メモリを得ることができる。この２つ
の画像メモリを使い分けることによって、従来に比べ画
像処理中の画像メモリのメモリアクセス回数が減少でき
る。例として１００ビットの縦線の長さを求める処理を
考える。従来例では等１の画像メモリしかアクセスでき
ないので、１００ビット＋両端２ビットの黒白判定のた
めに１０２回のメモリアクセスが必要であった。これに
対し、第２の画像メモリ５を使用すると８回のメモリア
クセスで１０２ビットの画像を得ることができる。この
ようにメモリアクセス回数のみで考えると１０倍以上の
高速化が図れる。

【００１１】このように本発明の実施例の画像処理装置
によれば、横方向の画像データを得るためには第１の画
像メモリ３を使用し、縦方向の画像データを得るために
は第２の画像メモリ５を使用しているので、従来の縦方
向の画像処理に要していたメモリアクセス回数を減少で
き、高速な画像処理が実現できる。

【００１２】

【発明の効果】以上の実施例から明らかなように本発明
によれば、画像処理装置にデータ格納順の異なる２つの
イメージメモリを備え、種々の画像処理に適した方のイ
メージメモリをアクセスしているので、従来に比べメモ
リアクセス回数が減少し、高速な画像処理装置を提供で
きる。

【図面の簡単な説明】

【図１】本発明の一実施例の画像処理装置の構成を示す
ブロック図

【図２】同装置における画像メモリアドレスと原稿画像
の対応図

【図３】同装置における縦横変換器の構成図

【符号の説明】

１ 光電変換素子 ２ ２値化回路 ３ 第１の画像メモリ ４ 縦横変換器 ５ 第２の画像メモリ ６ メモリコントローラ

Claims (1)

【特許請求の範囲】
1. 【請求項１】 原稿を光走査して得られる光信号を電気
   信号に変換する光電変換素子と、前記電気信号を２値の
   信号に変換する２値化回路と、前記２値信号を原稿原点
   から水平方向順に記憶する第１のメモリ部と、前記２値
   信号を原稿原点から垂直方向順に記憶する第２のメモリ
   部を備え、水平方向へのメモリアクセス時には前記第１
   のメモリ部を、垂直方向へのメモリアクセス時には前記
   第２メモリ部を選択するようにした画像処理装置。