JPH0134497B2 - - Google Patents
Info
- Publication number
- JPH0134497B2 JPH0134497B2 JP57194602A JP19460282A JPH0134497B2 JP H0134497 B2 JPH0134497 B2 JP H0134497B2 JP 57194602 A JP57194602 A JP 57194602A JP 19460282 A JP19460282 A JP 19460282A JP H0134497 B2 JPH0134497 B2 JP H0134497B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- data
- section
- buffer memory
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000015654 memory Effects 0.000 claims description 49
- 238000003672 processing method Methods 0.000 claims description 2
- 230000003287 optical effect Effects 0.000 claims 1
- 238000012545 processing Methods 0.000 description 35
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 8
- 230000006870 function Effects 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012805 post-processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Description
【発明の詳細な説明】
本発明はフアクシミリ送信機等の画像情報を符
号化する装置において、得られたデイジタル信号
に対し、雑音除去、整形等の処理を行ない、不必
要な情報の発生を抑える方式に関するものであ
る。
号化する装置において、得られたデイジタル信号
に対し、雑音除去、整形等の処理を行ない、不必
要な情報の発生を抑える方式に関するものであ
る。
フアクシミリ等の画像読取装置から得られるデ
イジタル信号には、通常、光電変換時の混入雑音
や空間的サンプリング操作が原因で、第１図ａお
よびｂに示すような「弧立点」、「ノツチ」と呼ば
れる雑音情報が混在している。
イジタル信号には、通常、光電変換時の混入雑音
や空間的サンプリング操作が原因で、第１図ａお
よびｂに示すような「弧立点」、「ノツチ」と呼ば
れる雑音情報が混在している。
これらの雑音を取り除く手法の一つとして、あ
る画素の周囲の画素の状態を判断することにより
その画素の持つ情報が雑音か否かを決定する方法
がある。例えば、画素情報が白黒２値でかつ、周
囲情報として対象画素を中心とした３×３個の画
素情報を用いる場合、第２図ａ〜ｄに示すような
周囲情報ではそれぞれ中央の画素情報を雑音と判
断し、その情報を除去する方法である。
る画素の周囲の画素の状態を判断することにより
その画素の持つ情報が雑音か否かを決定する方法
がある。例えば、画素情報が白黒２値でかつ、周
囲情報として対象画素を中心とした３×３個の画
素情報を用いる場合、第２図ａ〜ｄに示すような
周囲情報ではそれぞれ中央の画素情報を雑音と判
断し、その情報を除去する方法である。
しかし、この手法を実際に用いる場合には、読
み取られた全画素に対して前記の判断を行なわね
ばならず、処理部の負担が大きくなる欠点があつ
た。つまり、画像読取部から得られた白黒２値デ
ータを先づ各走査線毎にバツフアメモリに蓄え、
必要な走査線分のデータを蓄えた後、対象とする
画素毎にその周囲情報を処理部へ転送し、対象画
素を雑音とみなすか否かを予め設定された雑音と
判断する周囲情報と比較して決定し、雑音と判断
すればその画素情報を訂正する動作が必要とな
り、この動作を全画素に亘つて行なわねばならな
い。しかも、第２図に示したような３×３の周囲
情報を用いる場合でも、この周囲情報は28＝256
種あり、単に上述のような数種の周囲情報を対象
とした簡易な処理だけでなく、より高度の処理を
行なおうとすれば更に処理部の負担が増すことに
なる。
み取られた全画素に対して前記の判断を行なわね
ばならず、処理部の負担が大きくなる欠点があつ
た。つまり、画像読取部から得られた白黒２値デ
ータを先づ各走査線毎にバツフアメモリに蓄え、
必要な走査線分のデータを蓄えた後、対象とする
画素毎にその周囲情報を処理部へ転送し、対象画
素を雑音とみなすか否かを予め設定された雑音と
判断する周囲情報と比較して決定し、雑音と判断
すればその画素情報を訂正する動作が必要とな
り、この動作を全画素に亘つて行なわねばならな
い。しかも、第２図に示したような３×３の周囲
情報を用いる場合でも、この周囲情報は28＝256
種あり、単に上述のような数種の周囲情報を対象
とした簡易な処理だけでなく、より高度の処理を
行なおうとすれば更に処理部の負担が増すことに
なる。
本発明はこれらの欠点を除去するため、処理の
簡素化の障害となつていたバツフアメモリへの処
理部からのアクセス法に着目したもので、処理用
の作業メモリとして従来のアドレスアクセス方式
に替えて、メモリに蓄えられている内容でアクセ
スする（内容アドレツシング可能な）メモリ部
（以下連想メモリ部という。）を用いることを特徴
としている。
簡素化の障害となつていたバツフアメモリへの処
理部からのアクセス法に着目したもので、処理用
の作業メモリとして従来のアドレスアクセス方式
に替えて、メモリに蓄えられている内容でアクセ
スする（内容アドレツシング可能な）メモリ部
（以下連想メモリ部という。）を用いることを特徴
としている。
本発明で述べる連想メモリ部とは、一定のビツ
ト数を１ワードとして２値データを蓄積するとと
もに、検索・書込・読出の機能を有するもので、
通常のワードアドレスを外部から与えて検索等を
行なう機能とは別に、外部から与えられた検索デ
ータを基に、これと同じデータを蓄積している一
つまたは複数のワードのみを対象とした同時また
は個別書込（内容アドレツシングによる書込）機
能を有するものを指しており、具体例としては、 ●特願昭55―151195号 ●特願昭56―55342号 ●“Content Addressable Memory with
Parallel Write Facilities”、ESSCIRC
Digests of technical papers、p.92、1978 ●“AlKbit Associative Memory LSI”、The
14th Conference on Sclid State Divices、
Digests of technical papers、p.13、1982. 等に述べられている連想メモリを用いて実現でき
るものである。
ト数を１ワードとして２値データを蓄積するとと
もに、検索・書込・読出の機能を有するもので、
通常のワードアドレスを外部から与えて検索等を
行なう機能とは別に、外部から与えられた検索デ
ータを基に、これと同じデータを蓄積している一
つまたは複数のワードのみを対象とした同時また
は個別書込（内容アドレツシングによる書込）機
能を有するものを指しており、具体例としては、 ●特願昭55―151195号 ●特願昭56―55342号 ●“Content Addressable Memory with
Parallel Write Facilities”、ESSCIRC
Digests of technical papers、p.92、1978 ●“AlKbit Associative Memory LSI”、The
14th Conference on Sclid State Divices、
Digests of technical papers、p.13、1982. 等に述べられている連想メモリを用いて実現でき
るものである。
第３図は連想メモリ部の動作説明図で、第３図
ａのように、例えば、１ワードを６ビツトで構成
した連想メモリ部に２値データが蓄積されている
時、外部より検索データとして“011010”を、ま
た、書込データとして“110011”を指定して書込
動作を行なつた後では連想メモリ部の内容は第３
図ｂのように変更されるものである。
ａのように、例えば、１ワードを６ビツトで構成
した連想メモリ部に２値データが蓄積されている
時、外部より検索データとして“011010”を、ま
た、書込データとして“110011”を指定して書込
動作を行なつた後では連想メモリ部の内容は第３
図ｂのように変更されるものである。
第４図は本発明の一実施例の構成を示すブロツ
ク図であり、１は光電変換および得られた信号の
デイジタル化を行なう読取部、２は得られた２値
データを一時蓄え、必要に応じて外部に取り出す
ためのバツフアメモリ、３はデータの転送制御お
よびバツフアメモリ２を用いて処理を行なうため
の処理部、４は処理部３からの制御信号に基づい
てバツフアメモリ２とのデータ授受および内容ア
ドレツシングによる書込動作を行なう連想メモリ
部、５は雑音除去処理の対象とするパタンと処理
後のパタンの対応関係を設定しておく処理パタン
設定部である。
ク図であり、１は光電変換および得られた信号の
デイジタル化を行なう読取部、２は得られた２値
データを一時蓄え、必要に応じて外部に取り出す
ためのバツフアメモリ、３はデータの転送制御お
よびバツフアメモリ２を用いて処理を行なうため
の処理部、４は処理部３からの制御信号に基づい
てバツフアメモリ２とのデータ授受および内容ア
ドレツシングによる書込動作を行なう連想メモリ
部、５は雑音除去処理の対象とするパタンと処理
後のパタンの対応関係を設定しておく処理パタン
設定部である。
以下に、本発明による動作の一例として１ワー
ド12ビツトの連想メモリ部を用いて３×３の周囲
情報を用いた雑音除去処理方式を実現する場合に
ついて述べる。なお画素情報は２値とし、白を
“０”、黒を“１”として扱い、バツフアメモリ
（従来のアドレスアクセス方式とする）には３ラ
イン（走査線）分のメモリが用意されているもの
とする。
ド12ビツトの連想メモリ部を用いて３×３の周囲
情報を用いた雑音除去処理方式を実現する場合に
ついて述べる。なお画素情報は２値とし、白を
“０”、黒を“１”として扱い、バツフアメモリ
（従来のアドレスアクセス方式とする）には３ラ
イン（走査線）分のメモリが用意されているもの
とする。
第５図はこのバツフアメモリに画素情報が格納
された状態の一例を模式的に示したものであり、
各桝目が１つの画素情報（１ビツト）に対応する
ものとする。ただし各ラインの端の画素は処理の
対象としない（処理上固定的に白、または黒を割
りあてても良い）。いま、第５図に示される中央
のライン（Ｋ＋１）上の画素を対象として処理を
行なう場合を考える。
された状態の一例を模式的に示したものであり、
各桝目が１つの画素情報（１ビツト）に対応する
ものとする。ただし各ラインの端の画素は処理の
対象としない（処理上固定的に白、または黒を割
りあてても良い）。いま、第５図に示される中央
のライン（Ｋ＋１）上の画素を対象として処理を
行なう場合を考える。
まず、第５図に示したバツフアメモリの内容を
４画素×３ライン＝12ビツト毎を１ワードとして
第６図に示すように連想メモリ部へ転送する。連
想メモリ部の容量としてはバツフアメモリの内容
が全て収まるだけのものが用意されているものと
する（足りない場合は、バツフアメモリを複数ブ
ロツクに分割し、以下の動作を繰り返せばよいの
でここではこのように仮定する）。ここで処理と
して第２図ｂに示した周囲情報に基づく雑音除去
を考える。この周囲情報を表わす２進数の並びを
“001011000”とし、雑音とみなされた中央の黒画
素を除去した結果を“001001000”と表わすもの
とする。第４図の処理パタン設定部５にはこれら
の値が設定されている。
４画素×３ライン＝12ビツト毎を１ワードとして
第６図に示すように連想メモリ部へ転送する。連
想メモリ部の容量としてはバツフアメモリの内容
が全て収まるだけのものが用意されているものと
する（足りない場合は、バツフアメモリを複数ブ
ロツクに分割し、以下の動作を繰り返せばよいの
でここではこのように仮定する）。ここで処理と
して第２図ｂに示した周囲情報に基づく雑音除去
を考える。この周囲情報を表わす２進数の並びを
“001011000”とし、雑音とみなされた中央の黒画
素を除去した結果を“001001000”と表わすもの
とする。第４図の処理パタン設定部５にはこれら
の値が設定されている。
そこで、連想メモリ部へのアクセスデータ線お
よび書込データ線の下位３ビツトをマスクしたう
えで処理パタン設定部に設定された値をもとに
“001011000×××”（×は任意）をアクセスデー
タ（内容アドレツシング）として“001001000×
××”を書き込む。これにより連想メモリ部内に
おいて、その内容が“001011000×××”であつ
たワードデータは全て“001001000×××”に変
更され、B2，B6，……，B2+4o，……を対象とし
て第２図ｂの周囲情報に基づいた雑音除去処理が
成される。続いてアクセスデータ線および書込デ
ータ線の下位３ビツトのマスクを除くと共に、今
度は上位３ビツトをマスクし、アクセスデータお
よび書込データを３ビツト分下位へシフトし書込
を行なう。これでB3，B7，……，B3+4o，……を
対象とした雑音除去処理も実行される。以上の動
作の後、得られた連想メモリ部内のデータを一
旦、バツフアメモリに移し、改めて第７図に示す
ように連想メモリ部へ転送する。この後、連想メ
モリ部に対し、上記と同じ書込動作を行なうこと
により、B4，B5，……，B4+4o，B5+4o，……を
対象とした処理が実行される。再び連想メモリ部
内のデータをバツフアメモリに転送することによ
り、走査線Ｋ＋１上の全画素に亘つて雑音除去処
理の成された結果の画素情報をバツフアメモリ上
に得ることができる。
よび書込データ線の下位３ビツトをマスクしたう
えで処理パタン設定部に設定された値をもとに
“001011000×××”（×は任意）をアクセスデー
タ（内容アドレツシング）として“001001000×
××”を書き込む。これにより連想メモリ部内に
おいて、その内容が“001011000×××”であつ
たワードデータは全て“001001000×××”に変
更され、B2，B6，……，B2+4o，……を対象とし
て第２図ｂの周囲情報に基づいた雑音除去処理が
成される。続いてアクセスデータ線および書込デ
ータ線の下位３ビツトのマスクを除くと共に、今
度は上位３ビツトをマスクし、アクセスデータお
よび書込データを３ビツト分下位へシフトし書込
を行なう。これでB3，B7，……，B3+4o，……を
対象とした雑音除去処理も実行される。以上の動
作の後、得られた連想メモリ部内のデータを一
旦、バツフアメモリに移し、改めて第７図に示す
ように連想メモリ部へ転送する。この後、連想メ
モリ部に対し、上記と同じ書込動作を行なうこと
により、B4，B5，……，B4+4o，B5+4o，……を
対象とした処理が実行される。再び連想メモリ部
内のデータをバツフアメモリに転送することによ
り、走査線Ｋ＋１上の全画素に亘つて雑音除去処
理の成された結果の画素情報をバツフアメモリ上
に得ることができる。
なお、第２図ｂ以外の周囲情報に対する雑音除
去処理も同時に行なう場合には、第８図に示すよ
うに、各処理対象パタンと処理後のパタンの対応
表を第４図の処理パタン設定部５に設定してお
き、上記連想メモリへの書込時にこれらの値に基
いたアドレスデータ（処理対象パタンに対応）、
書込データ（処理後パタンに対応）を順次設定
し、書込動作を連続して行うだけでよい。第８図
では第２図ａ〜ｄに示した４種のパタンの場合を
示した。また、上記の説明では３×３画素の周囲
情報による雑音除去を例にしたが周囲情報の範囲
はもつと大きくてもまた正方でなくても良く、さ
らに、雑音除去ばかりでなく、アドレスデータと
書込データを予め用意しておけばこれらのデータ
を用いるだけでより複雑な処理、例えば図形の細
め／太め処理を実行させることも可能である。
去処理も同時に行なう場合には、第８図に示すよ
うに、各処理対象パタンと処理後のパタンの対応
表を第４図の処理パタン設定部５に設定してお
き、上記連想メモリへの書込時にこれらの値に基
いたアドレスデータ（処理対象パタンに対応）、
書込データ（処理後パタンに対応）を順次設定
し、書込動作を連続して行うだけでよい。第８図
では第２図ａ〜ｄに示した４種のパタンの場合を
示した。また、上記の説明では３×３画素の周囲
情報による雑音除去を例にしたが周囲情報の範囲
はもつと大きくてもまた正方でなくても良く、さ
らに、雑音除去ばかりでなく、アドレスデータと
書込データを予め用意しておけばこれらのデータ
を用いるだけでより複雑な処理、例えば図形の細
め／太め処理を実行させることも可能である。
さらに、上記説明では一走査線上の全ての画素
に対して均一な処理を簡易に行なうためバツフア
メモリとは別に、作業用メモリとして連想メモリ
部を用いる場合を設定したが、画素の一部に対し
てのみ、あるいは処理を行なう画素に従属関係が
ある場合等には、バツフアメモリそのものに連想
メモリ部を用いても同様の動作で同じ効果を得る
ことができる。
に対して均一な処理を簡易に行なうためバツフア
メモリとは別に、作業用メモリとして連想メモリ
部を用いる場合を設定したが、画素の一部に対し
てのみ、あるいは処理を行なう画素に従属関係が
ある場合等には、バツフアメモリそのものに連想
メモリ部を用いても同様の動作で同じ効果を得る
ことができる。
以上述べたように、従来は全画素に亘つて処理
対象パタンとの比較を行ない必要ならばデータの
変更を行なつていたものが、本発明によれば、連
想メモリの内容アドレツシング機能を用いること
により、処理の対象とするパタンの個数回の書込
動作のみで実現できるため、この種の処理の高速
化を実現できると共に、この種の処理をフアーム
ウエア化して画像入力装置に組込んだ高機能入力
装置を容易に実現できる利点がある。
対象パタンとの比較を行ない必要ならばデータの
変更を行なつていたものが、本発明によれば、連
想メモリの内容アドレツシング機能を用いること
により、処理の対象とするパタンの個数回の書込
動作のみで実現できるため、この種の処理の高速
化を実現できると共に、この種の処理をフアーム
ウエア化して画像入力装置に組込んだ高機能入力
装置を容易に実現できる利点がある。
第１図は従来の画像読取部で発生する雑音の模
式図、第２図は３×３画素の周囲情報の一例を示
す図、第３図は本発明に使用する連想メモリ部の
動作説明図、第４図は本発明の一実施例の構成を
示すブロツク図、第５図はバツフアメモリ画素情
報が格納された状態の一例を示す模式図、第６図
及び第７図は連想メモリ部の記憶内容の模式図、
第８図は処理パタンの対応表の一例を示す図であ
る。 １……読取部、２……バツフアメモリ、３……
処理部、４……連想メモリ部、５……処理パタン
設定部。
式図、第２図は３×３画素の周囲情報の一例を示
す図、第３図は本発明に使用する連想メモリ部の
動作説明図、第４図は本発明の一実施例の構成を
示すブロツク図、第５図はバツフアメモリ画素情
報が格納された状態の一例を示す模式図、第６図
及び第７図は連想メモリ部の記憶内容の模式図、
第８図は処理パタンの対応表の一例を示す図であ
る。 １……読取部、２……バツフアメモリ、３……
処理部、４……連想メモリ部、５……処理パタン
設定部。
Claims (1)
- １ 光信号を電気信号に変換し、その電気信号を
デイジタル化する読取部と、そのデイジタル化さ
れた信号を一時蓄積するバツフアメモリと、外部
から与えられた検索データと同一のデータを格納
しているエリアのみにアクセスできるメモリ部と
を備え、前記バツフアメモリに蓄積された信号を
前記メモリ部へ転送し、前記外部から与えられた
検索データと同一のデータを格納しているエリア
を他の指定したデータに書きかえ、その後前記メ
モリ部内の信号を前記バツフアメモリへ転送する
ことを特徴とする画像信号処理方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194602A JPS5985184A (ja) | 1982-11-08 | 1982-11-08 | 画像信号処理方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57194602A JPS5985184A (ja) | 1982-11-08 | 1982-11-08 | 画像信号処理方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5985184A JPS5985184A (ja) | 1984-05-17 |
| JPH0134497B2 true JPH0134497B2 (ja) | 1989-07-19 |
Family
ID=16327272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57194602A Granted JPS5985184A (ja) | 1982-11-08 | 1982-11-08 | 画像信号処理方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5985184A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5593060B2 (ja) | 2009-11-26 | 2014-09-17 | 株式会社メガチップス | 画像処理装置、および画像処理装置の動作方法 |
| SE1550842A1 (sv) | 2015-06-17 | 2016-09-27 | Inventech Europe Ab | Device and method for controlling the fixation of an in-line thread treatment |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125712A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Picture coder |
-
1982
- 1982-11-08 JP JP57194602A patent/JPS5985184A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS53125712A (en) * | 1977-04-08 | 1978-11-02 | Nec Corp | Picture coder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5985184A (ja) | 1984-05-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4495575A (en) | Information processing apparatus for virtual storage control system | |
| US4703512A (en) | Pattern outline tracking method and apparatus | |
| US4051457A (en) | System for generating a character pattern | |
| US4551769A (en) | Picture image processing magnetic disc controlling method and apparatus therefor | |
| JPH0134497B2 (ja) | ||
| JPS59135579A (ja) | パタ−ンの輪郭追跡方法 | |
| JP2709356B2 (ja) | 画像処理方法 | |
| US5319794A (en) | Device for high-speed processing of information frames | |
| JP2570815B2 (ja) | 光学式文字認識装置 | |
| US5910794A (en) | Method and apparatus for storing and rotating bit patterns | |
| JPS5922994B2 (ja) | 文字認識装置における輪郭線追跡装置 | |
| JPH06251133A (ja) | 画像データアクセス装置 | |
| JP3011297B2 (ja) | 高速画像処理装置 | |
| JPS63142964A (ja) | イメ−ジ入力装置 | |
| KR950035285A (ko) | 데이타 관리 장치 | |
| JP3162159B2 (ja) | 画像処理装置 | |
| JP2910295B2 (ja) | 輪郭情報抽出装置 | |
| JPS641827B2 (ja) | ||
| JPH0757079A (ja) | 画像処理装置の網点化処理回路 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPH07210666A (ja) | 画像形成装置 | |
| JPS61198343A (ja) | 画像メモリのアクセス制御回路 | |
| JPH02282867A (ja) | 画像処理装置 | |
| JPS62150447A (ja) | 画像デ−タ記憶制御装置 | |
| JPH04306746A (ja) | 記憶装置の記憶素子アクセス方式 |