JPS5922994B2 - 文字認識装置における輪郭線追跡装置 - Google Patents

Description

【発明の詳細な説明】 この発明は光学的文字読取装置の文字認識装置において
文字の特徴を表わす文字図形パターンの輪郭線を追跡す
るための装置に関する。

文字認識装置においてスキャナにより読取られた読取信
号は行列桝目の二次元パターンを持つメモリ内に格納さ
れ、この二次元メモリの記憶内容から種々の特徴抽出が
行なわれる。

上記二次元メモリに格納された入力文字パターンは二次
元座標の行列桝目に文字図形の白黒に対応した二値信号
、例えば゛０”信号ｂ”信号の記憶内容として保持され
、例えば一行ずつのラスタスキヤニングによつて出力情
報として取出される。

しかしながら水平垂直の全ピツトのラスタスキヤニング
によつて得られる出力情報では文字輪郭線に沿つた順で
の情報が得られない。この発明は文字の形を記憶内容の
文字図形パターンの輪郭としてとらえる際に好適な改良
された輪郭線追跡装置を提供することを目的としている
。

またこの発明の別の目的は、制御回路を簡素化し、文字
図形の輪郭として白地或いは黒地のいずれを着目するか
を後段の認識部に対応して容易に選択変更できるような
互換性を持つた追跡装置を提供することである。すなわ
ちこの発明の輪郭線追跡装置においては、入力文字図形
が格納される二次元メモリと、着目点のアドレスおよび
該アドレスからの移動方向の入力コード信号とを受けた
ときに着目点のアドレスに隣接する次の着目点のアドレ
スにつき上記二次元メモリをアクセスするアドレス制御
器と、上記二次元メモリからの出力信号の内容に応じて
文字図形パターンの文字線（黒地）と背景（白地）との
境界の白又は黒地を文字線に沿つて追跡するように上記
アドレス制御器に次の着目点のアドレスを定めるための
出力信号を与える輪郭線追跡回路と、上記アドレス制御
器に二次元メモリをラスタスキヤンするためのスキヤニ
ング信号を与え上記追跡回路が特定の出力信号の状態に
応じて追跡開始点検出信号を発したときに上記スキヤニ
ング信号を停止する制御器と、上記追跡開始点検出信号
に基づいて該追跡開始点のアドレスを記憶し上記アドレ
ス制御器がその後同一アドレスを出力したときに上記制
御器から上記スキヤニング信号を出力させるモード切換
指令回路とを備え、上記追跡開始点検出信号が得られる
までの間は上記ラスタスキヤニング信号により上記二次
元メモリを走査し、追跡開始点検出信号が得られたのち
該追跡開始点のアドレスと同じアドレスがアドレス１ｈ
Ｉ卿器から出力されるまでの間について上記追跡回路に
より二次元メモリをアクセス制御して文字図形の輪郭線
追跡動作を行なうようにした文字認識装置における輪郭
線追跡装置において、上記二次元メモリは、格納された
入力文字図形についてアクセスされた着目点毎に該着目
点のアドレスおよび該着目点とそれに隣接する複数の点
の信号状態を含む複数個の出力信号を順次出力する第１
の二次元メモリからなり、該第１の二次元メモリとは別
に該第１の二次元メモリとアドレスが連動しアクセスさ
れたときに上記着目点のアドレスと同じアドレスにて書
込読取可能な着目点アドレス登録用の第２の二次元メモ
リを備え、上記追跡回路は、上記第１の二次元メモリか
らの上記アクセスされた着目点に関する複数個の出力信
号の内容と１回前のアクセス時の着目点から当該着目点
への移動方向のコード信号との組合せに応じて当該着目
点のアドレスと次のアクセス点への移動方向のコード信
号とを出力する追跡制御器と、該追跡制御器の出力を１
回分のアクセスにつきラツチして該追跡制御器に上記１
回前のアクセス時の着目点から当該着目点への移動方向
のコード信号を与えるラツチ回路とを有し、さらに必要
に応じて上記第２の二次元メモリの読出出力アドレスを
上記第１の二次元メモリの読出出力アドレスと照合して
これらが不一致の場合に限り上記輪郭線追従動作を行な
わしめるようにしてなるものである。

次にこの発明を図示の実施例と共に詳述すれば、第１図
は入力文字図形が格納されている二次元メモリのピツト
を縦軸１、横軸ｊの二次元座標で示した説明図で着目点
を第２図のようにＣ点としたときそのアドレスを（１，
Ｊ）、着目点（Ｏの上下左右の各隣接点（Ｕ）（１）（
ＬＸＩＯのアドレスを各々（１＋１，ｊ）（１−１，ｊ
）（１，ｊ−１）（１，ｊ＋１）として示してある。

また第３図は着目点（Ｏについてそこからの着目点の移
動方向とそれに対応するコード信号（１０）（００）（
１１）（０１）とを示した説明図、第４図はこの発明の
一実施例に係る輪郭線追跡装置の構成を示すプロツク図
である。第４図において１は入力文字図形が二次元パタ
ーンで格納されている第１の二次元メモリで、アドレス
毎にアクセスされたときそのアドレスの着目点Ｃ（１，
ｊ）と、それを中心に上下左右の各隣接点の出力、すな
わちＣ，Ｕ，Ｄ，Ｌ，Ｒの５つの点の２値出力が取出さ
れるようになつている。

該第１の二次元メモリには入力文字図形のパターンの白
地と黒地（文字線）とに対応する各ピツトが例えば白地
に対する゛０７信号と黒地に対する゛１”信号とに分け
られて格納されており、従つて上記５つの２値出力は６
ｒ６０″信号の組合せとして出力されることになる。２
は第１の二次元メモリ１とアドレスが連動して動作する
同一サイズの第２の二次元メモリで、既に追跡した点を
登録するためのものであり、第４図の例ではその出力が
追跡の重複を防止するために第１の二次元メモリの出力
との照合に利用されている。

３は第１および第２の二次元メモリのアクセスのための
アドレス制御をするアドレス制御器で、各部の制御信号
を発生する制御器？の制御指令によつてラスタスキヤニ
ングモードと追跡動作モードとの各々のアドレス制御を
行なう。

４は輪郭線追跡動作モード用のアルゴリズムが格納され
ている例えばリードオンメモリ（ＲＯＭ〕からなる追跡
制御器で、設定格納されたアルゴリズムに従って第１の
二次元メモリからの５つの２値出力の状態および前回ア
クセス時の着目点からの移動方向とに基づいて次のアク
セスのための着目点の移動方向を第３図に示すようなコ
ード信号として出力する。

この追跡制御器４には１回分のアクセスにつきその出力
をラツチして追跡制御器４に上記前回アクセス時の着目
点からの移動方向のコード信号を入力するラツチ回路５
が接続されている。６は追跡動作モードの開始点のアド
レス、すなわちラスタスキヤニングモードから追跡動作
モードに切換つたときの第１および第２の二次元メモリ
のアドレスを保持し、制御器Ｔにこれを与えて同一アド
レスがその埃メモリから出力されたときに追跡動作モー
ドをラスタスキャニングモードに切換える動作を制御器
Ｔに行なわせるための例えばラツチ回路からなる追跡終
了判定用記憶器である。

上述の回路構成において、先ず始めに二次元メ七り１の
左上隅のピツトから右方向へ水平に走査しこれを順次下
の行へと走査するラスタスキヤニング動作を制御器Ｔか
らの制御信号（Ａｃ）によりアドレス制御器３を介して
行なう。

このラスタスキヤニングモードで二次元メモリ１から順
次取出される出力の５つの２値信号の関係が特定の条件
に当て嵌まるものとなつたとき追跡制御器４からモード
切換用の追跡動作開始指令信号（Ｓ）が制御器７に発せ
られ、これによりラスタスキヤニングモードから輪郭線
追跡動作モードに回路が切換る。上記追跡動作開始点の
条件は、着目点の移動の進行方向に関して左側に文字線
（黒地）を見ながら黒地になる直前の白地へと着目点を
移動させる場合、文字図形パターンの外側輪郭線につい
てと、例えば閉ループを画く文字図形パターンの内側輪
郭線についてとで以下の１式および２式の通りとなる。
すなわち二次元メモリ１の出力をそのアドレスで表現し
、出力が白地（゛０’’信号）に対応する場合を（）、
黒地（゛丁’信号）に対応する場合を（）で示せば、外
側輪郭線については、 内側輪郭線については、 但し（１）（２）式においてｒは第２の二次元メモリ２
の同じアドレス（Ｉ，ｊ）の出力信号が゜゜０’’信号
であることを意味し、これが前述した照合動作となるわ
けである。

尚、上記の（１Ｘ２）式をＣ，Ｕ，Ｄ，Ｌ，Ｒで示せぱ
、これら（貞Ｚ）式から容易に判るように、外側輪郭線
の場合の追跡動作の開始は、ラスタスキヤニングモード
で移動してきた着目点の直下の点が゛１’’（黒地）で
、自身を含めて左、右の各点が゛ｏ”（白地）のときに
行なわれ、また内側輪郭線の場合は、直上および左の隣
接点が゜゜１”で、自身を含めて下および右の各点が゛
゛ｏ”のとき開始される。

上記追跡動作開始点の検出により追跡制御器４は制御器
７に対してラスタスキヤニングモードを追跡動作モード
に切換えるための指令信号（Ｓ）を与えると共に、次の
着目点への移動方向を示す初期コード信号をアドレス制
御器３およびラツチ回路５へ出力する。この初期方向コ
ード信号は…式については「ＩＮであり、（２）式につ
いては「０Ｉ」であつてその意味する方向は第３図の通
りである。上記指令信号（Ｓ）を受けた制御器７は前記
追跡動作開始点のアドレスをアドレス制御器３から記憶
器６に取込ませ、その後同一アドレスがアドレス制御器
３から出力されるまで保持させる。上記初期方向コード
信号を入力されたアドレス制御器３は、上記追跡作動開
始点から該コード信号により定まる次の移動点のアドレ
スを出力してこれにより第１および第２の二次元メモリ
１，２をアクセスする。

上記のようにして追跡動作開始点から１回移動するとそ
の点から第５図に示す内容を持つＲＯＭ等からなる追跡
制御器４の出力で第１と第２の二次元メモリ１，２がア
ドレス匍購器３を介して順次アドレス制御される。

すなわち第５図は、（１）（２）式に対応して着目点の
移動の進行方向の左側に黒地を見ながら黒地にかわる直
前の白地を追跡する場合のコードを示す図表で［１］は
黒地を、 「ｏ」は白地を示し、「１０」 「００」
［１１」 ［０１」は各々上下左右方向のコード信号、
（ＩＮ）は直前の着目点から当該着目点に移動してきた
方向のコード入力すなわちラツチ回路５の出力、（０Ｕ
Ｔ）は出力としての次の着目点への移動方向のコード信
号、（Ｃ）（転）Ｉ）（０（Ｂ）は第１の二次元メモリ
１の出力で各々当該着目点とその上下左右の隣接点の信
号出力を示す。

第５図にお９）て、前の着目点からの移動方向毎に欄が
区分けされており、各欄の最土列は各々移動してきた方
向へ戻るコード、すなわち１ピツトのみの白地は追跡し
ないという進入禁止コードを意味する。今、第６図に示
す第１の二次元メモＩ川内の記憶内容について回路の動
作を第４図および第５図と共に説明すれば以下の通りで
ある。第６図において縦軸は前述１の座標を、横軸は前
述ｊの座標を各々示し、第１の二次元メモＩ川の各ピツ
トがアドレス（１，ｊ）と共にＰ（１，ｊ）で表現され
得るようになつており、制御器７によりアドレス匍脚器
３を介して行なわれる最初のラスタスキヤニングの開始
点がＰ（１，１）で示されている。また第６図では各ア
ドレスにつき白丸は″０”信号（白地）、黒丸は６１１
信号（黒地）の記憶内容を持つことを意味している。す
なわち制御器７によるラスタスキヤニングは第１の二次
元メモリ１の左上隅の点Ｐ（１，１）からＰ（１，２）
，Ｐ（１，３）の如くｉ＝１の列についてｊ−１，２，
３・・・ｎを順次走査し、１＝１の列の次はｉ＝２の列
について同様に走査し、この間各アドレスの記憶内容は
６０゛信号として出力されて第２の二次元メモリ２に書
込まれ、同時にアクセスされたアドレスとその上下左右
のアドレスとの記憶内容の組合せが追跡制御器４により
（１）式の関係を持つか否かチエツクされている。

ラスタスキヤニングによるアクセスがＰ（３，５）に達
すると、このＰ（３，５）では（０点に相当するＰ（２
，５）が６０１，（Ｄ）点に相当するＰ（４，５）力げ
１″，（０点に相当するＰ（３，４）が６０″，８点に
相当するＰ（３，６）が″０−そして（Ｃ）点に相当す
る自身Ｐ（３，５）が１０１であるから、第２の二次元
メモリの当該アドレス（３，５）の点（ｒ）が６０″で
あれば（１）式の関係が成立ち、従つてこのＰ（３，５
）が追跡動作開始点となる。このＰ（３，５）は前述し
たように追跡制御器４によつて検出され、該追跡制御器
４は、これによつて制御器７に指令信号（Ｓ）を発して
そのラスタスキヤニングモードを停止させて輪郭線追跡
動作モードに入らせると共に記憶器６にアドレス（３，
５）を取込ませ、さらに出力（０ＵＴ）として初期方向
コード１１を出力する。この出力コード１１はラツチ回
路５に入力されて１回分のアクセスにつき保持されると
共にアドレス制御器３に入力されて該アドレス制御器３
にＰ（３，５）から１１の方向へ１ビツト移動した次の
アドレスを出力するための情報を与える。

従つてアドレス制御器３は、前述モード切換の後に入力
コード１１を受けとつて前回アドレス（３，５）と入力
コード１１とから次のアドレス（３，４）を出力し、こ
れによつて二次元メモリ１，２のアドレス（３，４）が
アクセスされる。第６図上では開始点Ｐ（３，５）の次
に着目点がＰ（３，４）に移動することになり、このＰ
（３，４）について同様にＣ，Ｕ，Ｄ，Ｌ，Ｒの５つの
記憶内容が二次元メモリ１から出力され、この５つの記
憶内容と前回の移動方向すなわちラツチ回路５に保持さ
れていたコード１１とが追跡制御器４に入力される。図
例の場合、（Ｏ点に相当するＰ（３，４）は６０”、（
５）点に相当するＰ（２，４）は６０１、（自）点に相
当するＰ（４，４）ば０−（Ｌ）点に相当するＰ（３，
３）は１０−（１０点に相当するＰ（３，５）は″Ｏ−
そして入力コード（Ｎ）は１１であるから、第５図の力
のコードで出力方向コード（００）が追跡制御器４から
出力され、同様の動作で次のアクセスにより着目点がＰ
（４，４）に下がる。以下順次同様にして第５図の二の
コードでＰ（４，３）へ、力のコードでＰ（５，３）へ
、ハのコードでＰ（６，３）そしてＰ（７，３）へ、口
のコードとホの進入禁止コードと力のコードでＰ（８，
３）へ、ハのコードでＰ（９，３）へ、のように第６図
中に矢印で示した如くメモリ内の″ｒの記憶内容をもつ
ビツトに隣接したすぐ外側の″０″のビツトを順次追跡
する。このようにして輪郭を一周してきた着目点がＰ（
３，６）からのコードでＰ（３，５）に達すると、制御
器７にてチエツクしていたアドレス制御器３の出力アド
レスと記憶器６の保持アドレスとが共に（３，５）とな
つて一致し、これにより制御器７がＰ（３，５）の点か
ら再びスキヤニングモードにて走査を行なう。この走査
において、先の追跡動作で記憶内容が第２の二次元メモ
リ２に登録された各アドレス点以外に゛丁゛の内容をも
つビツトの存否が検索され、そのようなＴ”の点があつ
た場合には同様にして輪郭線追跡動作が行なわれ、かく
して二次元メモリ１の全てのアドレスが走査・追跡され
るわけである。以上の実施例の説明では黒地になる直前
の白地を追跡する例について述べたが、この発明では追
跡制御器４のＲＯＭの格納内容の変更だけで白地から黒
地になつた直後の黒地を追跡する方法に容易に変更可能
であり、後段の認識部の仕様に合わせていずれかを簡単
に選択し得るものである。

この黒地追跡の場合は、黒地の文字線そのものの外郭を
追跡することになるから上述白地追跡の場合に比べて１
ビツトずつ細目に追跡することになり、黒地が１ビツト
でつながつている部分は分離されることになる。黒地追
跡の場合の（均式に対応するノ開始条件と（２）式に対
応する開始条件は下記（６式および団式に各々初期方向
コードと共に示され、また第５図に対応するコードは第
７図に示されている。

Ｃ−Ｄ−［・Ｄ・７＝１（初期方向コード「００Ｕ）・
・・（０ｃ−百・Ｕ−Ｌ・７＝１（初期方同コード巨０
ｊ）・・・団以上述べた如くこの発明によれば二次元メ
モリの格納文字図形パターンを該文字図形パターン以外
のアドレスにつき高速のラスタスキヤニングで走査し、
文字図形パターンのみについてその輪郭を着目点とその
複数の隣接点の記憶内容の組合せによる方向コードによ
つて順次追跡するから、複雑な計算処理を経ることなく
コードの検索という高速化および回路の簡素化の可能な
方式で実現でき、しかも着目点を白地或いは黒地のいず
れでも追跡できるという互換性を持ち、従つて後段の認
識部の仕様に容易に適応できると共に複雑な制御回路を
用いずに確実な輪郭線の追従が果されるものである。

【図面の簡単な説明】

第１図は二次元メモリのアドレスをｉ−ｊ直角二次元座
標で示した説明図、第２図は着目点とその上下左右の隣
接点を示す二次元メモリの説明図、第３図は着目点から
の移動方向とそのコード信号を示す説明図、第４図はこ
の発明の一実施例に係る輪郭線追跡装置の構成を示すプ
ロツク図、第５図はこの発明の追跡制御器の一実施例に
係る入出力コードを示す図表、第６図は二次元メモリ内
の記憶された文字図形パターンの一例とその追跡の軌跡
を模式化して示した二次元パターンの説明図、第７図は
この発明の追跡制御器の別の実施例に係る入出力コード
を示す図表である。 第４図において、１は第１の二次元メモリ、２は第２の
二次元メモリ、３はアドレス制御器、４は追跡制御器、
５はラツチ回路、６は追跡終了判定用記憶器、７は制御
器である。

Claims (1)

【特許請求の範囲】
1. １ 入力文字図形が格納される二次元メモリと、着目点
   のアドレスおよび該アドレスからの移動方向の入力コー
   ド信号とを受けたときに上記着目点のアドレスに隣接す
   る次の着目点のアドレスにつき上記二次元メモリをアク
   セスするアドレス制御器と、上記二次元メモリからの出
   力信号に対応して上記アドレス制御器に次のアドレス点
   を定めるための出力信号を与える輪郭線追跡回路と、上
   記アドレス制御器に二次元メモリをラスタスキャンする
   ためのスキャニング信号を与え、上記追跡回路が追跡開
   始点検出信号を発したときに上記スキャニング信号を停
   止する制御器と、上記追跡開始点検出信号に基づいて該
   追跡開始点のアドレスを記憶し上記アドレス制御器がそ
   の後同一アドレスを出力したときに上記制御器から上記
   スキャニング信号を出力させるモード切換指令回路とを
   備え、上記追跡開始点検出信号が得られるまでの間は上
   記ラスタスキャニング信号により上記二次元メモリを走
   査し、追跡開始点検出信号が得られたのち該追跡開始点
   のアドレスと同じアドレスがアドレス制御器から出力さ
   れるまでの間について上記追跡回路により二次元メモリ
   をアクセス制御して輪郭線追跡動作を行なうようにした
   文字認識装置における輪郭線追跡装置において、上記二
   次元メモリは、格納された入力文字図形についてアクセ
   スされた着目点毎に該着目点のアドレスおよび該着目点
   とそれに隣接する複数の点の信号状態を含む複数個の出
   力信号を順次出力する第１の二次元メモリからなり、該
   第１の二次元メモリとは別に該第１の二次元メモリとア
   ドレスが連動しアクセスされたときに上記着目点のアド
   レスと同じアドレスにて書込続出可能な着目点アドレス
   登録用の第２の二次元メモリを備え、上記追跡回路は、
   上記第１の二次元メモリからの上記アクセスされた着目
   点に関する複数個の出力信号の内容と１回前のアクセス
   時の着目点から当該着目点への移動方向のコード信号と
   の組合せに応じて当該着目点のアドレスと次のアクセス
   点への移動方向のコード信号とを出力する追跡制御器と
   、該追跡制御器の出力を１回分のアクセスにつきラッチ
   して該追跡制御器に上記１回前のアクセス時の着目点か
   ら当該着目点への移動方向のコード信号を与えるラッチ
   回路とを有してなることを特徴とする輪郭線追跡装置。