JPS5936796B2 - 法線方向抽出装置 - Google Patents

Description

【発明の詳細な説明】 この発明は光学的文字読取装置の文字認識装置において
文字の特徴を表わす１つの情報としての文字輪郭線の追
跡における着目点に付随する法線の方向を抽出するため
の装置に関する。

文字認識装置においてスキャナにより読取られた読取信
号は二次メモリ内に格納され、この二次元メモリの記憶
内容から種々の特徴抽出が行なわれる。

上記二次元メモリに格納された記憶内容の文字図形パタ
ーンをその輪郭線に沿つて追跡し、輪郭線の曲りなど、
追跡の各着目点に付随する輪郭線の法線の方向等を特徴
としての法線の方向等を特徴として文字の形状の判別に
利用する。

例えば追跡輪郭をある条件で切断した場合、その部分輪
郭が直線のときは、その法線方向を表わすベクトルの和
が一方向となる。また、部分輪郭が湾曲して、いればそ
の法線方向を表わすベクトルは多数の方向に分散する。
特に追跡輪郭が円のような閉ループの場合その法線方向
は全方向に分散することとなる。従つてその総和として
のベクトルは零となる。このように追跡輪郭の法線を求
めることにより文字図形の形状を判別するための情報を
得ることが可能となる。しかしながら従来は上記法線方
向の抽出を、追跡の各着目点の座標から計算しなければ
ならず、この計算処理に時間を要し、従つて高速の文字
認識処理は望むべくもなかつたのが実情であつた。この
発明は、着目点間の輪郭線の法線方向を、各着目点の座
標から計算せずに、着目点の移動の状態に基づいて予じ
め記憶器内に格納されたコード化情報のうちから選びだ
して決定することにより、計算動作を省略して高速動作
可能な構成の簡素な法線方向抽出装置を提供することを
目的とし、さらに、輪郭線の追跡方式の変更に対しても
容易に追従可能な装置を提供することを目的としている
０すな゛わちこの発明の文字認識装置における輪郭線の
着目点に付随した法線の方向を抽出するための装置にお
いては、光学スキヤナ等によつて読取られ二次元メモリ
に格納されている入力文字図形の輪郭線を該メモリのア
ドレス毎に着目点を移動させつつ追跡すると共に各着目
点毎に次の着目点への移動方向を内容として含む方向コ
ード信号を出力する追跡回路と、着目点の移動の度毎に
アクセスされ前回の着目点移動による前回アクセス時の
自身の出力コード信号と次の着目点への移動時の上記方
向コード信号とを内容に含む入力アドレスコード信号に
よつてアクセスされたときに該入力アドレスコード信号
の内容に対芯して予じめ定められた信号内容を持つ前記
出力コード信号および法線方向出力コード信号を出力す
る二次元アドレス領域を備えた記憶器と、該記憶器の上
記出力コード信号を上記アクセスの度毎に１回保持して
上記入力アドレスコード信号の一部とするラツチ回路と
を備え、上記追跡回路による着目点の移動の方向コード
信号を遂次入力してその移動方向に対応する法線の方向
を上記法線方向コード信号として取出すようにしてなる
ものである。

この発明を実施例図面と共に詳述すれば以下の通りであ
る。

図面はこの発明の一実施例を説明するためのもので、第
１図は入力文字図形が格納されている二次元メモリのビ
ツトを縦軸１，横軸ｊの二次元座標で示した説明図で着
目点を第２図のようにＣ点としたときそのアドレスを（
１，ｊ）、着目点Ｃの上下左右の各隣接点Ｕ，Ｄ，Ｌ，
Ｒのアドレスを各々（１＋１，ｊ）（１−１，ｊ）（１
，ｊ−１）（１，ｊ＋１）として示してある。

また第３図は着目点Ｃについてそこからの着目点の移動
方向とそれに対応する方向コード信号「００」［０１」
「１０］ 「１１」とを示した説明図、第４図はこの発
明の一実施例に係る輪郭線追跡回路を含めた法線方向抽
出装置の構成を示すプロツク図である。第４図において
先づ追跡回路を説明すると、１は入力文字図形が二次元
パターンで格納されている第１の二次元メモリで、アド
レス毎にアクセスされたときそのアドレスの着目点Ｃ（
１，ｊ）と、それを中心に上下左右の各隣接点の出力、
すなわちＣ，Ｕ，Ｄ，Ｌ，Ｒの５つの点の２値出力が取
出されるようになつている。該第１の二次元メモリ１に
は入力文字図形のパターンの白地と黒地（文字線）とに
対応する各ビツトが例えば白地に対する“０″信号と黒
地に対する“゜１”信号とに分けられて格納されており
、従つて上記５つの２値出力ば１”“０”信号の組合せ
として出力されることになる。２は第１の二次元メモリ
１とアドレスが連動して動作する同一サイズの第２の二
次元メモリで、既に追跡した点を登録するためのもので
あり、第４図の例ではその出力が追跡の重復を防止する
ために第１の二次元メモリ１の出力との照合に利用され
ている。

３は第１および第２の二次元メモリ１，２のアクセスの
ためのアドレス制御をするアドレス制御器で、各部の制
御信号を発生する制御器７の制御指令によつてラスタス
キヤニングモードと追跡動作モードとの各々のアドレス
制御を行なう。

４は輪郭線追跡動作モード用のアルゴリズムが格納され
ている例えばリードオンリメモリ（ＲＱＶ）からなる追
跡制御器で、設定格納されたアルゴリズムに従つて第１
の二次元メモリからの５つの２値出力の状態および前回
アタセス時の着目点からの移動方向即ち前回の移動方向
とに基づいて次のアクセスのための着目点の移動方向を
第３図に示すような方向コード信号として出力する。

この追跡制御器４には１回分のアクセスにつきその出力
をラツチして追跡制御器４に上記前回アクセス時の着目
点からの移動方向のコード信号を入力する第１のラツチ
回路５が接続されている。６は追跡動作モードの開始点
のアドレス、すなわちラスタスキヤニングモードから追
跡動作モードに切換つたときの第１および第２の二次元
メモリのアドレスを保持し、制御器７にこれを与えて同
一アドレスかその後メモリから出力されたときに追跡動
作モードをラスタスキヤニングモードに切換える動作を
制御器７に行なわせるための例えば別のラツチ回路から
なる追跡終了判定用記憶回路である。

上述の回路構成によつて輪郭線の追跡回路が構成され、
その動作は、先づ始めに二次元メモリ１の左上隅のビツ
トから右方向へ水平に走査しこれを順次下の行へと走査
するラスタスキヤニング動作を制御器？からの制御信号
Ａｃによりアドレス制御器３を介して行なう。

このラスタスキヤニングモードで二次元メモリ１から順
次取出される出力の５つの２値信号の関係が特定の条件
に当て嵌まるものとなつたとき追跡制御器４からモード
切換用の追跡動作開始指令信号Ｓが制御器Ｔに発せられ
、これによりラスタスキヤニングモードから輪郭線追跡
動作モードに回路が切換る。上記追跡動作開始点の条件
は、着目点の移動の進行方向に関して左側に文字線（黒
地）を見ながな黒地になる直前の白地への着目点を移動
させる楊合、文字図形パターンの外側輪郭線についてと
例えば閉ループを画く文字図形パターンの内側輪郭線に
ついてとで以下の１式および２式の通りとなる。

すなわち二次元メモリ１の出力をそのアドレスで（）に
よつて表現し、その否定ないし反転値を（）で示せば、
外側輪郭線については、 内側輪郭線については、 但し（１），（２）式においてｒは第２の二次元メモリ
２の同じアドレス（Ｉ，ｊ）の出力信号が’’ｏ“信号
であることを意味し、これが前述した照合動作となるわ
けである。

尚、上記の（１），（２）式をＣ，Ｕ，Ｄ，Ｌ，Ｒで示
せば、これら（１ｆ，（２ｆ式から容易にわかるように
、外側輪郭線の場合の追跡動作の開始は、ラスタスキヤ
ニングモードで移動してきた着目点の直下の点が“１゛
（黒地）で、自身を含めて左，右の各点が’’ｏ゛（白
地）のときに行なわれ、また内側輪郭線の場合は、直上
および左の隣接点が“１’″で、自身を含めて下および
右の各点が“ｏ゛のとき開始される。

上記追跡動作開始点の検出により追跡制御器４は制御器
Ｔに対してラ）タスキヤニングモードを追跡動作モード
に切換えるための指令信号Ｓを与えると共に、次の着目
点への移動方向を示す初期方向コード信号をアドレス制
御器３および第１のラツチ回路５へ出力する。

この初期方向コード信号は（工）式については「ＩＯで
あり、（２）式については「００であつてその意味する
方向は第３図の通りである。上記指令信号Ｓを受けた制
御器Ｔは前記追跡動作開始点のアドレスをアドレス制御
器３から記憶回路６に取込ませ、その後同一アドレスが
アドレス制御器３から出力されるまで保持される。

上記初期方向コード信号を入力されたアドレス制御器３
は、上記追跡動作開始点から該コード信号により定まる
次の移動点のアドレスを出力してこれにより第１および
第２の二次元メモリ１，２をアクセスする。上記のよう
にして追跡動作開始点から１回移動するとその点から第
５図に示す内容を持つＲＯＭ等からなる追跡制御器４の
出力で第１と第２の二次元メモリ１，２がアドレス制御
器３を介し順次アドレス制御される。

すなわち、第５図は、（１），（２）式に対応して着目
点の移動の進行方向の左側に黒地を見ながら黒地になる
直前の白地を追跡する場合のコードを示す図表で、「１
」は黒地を、「Ｏ」は白地を示し、「ＩＯ」 「００」
「１１」 「０Ｉ」は各々上下左右方向の方向コード
信号、ＩＮは直前の着目点から当該着目点に移動してき
た方向の即ち前回移動時の方向コード入力すなわち第１
のラツチ回路５の出力、０ＵＴは出力としての次の着目
点への移動方向の方向コード信号、Ｃ，Ｕ，Ｄ，Ｌ，Ｒ
は第１の二次元メモリ１の出力で各々当該着目点とその
上下左右の隣接点の信号出力を示す。

第５図においで、前回の着目点の移動の方向コード信号
毎に欄が区分けされており、各欄の最上列すなわちイ，
ホ，リ，ワの各コードは移動してきた方向へ戻るコード
、すなわち１ビツトのみの白地は追跡しないという進入
禁止コードを意味する。このように追跡制御器４に設定
されたアルゴリズムによつて或る着目点から次の置目点
への移動方向が方向コード信号として出力され、この方
向身 コード信号によりアドレス制御器３が次の着目点
のアドレスをアクセスしながらメモリ１内の入力文字図
形の一周の輪郭を順次追跡する。この発明においては、
上述のようにして出力される方向コード信号を用いて、
各着目点移動の度毎に、着目点に付随する輪郭線の法線
の方向を、別に設けた二次元アドレス領域をもつＲＯＭ
等の記憶器８内の格納コード情報の選択により順次抽出
するようにしてある。

すなわち記憶器８は第５図に示した方向コード信号０Ｕ
Ｔを追跡回路の追跡制御器４から入力アドレスコード信
号の一部として受けとると共に、その出力コード信号を
第２のラツチ回路９を介して１回の着目点の移動につき
ラツチしたうえで、ｒなわち前回移動時の出力コード信
号として入力アドレスコード信号の他の一部として受け
とる。

入力アドレスコード信号はこの実施例においては第６図
に示す通り９ビツトの２値信号のコード信号であり、そ
のうちの末尾の２ビツトＸ。，Ｘｌが上記方向コード信
号に割当てられ、残りの７ビツトＡ。−Ａ６がラツチ回
路９を経た出力コード信号に割当てられている。またこ
の入力アドレスコード信号は第６図に示したように先頭
から１ビツトＡ６、４ビツトＡ５，Ａ４，Ａ３，Ａ２、
４ビツトＡｌ，ＡＯ，Ｘｌ，ＸＯに区切ることによつて
２進数、１６進数で各桁が表される３桁の入力アドレス
１ａ，Ｉｂ，Ｉｃを構成する。出力コード信号は上記入
力アドレスコード信号の内容に応じて定まる７ビツトＡ
。

−Ａ６のコード内容を持ち、先頭から３ビツトＡ６，Ａ
５，Ａ４とそれに続く４ビツトＡ３，Ａ２，Ａ，，ＡＯ
とで各々８進数と１６進数で各桁が表わされる出力コー
ド０ａ，０ｂを構成する。記憶器８はさらに入力アドレ
スコード信号によつてアクセスされたときに上記出力コ
ード信号の他に入力アドレスコード信号の内容に対応し
た５ビットの法線方向出力コードＤ，，Ｄ３，Ｄ２，Ｄ
ｌ）ＤＯを生じ、下４桁のビツトＤ３，Ｄ２，Ｄｌ，Ｄ
Ｏによつて１６進数で表わされる法線方向コード信号０
１を構成し、先頭のビツトＤ４が「１」のとき上記法線
方向コード信号０１を法線方向の抽出出力として出力端
１０に出力し、Ｄ４が「０」のときは出力しないように
なされている。

この法線方向のコード信号０１としては、例えば第７図
に示すように１６方向につき１６進数が各々割当てられ
、二次元メモリ１での着目点の移動方向に対して定めた
第３図の方向コードに対応した法線方向を得るようにし
てある。尚、上記をはじめとする１６進数として、混同
を避けるために第７図、第８ａ〜第８ｋ図および以下の
説明では「０，１，２Ｆ３２４Ｆ５′６ラJャ奄Wリ９′
ＡクＢｙＣ′Ｄ，Ｅ，Ｆ」を以つて０〜１５に各々対応
する１６進数を示している。（Ａが１０に、Ｂが１１に
、Ｃが１２に、Ｄが１３に、Ｅが１４に、Ｆが１５に各
々対応する。）上記の入力アドレス信号第６図参照で構
成される入力アドレス１ａ，Ｂ，Ｉｃと、出力コード信
号で構成される出力コード０ａ，０ｂと、上記法線方向
出力コードＤ４，Ｏｉの関係、すなわち記憶器８に格納
されたアルゴリズムのコードの一例を第８図および第８
ａ図乃至第８ｋ図に示す。

第８ａ〜８ｋ図において左欄のＣＯＮＤは着目点の移動
の履歴、すなわち方向コード信号０ＵＴを１回の移動か
ら４回までの移動につき順に並べて示したものである。
第８ａ図においては追跡動作開始点から次の着目点の移
動の１回分につき下Ｄ１右Ｒ１上Ｕ１左Ｌの四方向に各
々対応する入力アドレス、出力コード、法線方向出力コ
ードが（ＣＯＮＤ）Ｄ，Ｒ，Ｕ，Ｌの各行に示され、さ
らにその次の着目点の移動について前回移動方向の各々
に対し四方向づつが（ＣＯＮＤ）ＤＤ，ＤＲ，ＤＵ，Ｄ
Ｌ，ＲＤ，ＲＲ，ＲＵ，ＲＬ・・・・・・・・・・・・
ＬＬの各行に示されている。さらに第８ｂ図および第８
ｃ図には前２回分の着目点の移動を含む計３回の移動に
ついて各方向の組合せの全てが示され、第８ｄ〜８ｋ図
では同様に前３回分の着目点の移動を含む計４回の移動
について着目点の移動方向の順次組合せの全てが示され
ている。第８ａ〜８ｋ図の１ａ，Ｉｂ，ＩｃｌＯａ，Ｏ
ｂ．Ｄ４，Ｏｌの各欄のコード内容は、第８図のように
並べて考えれば記憶器８に格納されたテーブルとして見
做し得る。

この実施例では記憶器３において計４回までの着目点の
移動の方向の順次組合せについて入力アドレスとそれに
対応する出力コードおよび法線方向出力コードをプログ
ラムしてあるが、これは第２図に示したように輪郭線の
追跡に当り着目点をそれに隣接する上下左右の４方向の
いずれかへ移動させる場合において連続する４回の着目
点の移動を単位として定めることによつてそれ以上の回
数の着目点の連続移動の全てに対して法線方向を第７図
のいずれかの方向に特定できるからであり、着目点の移
動方向が例えば上下左右および斜め方向の計８方向とな
るような追跡方法を用いる場合や法線方向を第Ｔ図より
もさらに多方向に識別する場合などにおいては当然のこ
とながら一層多数回の着目点の移動の履歴について記憶
器８の内容をプログラムすることになり、逆の場合、す
なわち法線方向を第７図の例よりも少ない方向について
識別する場合などでは逆に少数回の着目点の移動の履歴
についてプログラムすることになる。

第８ａ〜８ｋ図において、コードエＡ，Ｄ４は「ｌ」又
は「Ｏ」の２進数、コード０ａは０〜７の８進数、コー
ドＩｂ，Ｉｃ，Ｏｂ，Ｏｉは０〜９、Ａ−Ｆの１６進数
であり、各コードのビツト構成は第６図に示した通りで
ある。この発明の装置による具体的な動作を第９図に示
す二次元メモリ１内の記憶内容の一例と共に説明すると
、第９図において縦軸は第１図と同じｉの座標を、横軸
はｊの座標を各々示し、二次元メモ１月の各ビツトがア
ドレス（Ｉ，ｊ）と共にＰ（Ｉ，ｊ）で表現されるよう
になつており、また第４図に示した制御器Ｔによりアド
レス制御器３を介して行なわれる最初のラスタスキヤニ
ングの開始点がＰ（１，１）で示されている。

この第９図では各アドレスにつき白丸は「’“ｏ゛」信
号（白地）、黒丸は’“１“信号（黒地）の記憶内容を
持つことを意味している。制御器７によるラスタスキヤ
ニングは第１の二次元メモリ１の左上隅の点Ｐ（１，１
）からＰ（１，２）、Ｐ（１，３）の如くｉ＝１の列に
ついてｊ ＝１，２，３・・・・・・を順次走査し、ｉ
＝１の列の次はｉ＝２の列について同様に走査し、この
間各アドレスの記憶内容ば“ｏ“信号として出力されて
第２の二次元メモリ２に書込まれ、同時にアクセスされ
たアドレスとその上下左右のアドレスとの記憶内容の組
合せが追跡制御器４により（１）式の関係を持つか否か
チエツクされる。

ラスタスキヤニングによるアクセスがＰ（２，３）に達
すると、このＰ（２，３）ではＵ点に相当するＰＰ（１
，３）が“ｏ゛、ｐ点に相当するＰ（３，３）が“１゛
、Ｌ点に相当するＰ（２，２）が“ｏ゛、Ｒ点に相当す
るＰ（２，４）が’’ｏ゛、そしてＣ点に相当する自身
Ｐ（２，３）が“ｏ゛であるから、第２の二次元メモ）
ノの当該アドレス（２，３）の点ｒが“ｏ゛であれば（
ｌ）式の関係が成立ち、従つてこのＰ（２，３）が追跡
動作開始点となる。このＰ（２，３）は前述したように
追跡制御器４は、これによつて制御器７に指令信号Ｓを
発してそのラスタスキヤニングモードを停止させて輪郭
線追跡動作モードに入らせると共に記憶回路６にアドレ
ス（２，３）を取込ませ、さらに出力０ＵＴとして初期
方向コード信号「１１」を出力する。この方向コード信
号「１１」は第６図における「Ｘ，」 「ｘ欅であつて
この場合Ｘ，＝１，ｘ０＝ １であり、ラツチ回路５と
アドレス制御器３および記憶器８に入力される。

ラツチ回路５に入力された方向コード信号「１１」は１
回分のアクセスにつき保持され、アドレス制御器３に入
力された方向コード信号「ＩＯはアドレス制御器３に対
してアドレス（２，３）から「１１」の方向へ１ビツト
移動した次の着目点アドレスを出力するための情報を与
える。

一方記憶器８ではその入力アドレスコードの先頭から７
ビツトまでは初期状態として全て“ｏ゛であり、また出
力コード「ＡＯ〜Ａ７」も全て’“ｏ“となつており、
そこに入力アドレスコードの下位２ビツト（Ｘ，，ｘＯ
）として「ＩＯの方向コード信号が入力される。従つて
着目点の最初の移動について第８ａ図の（ＣＯＮＤ）Ｌ
のコードにより入力アドレス（０，０，３）によつて記
憶器８がアクセスされ、出力コード（０，７）および法
線方向出力コード（０，０）が生じる。この場合、入力
コード（０，０，３）を第６図のように入力アドレスコ
ード信号で示せば「０，００００，００１１」でこの下
位２ビツトの「１１」が方向コード信号である。同様に
出力コード「０，７」を出力コード信号として示せば「
０００，０１１１」 で、これがラツチ回路９に入力さ
れて次の記憶器８のアクセス時の入力アドレスコード信
号の上位７ビツトの入力となり、さらに法線方向出力コ
ード（０，０）は「０，００００１であつてこの場合０
ｉ＝「００００」はＤ４＝ 「 ０」であるから出力さ
れずに、この最初の着目点の移動について法線の方向は
抽出されないままである。前述したようにＰ（２，３）
に関して次の着目点の移動のための方向コード信号「１
１」を受けとつたアドレス制御器３は、アドレス（２，
３）と方向コード信号「１１」とから次のアドレス（２
，２）を出力し、これによつて二次元メモリ１，２のア
ドレス（２，２）がアクセスされ、第９図において着目
点がＰ（２−，３）からＰ（２，２）に移動する。

このＰ（２，２）についての二次元メモリ１からのＣ，
Ｕ，Ｄ，Ｌ，Ｒ各点の計５つの記憶内容の出力は、前回
の移動方向すなわちラツチ回路５に保持されていた方向
コード信号「１１」と共に追跡制御器４に入力される。
従つて第９図において今度はＣ点に相当するＰ（２，２
）が″０′″、Ｕ点に相当するＰ（１，２）も″０″、
Ｄ点に相当するＰ（３，２）も“０”、Ｌ点に相当する
Ｐ（２，１）も″０′″、Ｒ点に相当するＰ（２，３）
も″０８、そして入力コードＩＮは［１１］であるから
、第５図の力のコードで追跡制御器４から方向コード信
号［００」が出力される。かくして方向コード信号［０
０」がラツチ回路５に入力されて保持されると共にアド
レス制御器３に入力されてＰ（２，２）から「００」方
向すなわちＤ方向へ１ビツト移動した次の着目点アドレ
ス（３，２）が得られ、さらに記憶器８に入力されるこ
とにより、前回の出力コード（０，７）と共に第８ａ図
の（ＣＯＮＤ）ＬＤに示した入力アドレス（０，１，Ｃ
）すなわち入力アドレスコード信号「０，０００１，１
１００１として記憶器８をアクセスし、対応した出力コ
ード（１，Ｃ）および法線方向出力コード（０，０）を
生じせしめる。上記出力コード（１，Ｃ）すなわち出力
コード信号「００１，１１００］ はラツチ回路９に入
力されて次回アクセスのために保持され、法線方向コー
ド（０，０）は先と同様に抽出出力を与えないままであ
る。以下同様にして着目点がＰ（３，２）では第５図の
コードニにより方向コード信号［１１」が追跡制御器４
から出力され、第８ｃ図の（ＣＯＮＤ）ＬＤＬにより記
憶器８の入力アドレスが（０，７，３）となつて出力コ
ード（７，３）および法線方向出力コード（１，０）が
生じ、出力端１０に［００００」の法線方向出力コード
信号（第７図のＯ方向を意味する）が出力される。

このようにしてＰ（３，１）では第８ｊ図の（ＣＯＮＤ
）ＬＤＬＤで「０００１」の法線方向出力コード信号（
第７図の１方向を意味する）が出力端１０に出力され、
Ｐ（４，１）では第８ｃ図の（ＣＯＮＤ）ＤＬＤＤで「
００１０」の法線方向出力コード信号（第７図の２方向
を意味する）が出力端１０に出力され、第９図中に矢印
で示したようにメモリ１内の“１”の記憶内容をもつビ
ツトに隣接したすぐ外側の“０８のビツトを順次追跡し
つつ各着目点に対応して法線方向コード信号で順次出力
する。

第９図には破線矢印で方向コードと共にいくつかの着目
点につき法線方向が示されている。かくして二次元メモ
リ１の或る入力文字図形の輪郭を一周してきた着目点が
Ｐ（２，４）から第５図のヨのコードでＰ（２，３）に
達すると、制御器７にてチエツクしていたアドレス制御
器３の出力アドレスと記憶回路６の保持アドレスとが共
に（２，３）となつて一致し、これにより制御器７がＰ
（２，３）の点から再びスキヤニングモードにて走査を
行なう。

この走査において、先の追跡動作で記憶内容が第２の二
次元メモリ２に登録された各アドレス点以外に″１“の
内容をもつビツトの存否が検索され、そのような″１″
の点があつた場合には同様にて輪郭線追跡動作と法線方
向の抽出動作が行なわれ、かくして二次元メモリ１の全
てのアドレスが走査追跡されるわけである。尚、上記出
力コード信号０１に無効コードを含めておくと、例えば
第１０図に示すようにＣａ，Ｃｂ，Ｃｃ点の順の追跡に
おいて追跡回路の追跡がＣａ→Ｃｂ−＋ＣＣｌアルゴリ
ズム上の追跡がＣａ→Ｃｃの如く、追跡の仕方によりＣ
ｂ点が無効点となる場合の無効点の取扱いも可能となる
。以上に述べたようにこの発明によれば、追跡点の座標
からの計算によらずに、着目点の移動の履歴によつて追
跡点間の法線方向を決定し、迅速確実な抽出が可能であ
つて文字認識装置の高速化に顕著な効果を奏し得るもの
である。

【図面の簡単な説明】

第１図は二次元メモリのアドレスをｉ−ｊ直角二次元座
標で示した説明図、第２図は着目点とその上下左右の隣
接点を示す二次元メモリの説明図、第３図は着目点から
の移動方向とそのコード信号を示す説明図、第４図はこ
の発明の一実施例に係る輪郭線追跡部を含めた法線方向
抽出装置の構成を示すプロツク図、第５図はこの発明の
実施例における追跡制御器の一実施例に係る入出力コー
ドを示す図表、第６図は法線方向抽出用の記憶器の入力
アドレスと出力コードおよび法線方向出力コードのビツ
ト構成を示す説明図、第７図は法線方向とそのコードを
示す説明図、第８図は上記記憶器内のテーブル構成を説
明するための模式図、第８ａ乃至８ｋ図は第８図に当て
嵌められる上記記憶器の入出力コードを示す図表、第９
図はこの発明の装置の動作を説明するための具体例とし
ての第１の二次元メモリ内の格納内容の一例を追跡軌跡
および抽出法線方向と共に示した説明図、第１０図は追
跡に無効点を含む場合の着目点の移動の説明図である。 第４図において、１は第１の二次元メモリ、２は第２の
二次元メモリ、３はアドレス制御器、４は追跡制御器、
５は第１のラツチ回路、６は追跡終了判定用記憶回路、
Ｔは制御器、８は記憶器、９は第２のラツチ回路である
。

Claims (1)

【特許請求の範囲】
1. １ 文字図形の輪郭の追跡を行い、各着目点に付随する
   法線の方向を抽出する法線方向抽出装置において、入力
   文字図形が格納されているメモリ手段と、前記着目点及
   びこれに隣接する点の状態に対応してあらかじめ定めら
   れた追跡移動方向を示す方向コードが格納されており、
   前記メモリ手段から入力される着目点及びこれに隣接す
   る点の状態を示すデータと、移動前の着目点に対応する
   方向コードとに基づいて、当該着目点に対応する方向コ
   ードを選択して出力する制御手段と、該制御手段から出
   力された方向コードを一時的に保持し該制御手段に入力
   する保持手段と、着目点の前記メモリ手段におけるアド
   レスと前記制御手段から出力される方向コードに基づい
   て移動すべき方向の着目点のアドレスを前記メモリ手段
   に対して出力し着目点を移動させるアドレス制御手段と
   、着目点の移動の履歴に対応してあらかじめ定められた
   法線方向が格納されており、前記制御手段から出力され
   る着目点の移動前後の方向コードに基づいて当該着目点
   に対応する法線方向を選択して出力する他のメモリ手段
   とを含むことを特徴とする法線方向抽出装置。