JPS5960484A - 表示制御方式 - Google Patents
表示制御方式Info
- Publication number
- JPS5960484A JPS5960484A JP57171523A JP17152382A JPS5960484A JP S5960484 A JPS5960484 A JP S5960484A JP 57171523 A JP57171523 A JP 57171523A JP 17152382 A JP17152382 A JP 17152382A JP S5960484 A JPS5960484 A JP S5960484A
- Authority
- JP
- Japan
- Prior art keywords
- bit pattern
- memory
- display
- bit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明はビットパターンメモリを備えた表示装置の表示
制御方式に関し、特に図形、イメージ等の移動、拡大・
縮少（スケーリング）、追加、削除等の操作を容易にし
た蓄積型表示装置の表示制御方式に関する。
制御方式に関し、特に図形、イメージ等の移動、拡大・
縮少（スケーリング）、追加、削除等の操作を容易にし
た蓄積型表示装置の表示制御方式に関する。
技術の背景、従来技術の問題点
グラフィックディスプレイには大別してランダムリフレ
ッシュ型と、蓄積型との２種類ある。ランダムリフレッ
シュ型ディスプレイは、大容量のコードメモリを有し、
これに多数の種類のパターン発生用の命令を保持してお
き、必要に応じて特定のパターン発生用の命令を読出し
、この読出した命令に応じてベクトルジェネレータを制
御し表示パターンを発生するように構成しているので、
多種のパターンをダイナミックに変更できるメリットが
あるものの、非常に高価である。これに対して蓄積型デ
ィスプレイは、表示すべき命令に応じてベクトル発生器
により表示パターンを発生し、この表示バター／をビッ
トパターンメモリにビットパターンとして格納したのち
にこれを表示するので、このビットパターンメモリに複
数の図形を重ね書きすることにより複数の図形を表示で
きるというメリットがあり、またランダムリ７レックユ
型ディスプレイに比較して安価であるというメリットが
あるものの、重ね書きした特定の図形を消去することが
簡単にできずこれを遂行しようとするとホストプロセッ
サ側において表示中の複数の図形のビットパターンを記
憶しておかなければならずこのためにホストプロセッサ
の負担が非常に大きくなるとともに、重ね書きしている
図面部分のクロスした線又は面を消去すると、消去した
くない像までこれらの部分について消去されることにな
る。したがって特定の図形を修正するとき、再度全画面
のデータを作り直した上で再表示しなければならず、ホ
ストプロセッサの負担が大きくなるのみならず、その再
表示にもかなり時間がかかるという欠点があった。
ッシュ型と、蓄積型との２種類ある。ランダムリフレッ
シュ型ディスプレイは、大容量のコードメモリを有し、
これに多数の種類のパターン発生用の命令を保持してお
き、必要に応じて特定のパターン発生用の命令を読出し
、この読出した命令に応じてベクトルジェネレータを制
御し表示パターンを発生するように構成しているので、
多種のパターンをダイナミックに変更できるメリットが
あるものの、非常に高価である。これに対して蓄積型デ
ィスプレイは、表示すべき命令に応じてベクトル発生器
により表示パターンを発生し、この表示バター／をビッ
トパターンメモリにビットパターンとして格納したのち
にこれを表示するので、このビットパターンメモリに複
数の図形を重ね書きすることにより複数の図形を表示で
きるというメリットがあり、またランダムリ７レックユ
型ディスプレイに比較して安価であるというメリットが
あるものの、重ね書きした特定の図形を消去することが
簡単にできずこれを遂行しようとするとホストプロセッ
サ側において表示中の複数の図形のビットパターンを記
憶しておかなければならずこのためにホストプロセッサ
の負担が非常に大きくなるとともに、重ね書きしている
図面部分のクロスした線又は面を消去すると、消去した
くない像までこれらの部分について消去されることにな
る。したがって特定の図形を修正するとき、再度全画面
のデータを作り直した上で再表示しなければならず、ホ
ストプロセッサの負担が大きくなるのみならず、その再
表示にもかなり時間がかかるという欠点があった。
発明の目的
この発明の目的は、上記の如き問題点を改善するために
、部分的な図形の操作が画面全体に悪影響を与えること
なく可能とし、しかも隠線消去や隠面消去等の操作にお
けるホストプロセッサの負荷を軽減したビットパターン
メモリを備えた表示装置の表示制御方式を提供すること
である。
、部分的な図形の操作が画面全体に悪影響を与えること
なく可能とし、しかも隠線消去や隠面消去等の操作にお
けるホストプロセッサの負荷を軽減したビットパターン
メモリを備えた表示装置の表示制御方式を提供すること
である。
発明の構成
この目的を遂行するために本発明の表示制御方式では、
表示すべき事項をビットパターンとして保持するビット
パターンメモリを備えた表示装置において、レベル付け
した複数のメモリによりビットパターンメモリを構成す
るとともに、この複数のメモリに保持されたビットパタ
ーンを識別する識別コードを保持する識別記号保持手段
と、メモリに保持すべきビットパターンを発生ずるビッ
トパターン発生手段と、メモリに格納されたビットパタ
ーンを処理するビットパターン処理手段を設け、操作指
令にもとづき操作すべきビットパターンの保持されたメ
モリを選択し当該メモリのビットパターンを操作指令に
もとづき操作することにより表示事項を変更するよ５に
制御したことを特徴とする。
表示すべき事項をビットパターンとして保持するビット
パターンメモリを備えた表示装置において、レベル付け
した複数のメモリによりビットパターンメモリを構成す
るとともに、この複数のメモリに保持されたビットパタ
ーンを識別する識別コードを保持する識別記号保持手段
と、メモリに保持すべきビットパターンを発生ずるビッ
トパターン発生手段と、メモリに格納されたビットパタ
ーンを処理するビットパターン処理手段を設け、操作指
令にもとづき操作すべきビットパターンの保持されたメ
モリを選択し当該メモリのビットパターンを操作指令に
もとづき操作することにより表示事項を変更するよ５に
制御したことを特徴とする。
発明の実施例
本発明な一実施例にもとづき詳述するに先立ち、その概
略を第５図及び第６図により説明する。
略を第５図及び第６図により説明する。
本発明ではビットパターンメモリを、第５図（イ）ニ示
スヨウニ、レベル０、レベルシ（レベル１は省略）、レ
ベル３の複数のメモリで構成し、これに表示すべきビッ
トパターンをパターン単位毎にセットし、これらを合成
して第５図（ロ）に示す如く一体表示として表示部に表
示する。そして、例えば第６図（イ）に示すようにこの
パターン単位を例えば原点を（Ｘｏ、Ｙｏ）から（ｘｔ
、ｙｔ）に移動させて第６図（ロ）に示すようにこのパ
ターン面を移動すれば、第５図（ロ）においてこの鳥の
部分のみが変動した表示を得ることができる。また第５
図（イ）の５ち特定のパターンを消去すれば、第５図（
ロ）の合成表示面からそのもののみが消去した表示を得
ることができる。
スヨウニ、レベル０、レベルシ（レベル１は省略）、レ
ベル３の複数のメモリで構成し、これに表示すべきビッ
トパターンをパターン単位毎にセットし、これらを合成
して第５図（ロ）に示す如く一体表示として表示部に表
示する。そして、例えば第６図（イ）に示すようにこの
パターン単位を例えば原点を（Ｘｏ、Ｙｏ）から（ｘｔ
、ｙｔ）に移動させて第６図（ロ）に示すようにこのパ
ターン面を移動すれば、第５図（ロ）においてこの鳥の
部分のみが変動した表示を得ることができる。また第５
図（イ）の５ち特定のパターンを消去すれば、第５図（
ロ）の合成表示面からそのもののみが消去した表示を得
ることができる。
本発明の一実施例を第１図〜第６図にもとづき詳述する
。
。
第１図は本発明の一実施例構成図、第２図は初期画面作
成データの１例、第３図は操作指示データの１例、第４
図はオーダ定義説明図、第５図はビットメモリと表示画
面の対応説明図、第６図は表示画面処理説明図である。
成データの１例、第３図は操作指示データの１例、第４
図はオーダ定義説明図、第５図はビットメモリと表示画
面の対応説明図、第６図は表示画面処理説明図である。
図中、１はインク−７工イス制御部、２はデータ処理部
、３はコードバッファ、４はビットパターン・メモリ、
５は表示部、６は文字発生器、７はベクトル発生器、８
は操作処理部である。
、３はコードバッファ、４はビットパターン・メモリ、
５は表示部、６は文字発生器、７はベクトル発生器、８
は操作処理部である。
インターフェイス制御部１は図示省略したホストプロセ
ッサとの間のデータ送受信を行うものである。
ッサとの間のデータ送受信を行うものである。
データ処理部２はディスプレイオーダをデコードしてオ
ペレーションとオペランドを識別し、これに対応してこ
のデコード結果をコードバッフ７３、文字発生器６、ベ
クトル発生器７及び操作処理部８等に選択的に伝達する
。
ペレーションとオペランドを識別し、これに対応してこ
のデコード結果をコードバッフ７３、文字発生器６、ベ
クトル発生器７及び操作処理部８等に選択的に伝達する
。
ビットパターン・メモリ４は表示部５に表示されるビッ
トパターンが記入されているメモリであつて、レベルＯ
のビットパターン・メモ！Ｊ４−０゜レベル１のビット
パターンメモリ４−１、レベル２０ビツトパターン譬メ
モ１．１４−２・・・・・・・・・・・・レベルｎのビ
ットパターンＯメモリ４−ｎ等の複数のメモリにより構
成されている。そしてこれらの各レベルのビットパター
ン・メモリ４−０〜４−ｎに記入されたビットパターン
が合成されて、例えばＣＲＴの如き表示部５に表示され
るものである。
トパターンが記入されているメモリであつて、レベルＯ
のビットパターン・メモ！Ｊ４−０゜レベル１のビット
パターンメモリ４−１、レベル２０ビツトパターン譬メ
モ１．１４−２・・・・・・・・・・・・レベルｎのビ
ットパターンＯメモリ４−ｎ等の複数のメモリにより構
成されている。そしてこれらの各レベルのビットパター
ン・メモリ４−０〜４−ｎに記入されたビットパターン
が合成されて、例えばＣＲＴの如き表示部５に表示され
るものである。
文字発生器６は文字パターンを発生するものであり、印
加された文字コードに応じてその文字のビットパターン
発生する。
加された文字コードに応じてその文字のビットパターン
発生する。
ベクトル発生器７はベクトルパターンを発生するもので
あり、印加されたデータにより指定されたスタート点か
ら指示された長さのベクトルパターンを出力するもので
ある。
あり、印加されたデータにより指定されたスタート点か
ら指示された長さのベクトルパターンを出力するもので
ある。
操作処理部８は表示部５で表示されているものに対して
操作指示が伝達されたとき、これに対応する各種制御を
行うもので、そのレベルやエレメント塩からその操作対
象のビットパターンのセットされているビットパターン
・メモリを認識し、例えば消去の場合にはその記゛入さ
れているビットパターンを消去し、また移動の場合には
、コードバッファ３からそのビットパターンの記入され
ていた原点のボジショニングを読出してこれを移動量だ
け演算処理を行いこの演算結果だけシフトさせる。
操作指示が伝達されたとき、これに対応する各種制御を
行うもので、そのレベルやエレメント塩からその操作対
象のビットパターンのセットされているビットパターン
・メモリを認識し、例えば消去の場合にはその記゛入さ
れているビットパターンを消去し、また移動の場合には
、コードバッファ３からそのビットパターンの記入され
ていた原点のボジショニングを読出してこれを移動量だ
け演算処理を行いこの演算結果だけシフトさせる。
次に本発明の動作について説明する。
（１） いま第１図においてポストプロセッサから送
出された、第２図に示す如き初期画面作成データがイン
ターフェイス制御部１を経由してデータ処理部２に伝達
されると、データ処理部２はその最初のオペレーション
［Ｗ’ｒＤＪを解読してこの伝達された命令が初期画面
作成データであることを認識する。これによりデータ処
理部２はこの伝達されたオーダを解読する。まず１’−
ＮＡＭＩＤＪを解読してそのエレメント塩が「トリ」で
あることを認識し、次にｒ ＬＥＶＦ３ＬＪを解読して
レベル０であることを認識する。そしてコードバッファ
３にこのエレメント塩「トリ」トレベル０を書込む。そ
してレベル００ビツトパターン・メモリ４−０を選択し
、次に解読したデータを文字発生器６またはベクトル発
生器７に渡す。
出された、第２図に示す如き初期画面作成データがイン
ターフェイス制御部１を経由してデータ処理部２に伝達
されると、データ処理部２はその最初のオペレーション
［Ｗ’ｒＤＪを解読してこの伝達された命令が初期画面
作成データであることを認識する。これによりデータ処
理部２はこの伝達されたオーダを解読する。まず１’−
ＮＡＭＩＤＪを解読してそのエレメント塩が「トリ」で
あることを認識し、次にｒ ＬＥＶＦ３ＬＪを解読して
レベル０であることを認識する。そしてコードバッファ
３にこのエレメント塩「トリ」トレベル０を書込む。そ
してレベル００ビツトパターン・メモリ４−０を選択し
、次に解読したデータを文字発生器６またはベクトル発
生器７に渡す。
（２）コノときｒＰＯ８Ｊが解読されてそのスタート点
としての位置が（Ｘｏ、Ｙｏ）であることを文字発生器
６及びベクトル発生器７に伝達するとともにコードバッ
ファ３にも保持する。モしてｒＬＶＪを解読して長ベク
トル発生指示であることがわかるので、ｒＸｘ 、
ＹＩ Ｊをベクトル発生器７に伝達する。これによりベ
クトル発生器７は（Ｘｏ 、 Ｙｏ ）をスタート点と
して、（Ｘｏ ＋ Ｘｌ、 Ｙｏ ＋ Ｙｔ ）までの
ベクトル（点列近似）を発生し、このパターンをレベル
００ビツトパターンメモリ４−０にセットする。そして
この終点の（Ｘｏ 十Ｘｓ 、 Ｙｏ −１−Ｙｓ ）
がコードバッファ３にセットされる。
としての位置が（Ｘｏ、Ｙｏ）であることを文字発生器
６及びベクトル発生器７に伝達するとともにコードバッ
ファ３にも保持する。モしてｒＬＶＪを解読して長ベク
トル発生指示であることがわかるので、ｒＸｘ 、
ＹＩ Ｊをベクトル発生器７に伝達する。これによりベ
クトル発生器７は（Ｘｏ 、 Ｙｏ ）をスタート点と
して、（Ｘｏ ＋ Ｘｌ、 Ｙｏ ＋ Ｙｔ ）までの
ベクトル（点列近似）を発生し、このパターンをレベル
００ビツトパターンメモリ４−０にセットする。そして
この終点の（Ｘｏ 十Ｘｓ 、 Ｙｏ −１−Ｙｓ ）
がコードバッファ３にセットされる。
（３） 次にデータ処理部２は「Ｓｖ」を解読して短
ベクトル指定であることを認識し、ベクトル発生器７に
短ペクト、１１／［ΔＸｏ、ΔＹｏ Ｊを伝達する。こ
の短ベクトル指定は、その原点が特別に指示されている
絶対座標で゛はなく、先に発生された長ベクトルの終点
（Ｘｏ ＋ Ｘｌ、 Ｙｏ ＋ Ｙｌ ）をスタート点
としてベクトルを発生するものであり、これによりベク
トル発生器７は（Ｘｏ ＋Ｘ１゜Ｙｏ十Ｙｌ）から（Ｘ
ｏ ＋Ｘｌ＋ΔＸｏ 、 Ｙｏ ＋Ｙｔ＋ΔＹ１）まで
のベクトルを発生し、このパターンを同様にビットパタ
ーンメモリ４−０にセットする。
ベクトル指定であることを認識し、ベクトル発生器７に
短ペクト、１１／［ΔＸｏ、ΔＹｏ Ｊを伝達する。こ
の短ベクトル指定は、その原点が特別に指示されている
絶対座標で゛はなく、先に発生された長ベクトルの終点
（Ｘｏ ＋ Ｘｌ、 Ｙｏ ＋ Ｙｌ ）をスタート点
としてベクトルを発生するものであり、これによりベク
トル発生器７は（Ｘｏ ＋Ｘ１゜Ｙｏ十Ｙｌ）から（Ｘ
ｏ ＋Ｘｌ＋ΔＸｏ 、 Ｙｏ ＋Ｙｔ＋ΔＹ１）まで
のベクトルを発生し、このパターンを同様にビットパタ
ーンメモリ４−０にセットする。
同時にコードバッファ３にセットされた終点が（Ｘｏ
＋Ｘｔ＋ΔＸｏ 、 ＹＯ＋Ｙ１＋ΔＹｏ ）に訂正さ
れる。
＋Ｘｔ＋ΔＸｏ 、 ＹＯ＋Ｙ１＋ΔＹｏ ）に訂正さ
れる。
そして更に次のｒ８ＶＪが解読され、同様な処理が行わ
れる。このような処理がレベルＯのオーダについて順次
行われる。かくして第５図（イ）に示すようにレベル０
０ビツトパターン・メモリにビットパターンがセットさ
れることになる。
れる。このような処理がレベルＯのオーダについて順次
行われる。かくして第５図（イ）に示すようにレベル０
０ビツトパターン・メモリにビットパターンがセットさ
れることになる。
そしてこのように順次セットされたビットパターンはセ
ットされる毎に表示部５に表示される。
ットされる毎に表示部５に表示される。
（４） データ処理部２が次（７）ｒＬＥＶＥＬＪ
を％読してレベル１を認識すると、コードバッファ３に
はエレメント塩「トリ」がレベル１にもセットされるこ
とを書込む。そしてコードバッファ３は今ｔはレベル１
０ビツトパターン・メモリ４−１を選択する。次に「Ｐ
ＯＳ」（図示省略）が解読され、ｌ’−ＣＨＪが解読さ
れると、今度は文字発生器６がその文字コードに応じた
文字パターンを発生し、これをビットパターン・メモリ
４−１にセットする（第５図では省略）。勿論このビッ
トパターン・メモリ４−１に七ッ卜された文字パターン
も直ちに表示部分に表示されるので、このとき表示部５
ではビットパターン・メモリ４−０と４−１にセットさ
れたものが同時に表示されることになる。
を％読してレベル１を認識すると、コードバッファ３に
はエレメント塩「トリ」がレベル１にもセットされるこ
とを書込む。そしてコードバッファ３は今ｔはレベル１
０ビツトパターン・メモリ４−１を選択する。次に「Ｐ
ＯＳ」（図示省略）が解読され、ｌ’−ＣＨＪが解読さ
れると、今度は文字発生器６がその文字コードに応じた
文字パターンを発生し、これをビットパターン・メモリ
４−１にセットする（第５図では省略）。勿論このビッ
トパターン・メモリ４−１に七ッ卜された文字パターン
も直ちに表示部分に表示されるので、このとき表示部５
ではビットパターン・メモリ４−０と４−１にセットさ
れたものが同時に表示されることになる。
（５） 更にデータ処理部２がｌ’−ＮＡＭＥツキ」
。
。
「ＬＥＶＥＬ２Ｊ等を順次解読すると、コードバッファ
３にはエレメント塩「ツキ」とレベル２を書込み、レベ
ル２のビットパターン・メモリ４−２が選択される。そ
して次のオーダの解読結果にもとづき、同様な処理が行
われ、その結果が表示部５に表示されることになる。そ
してデータ処理部２が「ＥＮＤ」で指示される初期画面
作成データの終了指示が検出されるまで行われる。この
ようにして、例えば第５図に示すようなビットパターン
及び光示（文字は省略）が得られる。
３にはエレメント塩「ツキ」とレベル２を書込み、レベ
ル２のビットパターン・メモリ４−２が選択される。そ
して次のオーダの解読結果にもとづき、同様な処理が行
われ、その結果が表示部５に表示されることになる。そ
してデータ処理部２が「ＥＮＤ」で指示される初期画面
作成データの終了指示が検出されるまで行われる。この
ようにして、例えば第５図に示すようなビットパターン
及び光示（文字は省略）が得られる。
（６） このような表示面を操作処理する場合、例え
ばラベル０の「トリ」の部分を移動し、またラベル２の
「ツキ」の部分を消去したいとき、操作の対象となるエ
レメント塩とその中に含まれるレベルを指示して、例え
ば第３図に示す如き操作指示データがホストプロセッサ
から送出される。
ばラベル０の「トリ」の部分を移動し、またラベル２の
「ツキ」の部分を消去したいとき、操作の対象となるエ
レメント塩とその中に含まれるレベルを指示して、例え
ば第３図に示す如き操作指示データがホストプロセッサ
から送出される。
（７） この第３図に示す操作指示データがインター
フェイス制御部１を経由してデータ処理部２に伝達され
たとき、データ処理部２はその先頭のｒＯＰＤＪを解読
してこのオーダが操作データ指示であることを認識し、
この受取ったデータを操作処理部８に低連する。
フェイス制御部１を経由してデータ処理部２に伝達され
たとき、データ処理部２はその先頭のｒＯＰＤＪを解読
してこのオーダが操作データ指示であることを認識し、
この受取ったデータを操作処理部８に低連する。
（８） 操作処理部８はｒＮＡＭＥ ）す」、「ＬＪ
ＶＥＬＯ」、［Ｔ Ｉｔ Ｘｔ 、 Ｙ’ｔ ｊより、
エレメント塩が「トリ」でレベルＯＫセットされたデー
タを（ｘｔ、ｙｔ）を原点とする位置に平行移動操作す
ることを解読し、コードバッファ３がエレメント塩「ト
リ」レベルＯのビットパターン拳メモリ４−０を選択す
る。また操作処理部８はビットパターン・メモリ４−０
にセットされたビットパターンが（Ｘｏ、Ｙｏ）を始点
としていることを解読して、これを（ｘｔ、ｙｔ）を始
点とする位置に平行移動する場合これを読出して、始点
としてビットパターンメモリをリードして始点（ｘｔ、
ｙｔ）より書込む。これにより表示部５のトリのパター
ンは移動される。なおビットパターン・メそりよりはみ
出した部分は消滅することになる。このようにして移動
終了後、コードバッファ３の始点、終点を修正しておく
。
ＶＥＬＯ」、［Ｔ Ｉｔ Ｘｔ 、 Ｙ’ｔ ｊより、
エレメント塩が「トリ」でレベルＯＫセットされたデー
タを（ｘｔ、ｙｔ）を原点とする位置に平行移動操作す
ることを解読し、コードバッファ３がエレメント塩「ト
リ」レベルＯのビットパターン拳メモリ４−０を選択す
る。また操作処理部８はビットパターン・メモリ４−０
にセットされたビットパターンが（Ｘｏ、Ｙｏ）を始点
としていることを解読して、これを（ｘｔ、ｙｔ）を始
点とする位置に平行移動する場合これを読出して、始点
としてビットパターンメモリをリードして始点（ｘｔ、
ｙｔ）より書込む。これにより表示部５のトリのパター
ンは移動される。なおビットパターン・メそりよりはみ
出した部分は消滅することになる。このようにして移動
終了後、コードバッファ３の始点、終点を修正しておく
。
９） また操作処理部８がｒＮＡｌｌツキ」、「ＬＢＶ
ＥＬ２Ｊ、「Ｅ几」により、エレメント塩が「ツキ」で
、レベル２にセットされたデータを消去する。このため
レベル２０ビットパターン−メモリ４−２にセットされ
たデータを操作処理部８は消去操作することになり、同
時に表示部５からこのレベル２０ビツトパターンである
ツキが消去される。
ＥＬ２Ｊ、「Ｅ几」により、エレメント塩が「ツキ」で
、レベル２にセットされたデータを消去する。このため
レベル２０ビットパターン−メモリ４−２にセットされ
たデータを操作処理部８は消去操作することになり、同
時に表示部５からこのレベル２０ビツトパターンである
ツキが消去される。
発明の効果
このようにすることにより表示している全データの一部
のみの操作を、全データを作成し直すことな（少量のデ
ータで指示することが可能となり、蓄積型表示装置にお
ける表示部分の部分的変更に際しホストプロセッサの負
荷を大幅に削減できることになる。また変更したい部分
を指示するとき、当該表示部分をヒツトすることにより
、そのヒツト部分の座標からコードバッファに保持され
た始点−終点をアクセスし、操作対象を抽出し、その操
作対象のエレメント塩を読出してこれをホスト側に送出
することも可能となる。
のみの操作を、全データを作成し直すことな（少量のデ
ータで指示することが可能となり、蓄積型表示装置にお
ける表示部分の部分的変更に際しホストプロセッサの負
荷を大幅に削減できることになる。また変更したい部分
を指示するとき、当該表示部分をヒツトすることにより
、そのヒツト部分の座標からコードバッファに保持され
た始点−終点をアクセスし、操作対象を抽出し、その操
作対象のエレメント塩を読出してこれをホスト側に送出
することも可能となる。
第１図は本発明の一実施例構成図、第２図は初期画面作
成データの１例、第３図は操作指示データの１例、第４
図はオーダ定義説明図、第５図はビットメモリと表示画
面の対応説明図、第６図は表示画面処理説明図である。 図中、１はインターフエイ°ス制御部、２はデータ処理
部、３はコードバッファ、４はピッしくターン・メモリ
、５は表示部、６は文字発生器、７はベクトル発生器、
８、は操作処理部である。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 ？５図
成データの１例、第３図は操作指示データの１例、第４
図はオーダ定義説明図、第５図はビットメモリと表示画
面の対応説明図、第６図は表示画面処理説明図である。 図中、１はインターフエイ°ス制御部、２はデータ処理
部、３はコードバッファ、４はピッしくターン・メモリ
、５は表示部、６は文字発生器、７はベクトル発生器、
８、は操作処理部である。 特許出願人 富士通株式会社 代理人弁理士 山 谷 晧 榮 ？５図
Claims (1)
- 表示すべき事項をビットパターンとして保持するビット
パターンメモリを備えた表示装置において、レベル付け
した複数のメモリによりビットパターンメモリを構成す
仝とともに、この複数のメモリに保持されたビットパタ
ーンを識別する職別コードを保持する識別記号保持手段
と、メモリに保持すべきビットパターンを発生するビン
トパタ二ン発生手段と、メモリに格納されたビットパタ
ーンを処理するビットパターン処理手段を設け、操作指
令にもとづき操作すべきビットパターンの保持されたメ
モリを選択し当該メモリのビットパターンを操作指令に
もとづき操作することにより表示事項を変更するように
制御したことを特徴とする表示制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171523A JPS5960484A (ja) | 1982-09-30 | 1982-09-30 | 表示制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57171523A JPS5960484A (ja) | 1982-09-30 | 1982-09-30 | 表示制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5960484A true JPS5960484A (ja) | 1984-04-06 |
Family
ID=15924689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57171523A Pending JPS5960484A (ja) | 1982-09-30 | 1982-09-30 | 表示制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5960484A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119584A (ja) * | 1985-11-20 | 1987-05-30 | 松下電器産業株式会社 | ワ−ドプロセツサ |
| JPH0264779A (ja) * | 1988-08-30 | 1990-03-05 | Canon Inc | 画像生成装置 |
| US5594473A (en) * | 1986-07-18 | 1997-01-14 | Escom Ag | Personal computer apparatus for holding and modifying video output signals |
-
1982
- 1982-09-30 JP JP57171523A patent/JPS5960484A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62119584A (ja) * | 1985-11-20 | 1987-05-30 | 松下電器産業株式会社 | ワ−ドプロセツサ |
| US5594473A (en) * | 1986-07-18 | 1997-01-14 | Escom Ag | Personal computer apparatus for holding and modifying video output signals |
| JPH0264779A (ja) * | 1988-08-30 | 1990-03-05 | Canon Inc | 画像生成装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6310470B2 (ja) | ||
| JPS61500872A (ja) | ビットマップ化されたグラフィックシステムにおいてキャラクタを表示するための装置と方法 | |
| JPS63500273A (ja) | ビットマップグラフイックスワ−クステ−ション | |
| GB2226479A (en) | Method and apparatus for fractional double buffering | |
| JPS5960484A (ja) | 表示制御方式 | |
| JPH0561405A (ja) | 図中名称表示装置 | |
| JPS6144317B2 (ja) | ||
| JP3312699B2 (ja) | 仮想ｖｒａｍによる画面表示方法 | |
| JPS6315617B2 (ja) | ||
| JP3162095B2 (ja) | 画像表示制御装置 | |
| JPH0525115B2 (ja) | ||
| JPS58163993A (ja) | カラ−画像表示方式 | |
| JPS6091487A (ja) | 図形入力装置 | |
| JPH0727572B2 (ja) | 比較を行い信号を発生する装置およびその方法 | |
| JP2749119B2 (ja) | 任意位置，任意形状の文字に対するカーソル制御方法 | |
| JP2702216B2 (ja) | 文字処理方法 | |
| JPS58107589A (ja) | 表示装置における画面クリア方式 | |
| RU2109350C1 (ru) | Устройство отображения графической информации | |
| JPS6316787B2 (ja) | ||
| JPH04331988A (ja) | ストローク文字生成装置 | |
| JPH0424748B2 (ja) | ||
| JPS61223890A (ja) | デイスプレイ装置 | |
| JPH05143780A (ja) | 文字認識装置 | |
| JPH01592A (ja) | ベクトル発生回路 | |
| JPS587180A (ja) | デイスプレイ装置 |