JPS6144317B2 - - Google Patents
Info
- Publication number
- JPS6144317B2 JPS6144317B2 JP53115879A JP11587978A JPS6144317B2 JP S6144317 B2 JPS6144317 B2 JP S6144317B2 JP 53115879 A JP53115879 A JP 53115879A JP 11587978 A JP11587978 A JP 11587978A JP S6144317 B2 JPS6144317 B2 JP S6144317B2
- Authority
- JP
- Japan
- Prior art keywords
- code
- address
- output
- code data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 10
- 238000010586 diagram Methods 0.000 description 8
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- ZYHQYSIVGCZMNM-UHFFFAOYSA-N 4-(2-hydroxyethylsulfonyloxy)butyl 2-hydroxyethanesulfonate Chemical compound OCCS(=O)(=O)OCCCCOS(=O)(=O)CCO ZYHQYSIVGCZMNM-UHFFFAOYSA-N 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
Landscapes
- Digital Computer Display Output (AREA)
Description
この発明は印字装置あるいは表示装置等を用い
て図形パターンを描くための図形コード入力方式
に係り、特に図表等の罫線を描くに適した図形コ
ード入力方式に関する。 印字装置又はキヤラクタデイスプレイ等を用い
て罫線を表示する場合、いくつかの罫線パターン
の組合せとして描く方法が一般的である。すなわ
ち、第１図ａ〜ｐに示すような、通常の文字パタ
ーンと同じ大きさの罫線パターンをパターンメモ
リに収容しておく。また第１図ａ〜ｐに示す各罫
線パターンには文字パターンに付される文字コー
ドと同様な罫線コードを付しておき、罫線を描く
場合にも文字を描く場合と同様にして罫線コード
を入力する。次にこの罫線コードに対応する罫線
パターンをパターンメモリから読み出して印字又
は表示を行なう。しかしながら、罫線コードを文
字コードと同様に扱つて入力するために、操作者
は、印字又は表示領域のどの位置にどの罫線パタ
ーンを割り当てるかを印字又は表示領域のすべて
のアドレスについて予じめ求めておかなければな
らず、文書作成に要する労力及び時間は著しく増
大していた。特に、罫線の修正に関しては、例え
ば１本の横線を削除する場合でも、この横線が占
める領域のアドレスを単に第１図ａに示すような
空白を示す罫線パターンのコードに改めることは
できず、第１図ｐに示すような線分の交わりの部
分は第１図ｍに示すような縦線だけの罫線パター
ンに変更する必要があり、割り当てられたコード
の変更は複雑なため更に多くの労力と時間とを必
要とする。 この発明は上記事情に鑑みて為されたものであ
り、その目的は罫線コード等の図形コードを容易
に入力することのできる図形コード入力方式を提
供するにある。 この発明の他の目的は入力コードの修正が容易
に行える図形コード入力方式を提供するにある。 この発明によれば、例えば第１図ａ〜ｐに示さ
れる図形パターンは、第２図に示すような４つの
線素Ａ，Ｂ，Ｃ，Ｄの有無の組合せによつて表現
され得ることに着目し、各図形パターンのコード
として各線素の有無を“１”、“０”で対応させた
４ビツトのコードを割り当ててなる。すなわち、
第１表に示すように、第１図ａ〜ｐ各図形パター
ンに対して、４ビツトの２進数“0000”〜
“1111”をコードとする。ここで、４ビツト２進
数は第１〜第４ビツトがそれぞれ線素Ａ〜Ｄの有
無を表わしている。例えば第１図ｈに示す図形パ
ターンは線素Ｂ，Ｃ，Ｄを含み、線素Ａを含まな
いのでそのコードは“0111”となつている。
て図形パターンを描くための図形コード入力方式
に係り、特に図表等の罫線を描くに適した図形コ
ード入力方式に関する。 印字装置又はキヤラクタデイスプレイ等を用い
て罫線を表示する場合、いくつかの罫線パターン
の組合せとして描く方法が一般的である。すなわ
ち、第１図ａ〜ｐに示すような、通常の文字パタ
ーンと同じ大きさの罫線パターンをパターンメモ
リに収容しておく。また第１図ａ〜ｐに示す各罫
線パターンには文字パターンに付される文字コー
ドと同様な罫線コードを付しておき、罫線を描く
場合にも文字を描く場合と同様にして罫線コード
を入力する。次にこの罫線コードに対応する罫線
パターンをパターンメモリから読み出して印字又
は表示を行なう。しかしながら、罫線コードを文
字コードと同様に扱つて入力するために、操作者
は、印字又は表示領域のどの位置にどの罫線パタ
ーンを割り当てるかを印字又は表示領域のすべて
のアドレスについて予じめ求めておかなければな
らず、文書作成に要する労力及び時間は著しく増
大していた。特に、罫線の修正に関しては、例え
ば１本の横線を削除する場合でも、この横線が占
める領域のアドレスを単に第１図ａに示すような
空白を示す罫線パターンのコードに改めることは
できず、第１図ｐに示すような線分の交わりの部
分は第１図ｍに示すような縦線だけの罫線パター
ンに変更する必要があり、割り当てられたコード
の変更は複雑なため更に多くの労力と時間とを必
要とする。 この発明は上記事情に鑑みて為されたものであ
り、その目的は罫線コード等の図形コードを容易
に入力することのできる図形コード入力方式を提
供するにある。 この発明の他の目的は入力コードの修正が容易
に行える図形コード入力方式を提供するにある。 この発明によれば、例えば第１図ａ〜ｐに示さ
れる図形パターンは、第２図に示すような４つの
線素Ａ，Ｂ，Ｃ，Ｄの有無の組合せによつて表現
され得ることに着目し、各図形パターンのコード
として各線素の有無を“１”、“０”で対応させた
４ビツトのコードを割り当ててなる。すなわち、
第１表に示すように、第１図ａ〜ｐ各図形パター
ンに対して、４ビツトの２進数“0000”〜
“1111”をコードとする。ここで、４ビツト２進
数は第１〜第４ビツトがそれぞれ線素Ａ〜Ｄの有
無を表わしている。例えば第１図ｈに示す図形パ
ターンは線素Ｂ，Ｃ，Ｄを含み、線素Ａを含まな
いのでそのコードは“0111”となつている。
【表】
また、例えば第１図ｄの図形パターンと第１図
ｍの図形パターンとを重ね合せることにより第１
図ｐの図形パターンが得られることが明らかであ
るが、上記のようにコードを定めたことによつ
て、第１図ｄの図形パターンのコード“0011”と
第１図ｍの図形パターンのコード“1100”との論
理和出力は第１図ｐの図形パターンのコード
“1111”となる。逆に第１図ｐの図形パターンの
コード“1111”から第１図ｍの図形パターンのコ
ード“1100”を差し引いて得られる‘0011”は第
１図ｄの図形パターンのコードとなる。この発明
は、このような性質を利用することにより、コー
ドの入力を簡単化したものである。 第３図はこの発明の一実施例を示す図である。
同図において、１〜４は罫線をなす１本の線分の
始点及び終点位置データを保持する位置レジス
タ、５１，５２，６１，６２，７１及び７２は４
ビツトのコードを収容したコードレジスタ、８，
９，１０，１１はデータを選択するセレクタ、１
２はアドレス計算部、１３は論理演算部、１４は
コード記憶部、１５はアドレスレジスタ、１６，
１７，１８はレジスタ、１９，２０は制御回路で
ある。いま、コードレジスタ５１，５２，６１，
６２，７１，７２はそれぞれ第１図ｂ，ｅ，ｄ，
ｍ，ｃ，ｉで示される図形パターンのコード（第
１表参照）を収容している。これらの図形パター
ンの組合せによつて任意の長さの１本の線分（横
方向及び縦方向）が表わされる。これらの図形パ
ターンに対応するコードはセレクタ８〜１１によ
つて唯１つのコードが選択される。論理演算部１
３はこの選択されたコードとコード記憶部１４か
ら読み出された内容との論理演算を行なう。コー
ド記憶部１４は１頁分の印字領域あるいは１画面
分の表示領域のすべての位置のコードを収容でき
る大きさを持つ。印字領域が第４図に示すような
横方向にｍ文字、縦方向にｎ文字印字できる大き
さを持つ場合には、コード記憶部１４として１語
４ビツトでｍ×ｎ語のメモリを用いることができ
る。アドレス計算部１２はレジスタ１〜４が保持
する位置データからコード記憶部１４にアクセス
すべきアドレスを計算する。 いま、第５図に示すように、印字領域２１に罫
線２２を描くものとする。印字領域２１の各単位
領域には第１図に示す図形パターンが割り当てら
れる。印字領域２１の横方向の文字数ｍを20と
し、各単位領域の文字位置は横方向の文字数及び
縦方向の文字数により指定できる。ここでは横方
向に第ｉ文字目で縦方向に第ｊ文字目の文字位置
を（ｉ、ｊ）で示すものとする。コード記憶部１
４は各単位領域を順にアドレス付けしてあるの
で、文字位置（ｉ、ｊ）アドレスＮは
ｍの図形パターンとを重ね合せることにより第１
図ｐの図形パターンが得られることが明らかであ
るが、上記のようにコードを定めたことによつ
て、第１図ｄの図形パターンのコード“0011”と
第１図ｍの図形パターンのコード“1100”との論
理和出力は第１図ｐの図形パターンのコード
“1111”となる。逆に第１図ｐの図形パターンの
コード“1111”から第１図ｍの図形パターンのコ
ード“1100”を差し引いて得られる‘0011”は第
１図ｄの図形パターンのコードとなる。この発明
は、このような性質を利用することにより、コー
ドの入力を簡単化したものである。 第３図はこの発明の一実施例を示す図である。
同図において、１〜４は罫線をなす１本の線分の
始点及び終点位置データを保持する位置レジス
タ、５１，５２，６１，６２，７１及び７２は４
ビツトのコードを収容したコードレジスタ、８，
９，１０，１１はデータを選択するセレクタ、１
２はアドレス計算部、１３は論理演算部、１４は
コード記憶部、１５はアドレスレジスタ、１６，
１７，１８はレジスタ、１９，２０は制御回路で
ある。いま、コードレジスタ５１，５２，６１，
６２，７１，７２はそれぞれ第１図ｂ，ｅ，ｄ，
ｍ，ｃ，ｉで示される図形パターンのコード（第
１表参照）を収容している。これらの図形パター
ンの組合せによつて任意の長さの１本の線分（横
方向及び縦方向）が表わされる。これらの図形パ
ターンに対応するコードはセレクタ８〜１１によ
つて唯１つのコードが選択される。論理演算部１
３はこの選択されたコードとコード記憶部１４か
ら読み出された内容との論理演算を行なう。コー
ド記憶部１４は１頁分の印字領域あるいは１画面
分の表示領域のすべての位置のコードを収容でき
る大きさを持つ。印字領域が第４図に示すような
横方向にｍ文字、縦方向にｎ文字印字できる大き
さを持つ場合には、コード記憶部１４として１語
４ビツトでｍ×ｎ語のメモリを用いることができ
る。アドレス計算部１２はレジスタ１〜４が保持
する位置データからコード記憶部１４にアクセス
すべきアドレスを計算する。 いま、第５図に示すように、印字領域２１に罫
線２２を描くものとする。印字領域２１の各単位
領域には第１図に示す図形パターンが割り当てら
れる。印字領域２１の横方向の文字数ｍを20と
し、各単位領域の文字位置は横方向の文字数及び
縦方向の文字数により指定できる。ここでは横方
向に第ｉ文字目で縦方向に第ｊ文字目の文字位置
を（ｉ、ｊ）で示すものとする。コード記憶部１
４は各単位領域を順にアドレス付けしてあるの
で、文字位置（ｉ、ｊ）アドレスＮは
【表】
で表わされる。例えば単位領域２３の文字位置は
（２、２）であり、ここに割り当てるべき第１図
ｆの図形パターンのコード“0101”は、コード記
憶部１４のアドレス22（10進数表示）に収容され
る必要がある。 さて、本発明においては、第５図に示すような
罫線２２は線分２２１，２２２等の組合せと見な
して、各線分の始点及び終点の位置データから各
印字領域に割り当てるコードが決定される。ま
ず、第３図に示すコード記憶部１４のすべてのア
ドレスの内容は“0000”に設定しておく。この状
態で、１本の線分の始点及び終点の位置データ
（x1、y1）、（x2、y2）をレジスタ１〜４に供給す
る。これらの位置データはアドレス計算部１２及
び制御回路１９に供給される。制御回路１９は入
力線分が横方向の線分であるか縦方向の線分であ
るかによつてセレクタ８〜１０の動作を制御す
る。 すなわち、入力位置データがy1＝y2の場合には
横方向の線分であると判断しセレクタ８〜１０が
端子Ａの入力データを選択するような制御信号を
出力する。またx1＝x2の場合には縦方向の線分で
あると判断しセレクタ８〜１０が端子Ｂの入力デ
ータを選択するような制御信号を出力する。レジ
スタ５１，６１，７１には、それぞれ横方向の線
分の一部を為す左端部、中間部及び右端部に対応
する図形パターンのコードが図示のように収容さ
れており、これらはそれぞれセレクタ８〜１０の
端子Ａに供給されている。またレジスタ５２，６
２，７２には、それぞれ縦方向の線分の一部を為
す上端部、中間部及び下端部に対応する図形パタ
ーンのコードが図示のように収容されており、こ
れらはそれぞれセレクタ８〜１０の端子Ｂに供給
されている。一方アドレス計算部１２は位置デー
タ（x1、y1）、（x2、y2）を用いてその線分が占め
る各単位領域のアドレスを(1)式に基づいて順次計
算する。いま線分の始点（x1、y1）がアドレス
N1、終点（x2、y2）がアドレスN2とすれば、アド
レス計算部１２は横方向の線分である場合にはア
ドレスN1、N1＋１、N1＋２、………、N2を順次
発生し、縦方向の線分である場合にはアドレス
N1、N1＋ｍ、N1＋2m、………、N2を順次発生す
る。発生されたアドレスＮはアドレスレジスタ１
５に順次収容される。アドレスレジスタ１５の内
容はコード記憶部１４に供給され、アドレスＮの
内容がレジスタ１６にセツトされる。また制御回
路２０はアドレス計算部１２がアドレスレジスタ
１５に供給するアドレスＮを検知し、Ｎ＝N1の
場合にはセレクタ１１が端子Ａのデータを選択す
るための制御信号を出力し、Ｎ＝N2の場合には
セレクタ１１が端子Ｃを選択するための制御信号
を出力し、その他の場合にはセレクタ１１が端子
Ｂを選択するための制御信号を出力する。セレク
タ１１によつて選択されたコードはレジスタ１７
にセツトされる。レジスタ１６及び１７の内容は
論理演算部１３に供給され、その演算結果はレジ
スタ１８を介してコード記憶部１４に書き込まれ
る。論理演算部１３が実行する論理演算は制御回
路２０によつて指定されるが通常のコード入力時
には論理和出力が求められる。なお、アドレスレ
ジスタ１５の内容は、コード記憶部１４の内容の
読み出し、論理演算部１３による演算実行、演算
結果をコード記憶部１４へ書き込むサイクルそれ
ぞれの期間、同一内容に保持させる。 １サイクルの動作が終了したらアドレス計算部
１２が計算した次のアドレスをアドレスレジスタ
１５にセツトした後同様サイクルを実行する。以
下Ｎ＝N2となるまで繰り返すことにより１本の
線分の占める各単位領域に対応する図形パターン
のコードが割り当てられる。以下他の線分の位置
データをレジスタ１〜４にセツトして同様操作を
行なう。 例えば第５図に示す線分２２１を描く場合に
は、その始点及び終点位置データ（２、２）、
（19、２）をレジスタ１〜４にセツトする。いま
線分２２１は横方向の線分であるからセレクタ８
〜１０は端子Ａを選択する。アドレス計算部１２
はまず単位領域２３のアドレスを計算しＮ＝22を
アドレスレジスタ１５にセツトする。これによつ
てコード記憶部１４からアドレス（22）の内容
“0000”（予じめクリアされている）がレジスタ１
６に読み出される。一方、いまＮ＝N1（＝22）
（始点）であるから制御回路２０の出力する制御
信号によつてセレクタ１１は端子Ａの入力を選択
する。したがつてレジスタ５１の内容“0001”が
セレクタ８，１１を介してレジスタ１７にセツト
される。次に論理演算部１３のレジスタ１６，１
７の内容に論理和演算を実行し、その結果
“0001”がレジスタ１８にセツトされる。このレ
ジスタ１８の内容はコード記憶部１４のアドレス
（22）に書き込まれる。 次にアドレス計算部１２は単位領域２４のアド
レス（23）をアドレスレジスタ１５にセツトす
る。いまＮ≠N1、Ｎ≠N2であるので（単位領域
２４は線分の始点、終点ではない）、レジスタ６
１の内容“0011”がセレクタ９，１１を介してレ
ジスタ１７にセツトされる。一方、レジスタ１６
にはアドレス（23）の内容“0000”が読み出され
ているので、論理演算部１３はこれらの論理和出
力“0011”をレジスタ１８にセツトする。このレ
ジスタ１８の内容はコード記憶部１４のアドレス
（23）に書き込まれる。以下単位領域２５から２
６までの各単位領域に対応するコード記憶部１４
のアドレス（23）〜（38）にも単位領域２４と同
様に“0011”が書き込まれる。次にアドレス計算
部１２が単位領域２７のアドレス（39）をアドレ
スレジスタ１５にセツトすると、いまＮ＝N2で
あるのでレジスタ７１の内容“0010”がレジスタ
１７にセツトされる。論理演算部１３がアドレス
（39）の内容“0000”とレジスタ１７の内容との
論理和を求めるとアドレス（39）には“0010”が
書き込まれて処理を終える。 更に線分２２２を描くには、位置データ（２、
２）及び（２、９）をレジスタ１〜４にセツトす
る。まず、アドレス計算部１２がこの線分の始点
に対応する単位領域２３のアドレスＮを求める。
いまＮ＝22である。アドレスレジスタ１５に
（22）がセツトされると、レジスタ１６にはアド
レス（22）の内容“0001”が読み出される。一方
レジスタ１７にはレジスタ５２の内容“0100”が
セツトされるので、論理演算部１３は論理和
“0101”を出力し、この“0101”がコード記憶部
１４のアドレス（22）に書き込まれる。 以下線分２２２が占める各単位領域について同
様操作を行なう。このように罫線２２を各線分毎
に描いていくことによつて最終的にコード記憶部
１４には各単位領域に印字すべき図形パターンの
コードが形成される。 また第５図において、罫線２２を為す線分２２
３を破線で示す２２４に修正したい場合には、単
位領域２７，２８の位置データ（２、４）、（19、
４）をレジスタ１〜４に設定して同様に処理すれ
ばよい。但しこの場合制御回路２０によつて論理
演算部１３がレジスタ１６の内容からレジスタ１
７の内容を差し引くための演算を指定する。これ
によつて線分２２３に対応するコードはコード記
憶部１４から消去される。この後、線分２２４の
単位領域２９，３０の位置データをレジスタ１〜
４にセツトし、論理演算部１３が再び論理和演算
を実行させることによりコードの変更ができる。 以上のように、この発明によれば、図形コード
の入力が極めて容易となり、また修正も簡単であ
る。 第６図は、この発明を印字装置に用いた場合の
一構成を示す図である。３１は一頁分のコードを
収容できるコード記憶部であり、第３図の符号１
４に対応する。このコード記憶部３１の内容は順
次コード変換部３２のに供給される。３３はパタ
ーンメモリであり、印字すべき文字パターンに加
えて第１図に示すような各種の図形パターンを収
容してなる。３４はパターンメモリ８３から読み
出されたデータを印字する印字部である。パター
ンメモリ３３内の各パターンはその容量に応じた
ビツト数のコードが符されているので、コード記
憶部３１の４ビツトのコードをパターンメモリ内
での図形パターンのコードに変換するように構成
されている。したがつて、コード変換器３２を設
けることによつて既存の印字装置に本発明を簡単
に適用することできる。 この発明は上記実施例に限られるものではな
い。通常の文字パターンと同じ大きさの罫線パタ
ーンでなくても良く、４個、９個、16個等で構成
される罫線パターンが１文字パターンに対応する
様にしても良い。上記実施例によつて描かれる罫
線の最小幅は１文字間隔であるがこの間隔を縮め
るためには基本となる図形パターンを追加すれば
よい。この場合これらの図形パターンが持つ線素
の数によつてコードのビツト数は変更されるべき
である。また上記実施例では、線分の始点及び終
点の位置を文字数で指定していたが、デイスプレ
イ上の座標値あるいはそれらに対応するアドレス
値をそのまま入力してもよいことは明らかであ
る。更に線分の消去の場合にはコードの差を用い
たが排他的論理和出力であつてもよい。但し、差
又は排他的論理和出力の場合には、線分の位置を
誤つて指定してしまつたときには、コード記憶部
の内容が意味を持たなくなる恐れがある。これを
避けるためには、レジスタ１７に得られたコード
の各ビツトの否定出力と、レジスタ１６の内容と
の論理積を求めるようにする。これによつてコー
ド記憶部１４の内容は、誤まつた場合にはそのま
ま保存できるので改めて正しい位置を入力してや
ればよい。
（２、２）であり、ここに割り当てるべき第１図
ｆの図形パターンのコード“0101”は、コード記
憶部１４のアドレス22（10進数表示）に収容され
る必要がある。 さて、本発明においては、第５図に示すような
罫線２２は線分２２１，２２２等の組合せと見な
して、各線分の始点及び終点の位置データから各
印字領域に割り当てるコードが決定される。ま
ず、第３図に示すコード記憶部１４のすべてのア
ドレスの内容は“0000”に設定しておく。この状
態で、１本の線分の始点及び終点の位置データ
（x1、y1）、（x2、y2）をレジスタ１〜４に供給す
る。これらの位置データはアドレス計算部１２及
び制御回路１９に供給される。制御回路１９は入
力線分が横方向の線分であるか縦方向の線分であ
るかによつてセレクタ８〜１０の動作を制御す
る。 すなわち、入力位置データがy1＝y2の場合には
横方向の線分であると判断しセレクタ８〜１０が
端子Ａの入力データを選択するような制御信号を
出力する。またx1＝x2の場合には縦方向の線分で
あると判断しセレクタ８〜１０が端子Ｂの入力デ
ータを選択するような制御信号を出力する。レジ
スタ５１，６１，７１には、それぞれ横方向の線
分の一部を為す左端部、中間部及び右端部に対応
する図形パターンのコードが図示のように収容さ
れており、これらはそれぞれセレクタ８〜１０の
端子Ａに供給されている。またレジスタ５２，６
２，７２には、それぞれ縦方向の線分の一部を為
す上端部、中間部及び下端部に対応する図形パタ
ーンのコードが図示のように収容されており、こ
れらはそれぞれセレクタ８〜１０の端子Ｂに供給
されている。一方アドレス計算部１２は位置デー
タ（x1、y1）、（x2、y2）を用いてその線分が占め
る各単位領域のアドレスを(1)式に基づいて順次計
算する。いま線分の始点（x1、y1）がアドレス
N1、終点（x2、y2）がアドレスN2とすれば、アド
レス計算部１２は横方向の線分である場合にはア
ドレスN1、N1＋１、N1＋２、………、N2を順次
発生し、縦方向の線分である場合にはアドレス
N1、N1＋ｍ、N1＋2m、………、N2を順次発生す
る。発生されたアドレスＮはアドレスレジスタ１
５に順次収容される。アドレスレジスタ１５の内
容はコード記憶部１４に供給され、アドレスＮの
内容がレジスタ１６にセツトされる。また制御回
路２０はアドレス計算部１２がアドレスレジスタ
１５に供給するアドレスＮを検知し、Ｎ＝N1の
場合にはセレクタ１１が端子Ａのデータを選択す
るための制御信号を出力し、Ｎ＝N2の場合には
セレクタ１１が端子Ｃを選択するための制御信号
を出力し、その他の場合にはセレクタ１１が端子
Ｂを選択するための制御信号を出力する。セレク
タ１１によつて選択されたコードはレジスタ１７
にセツトされる。レジスタ１６及び１７の内容は
論理演算部１３に供給され、その演算結果はレジ
スタ１８を介してコード記憶部１４に書き込まれ
る。論理演算部１３が実行する論理演算は制御回
路２０によつて指定されるが通常のコード入力時
には論理和出力が求められる。なお、アドレスレ
ジスタ１５の内容は、コード記憶部１４の内容の
読み出し、論理演算部１３による演算実行、演算
結果をコード記憶部１４へ書き込むサイクルそれ
ぞれの期間、同一内容に保持させる。 １サイクルの動作が終了したらアドレス計算部
１２が計算した次のアドレスをアドレスレジスタ
１５にセツトした後同様サイクルを実行する。以
下Ｎ＝N2となるまで繰り返すことにより１本の
線分の占める各単位領域に対応する図形パターン
のコードが割り当てられる。以下他の線分の位置
データをレジスタ１〜４にセツトして同様操作を
行なう。 例えば第５図に示す線分２２１を描く場合に
は、その始点及び終点位置データ（２、２）、
（19、２）をレジスタ１〜４にセツトする。いま
線分２２１は横方向の線分であるからセレクタ８
〜１０は端子Ａを選択する。アドレス計算部１２
はまず単位領域２３のアドレスを計算しＮ＝22を
アドレスレジスタ１５にセツトする。これによつ
てコード記憶部１４からアドレス（22）の内容
“0000”（予じめクリアされている）がレジスタ１
６に読み出される。一方、いまＮ＝N1（＝22）
（始点）であるから制御回路２０の出力する制御
信号によつてセレクタ１１は端子Ａの入力を選択
する。したがつてレジスタ５１の内容“0001”が
セレクタ８，１１を介してレジスタ１７にセツト
される。次に論理演算部１３のレジスタ１６，１
７の内容に論理和演算を実行し、その結果
“0001”がレジスタ１８にセツトされる。このレ
ジスタ１８の内容はコード記憶部１４のアドレス
（22）に書き込まれる。 次にアドレス計算部１２は単位領域２４のアド
レス（23）をアドレスレジスタ１５にセツトす
る。いまＮ≠N1、Ｎ≠N2であるので（単位領域
２４は線分の始点、終点ではない）、レジスタ６
１の内容“0011”がセレクタ９，１１を介してレ
ジスタ１７にセツトされる。一方、レジスタ１６
にはアドレス（23）の内容“0000”が読み出され
ているので、論理演算部１３はこれらの論理和出
力“0011”をレジスタ１８にセツトする。このレ
ジスタ１８の内容はコード記憶部１４のアドレス
（23）に書き込まれる。以下単位領域２５から２
６までの各単位領域に対応するコード記憶部１４
のアドレス（23）〜（38）にも単位領域２４と同
様に“0011”が書き込まれる。次にアドレス計算
部１２が単位領域２７のアドレス（39）をアドレ
スレジスタ１５にセツトすると、いまＮ＝N2で
あるのでレジスタ７１の内容“0010”がレジスタ
１７にセツトされる。論理演算部１３がアドレス
（39）の内容“0000”とレジスタ１７の内容との
論理和を求めるとアドレス（39）には“0010”が
書き込まれて処理を終える。 更に線分２２２を描くには、位置データ（２、
２）及び（２、９）をレジスタ１〜４にセツトす
る。まず、アドレス計算部１２がこの線分の始点
に対応する単位領域２３のアドレスＮを求める。
いまＮ＝22である。アドレスレジスタ１５に
（22）がセツトされると、レジスタ１６にはアド
レス（22）の内容“0001”が読み出される。一方
レジスタ１７にはレジスタ５２の内容“0100”が
セツトされるので、論理演算部１３は論理和
“0101”を出力し、この“0101”がコード記憶部
１４のアドレス（22）に書き込まれる。 以下線分２２２が占める各単位領域について同
様操作を行なう。このように罫線２２を各線分毎
に描いていくことによつて最終的にコード記憶部
１４には各単位領域に印字すべき図形パターンの
コードが形成される。 また第５図において、罫線２２を為す線分２２
３を破線で示す２２４に修正したい場合には、単
位領域２７，２８の位置データ（２、４）、（19、
４）をレジスタ１〜４に設定して同様に処理すれ
ばよい。但しこの場合制御回路２０によつて論理
演算部１３がレジスタ１６の内容からレジスタ１
７の内容を差し引くための演算を指定する。これ
によつて線分２２３に対応するコードはコード記
憶部１４から消去される。この後、線分２２４の
単位領域２９，３０の位置データをレジスタ１〜
４にセツトし、論理演算部１３が再び論理和演算
を実行させることによりコードの変更ができる。 以上のように、この発明によれば、図形コード
の入力が極めて容易となり、また修正も簡単であ
る。 第６図は、この発明を印字装置に用いた場合の
一構成を示す図である。３１は一頁分のコードを
収容できるコード記憶部であり、第３図の符号１
４に対応する。このコード記憶部３１の内容は順
次コード変換部３２のに供給される。３３はパタ
ーンメモリであり、印字すべき文字パターンに加
えて第１図に示すような各種の図形パターンを収
容してなる。３４はパターンメモリ８３から読み
出されたデータを印字する印字部である。パター
ンメモリ３３内の各パターンはその容量に応じた
ビツト数のコードが符されているので、コード記
憶部３１の４ビツトのコードをパターンメモリ内
での図形パターンのコードに変換するように構成
されている。したがつて、コード変換器３２を設
けることによつて既存の印字装置に本発明を簡単
に適用することできる。 この発明は上記実施例に限られるものではな
い。通常の文字パターンと同じ大きさの罫線パタ
ーンでなくても良く、４個、９個、16個等で構成
される罫線パターンが１文字パターンに対応する
様にしても良い。上記実施例によつて描かれる罫
線の最小幅は１文字間隔であるがこの間隔を縮め
るためには基本となる図形パターンを追加すれば
よい。この場合これらの図形パターンが持つ線素
の数によつてコードのビツト数は変更されるべき
である。また上記実施例では、線分の始点及び終
点の位置を文字数で指定していたが、デイスプレ
イ上の座標値あるいはそれらに対応するアドレス
値をそのまま入力してもよいことは明らかであ
る。更に線分の消去の場合にはコードの差を用い
たが排他的論理和出力であつてもよい。但し、差
又は排他的論理和出力の場合には、線分の位置を
誤つて指定してしまつたときには、コード記憶部
の内容が意味を持たなくなる恐れがある。これを
避けるためには、レジスタ１７に得られたコード
の各ビツトの否定出力と、レジスタ１６の内容と
の論理積を求めるようにする。これによつてコー
ド記憶部１４の内容は、誤まつた場合にはそのま
ま保存できるので改めて正しい位置を入力してや
ればよい。
第１図ａ〜ｐは図形パターンを示す図、第２図
は図形パターンを説明するための図、第３図はこ
の発明の一実施例を示す図、第４図及び第５図は
この発明の一実施例の動作を説明するための図、
第６図はこの発明を応用した印字装置を示す図で
ある。 １〜４……レジスタ、５１，５２，６１，６
２，７１，７２……コードレジスタ、８〜１１…
…セレクタ、１２……アドレス計算部、１３……
論理演算部、１４……コード記憶部、１５……ア
ドレスレジスタ、１６〜１８……レジスタ。
は図形パターンを説明するための図、第３図はこ
の発明の一実施例を示す図、第４図及び第５図は
この発明の一実施例の動作を説明するための図、
第６図はこの発明を応用した印字装置を示す図で
ある。 １〜４……レジスタ、５１，５２，６１，６
２，７１，７２……コードレジスタ、８〜１１…
…セレクタ、１２……アドレス計算部、１３……
論理演算部、１４……コード記憶部、１５……ア
ドレスレジスタ、１６〜１８……レジスタ。
Claims (1)
- 【特許請求の範囲】 １ ２次元領域に描かれる線分の始点及び終点位
置データが供給される位置入力部と、前記始点及
び終点位置データから前記線分が占める前記領域
のアドレスを順次算出するアドレス計算部と、前
記始点及び終点位置データから前記線分が横方向
か縦方向かを示す制御信号を作成する制御回路
と、この制御回路より出力された制御信号及び前
記アドレス計算部によつて求められたアドレスに
従つて前記線分の始点、終点及び中間部のコード
データを発生するコード発生部と、前記領域のア
ドレス毎に割り当てられるコードデータを収容す
るためのコード記憶部と、前記アドレス計算部が
出力するアドレスに従つて、前記コード記憶部内
のコードデータを読み出し、この読み出されたコ
ードデータと前記コード発生部の出力するコード
データとの論理演算出力を前記コード記憶部の同
一アドレスに書き込むコードデータ書き込み手段
とを備えたことを特徴とする図形コード入力方
式。 ２ 前記コードデータ書き込み手段は、前記コー
ド記憶部から読み出されたコードデータと前記コ
ード発生部が出力したコードデータの否定出力と
の論理積出力を前記コード記憶部の同一アドレス
に書き込む手段を備えたことを特徴とする特許請
求の範囲第１項記載の図形コード入力方式。 ３ 前記コードデータ書き込み手段は、前記コー
ド記憶部から読み出されたコードデータと前記コ
ード発生部が出力したコードデータとの差又は排
他的論理出力を前記コード記憶部の同一アドレス
に書き込む手段を備えたことを特徴とする特許請
求の範囲第１項記載の図形コード入力方式。 ４ 前記コードデータ書き込み手段は、前記コー
ド記憶部から読み出されたコードデータと前記コ
ード発生部が出力したコードデータとの論理和出
力を前記コード記憶部の同一アドレスに書き込む
手段を備えたことを特徴とする特許請求の範囲第
１項記載の図形コード入力方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11587978A JPS5543630A (en) | 1978-09-22 | 1978-09-22 | Graphic code input system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11587978A JPS5543630A (en) | 1978-09-22 | 1978-09-22 | Graphic code input system |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5543630A JPS5543630A (en) | 1980-03-27 |
| JPS6144317B2 true JPS6144317B2 (ja) | 1986-10-02 |
Family
ID=14673426
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11587978A Granted JPS5543630A (en) | 1978-09-22 | 1978-09-22 | Graphic code input system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5543630A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6371416A (ja) * | 1986-09-12 | 1988-03-31 | Nissan Motor Co Ltd | 部分昇降式ウインドウ構造 |
| JPH0523371Y2 (ja) * | 1986-08-13 | 1993-06-15 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58122591A (ja) * | 1982-01-14 | 1983-07-21 | 富士通株式会社 | デイスプレイ端末によるラインプリンタ用フオ−ムオ−バレイの作成方法 |
| JPS5937586A (ja) * | 1982-08-25 | 1984-03-01 | 松下電器産業株式会社 | 簡易罫線発生装置 |
| JPS59113621A (ja) * | 1982-12-20 | 1984-06-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JPS61175684A (ja) * | 1985-01-31 | 1986-08-07 | 株式会社リコー | 文字処理装置 |
| US5138384A (en) * | 1986-05-15 | 1992-08-11 | Sanyo Electric Co., Ltd. | Electrophotographic copying machine having editorial function |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034744A (ja) * | 1973-07-31 | 1975-04-03 | ||
| JPS5240130A (en) * | 1975-09-25 | 1977-03-28 | Photo Composing Mach Mfg Co Ltd | Photocomposing machine |
| JPS53108240A (en) * | 1976-12-29 | 1978-09-20 | Fujitsu Ltd | Ruling dislplay system |
-
1978
- 1978-09-22 JP JP11587978A patent/JPS5543630A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5034744A (ja) * | 1973-07-31 | 1975-04-03 | ||
| JPS5240130A (en) * | 1975-09-25 | 1977-03-28 | Photo Composing Mach Mfg Co Ltd | Photocomposing machine |
| JPS53108240A (en) * | 1976-12-29 | 1978-09-20 | Fujitsu Ltd | Ruling dislplay system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0523371Y2 (ja) * | 1986-08-13 | 1993-06-15 | ||
| JPS6371416A (ja) * | 1986-09-12 | 1988-03-31 | Nissan Motor Co Ltd | 部分昇降式ウインドウ構造 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5543630A (en) | 1980-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6144317B2 (ja) | ||
| US4695834A (en) | Patterned line generator for a data processing device | |
| JPH024938B2 (ja) | ||
| JPS594706B2 (ja) | 印字パタ−ン発生装置 | |
| JPS6356693A (ja) | 文字のドツト化方式 | |
| JPS5936316B2 (ja) | 印字または表示装置 | |
| JPS63233465A (ja) | 数式記号の入力表示方式 | |
| JPH0366157B2 (ja) | ||
| JPS61144688A (ja) | 文字発生方式 | |
| JPH0445875B2 (ja) | ||
| JPS5853338B2 (ja) | ドツト・トパタ−ン出力方式 | |
| JPS6132676B2 (ja) | ||
| JPH048473Y2 (ja) | ||
| JP2564779B2 (ja) | 文字出力装置 | |
| JP2564778B2 (ja) | 文字出力装置 | |
| JP2713219B2 (ja) | 図形表示装置 | |
| JPS6050581A (ja) | グラフィックディスプレイ装置の文字記憶方式 | |
| JPS59180620A (ja) | 文書作成装置 | |
| JPS5846478A (ja) | 印字装置 | |
| JPS607274B2 (ja) | 表示装置 | |
| JPH0341496A (ja) | 階調を有するフォント発生装置 | |
| JPH0734233B2 (ja) | グラフ作成方法 | |
| JPS63292190A (ja) | 文章作成装置 | |
| JPS58200329A (ja) | パタ−ン出力方式 | |
| JPS59123876A (ja) | 文書処理装置のパターン出力装置 |