JPH06251133A - 画像データアクセス装置 - Google Patents

Abstract

(57)【要約】 【目的】 予め設定された画素に隣接する画素の画像デ
ータをアクセスする際の処理スピードを高速化する。 【構成】 予めアクセスしようとする画像データのアド
レスをアドレス設定用のＤフリップフロップ１７，１８
に設定する。そして、アドレス変換用の単項加減算器２
０，２１にアドレス変換時にどのようにアドレスを変換
するかを設定し、上記アドレス設定用のＤフリップフロ
ップ１７，１８に設定された画素のアドレスを、それに
隣接する画素のアドレスに自動変換する。この後、制御
回路１３の制御により、画像メモリ１１に対して、上述
したように変換されたアドレスの画像データをアクセス
する。以上の処理を、単項加減算器２０，２１の動作モ
ード（アクセスモード）を順に切り替えながら繰り返す
ことにより、隣接する画素の画像データを順にアクセス
する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像メモリに対して、
予め設定された画素と所定の位置関係にある画素の画像
データをアクセスする機能を備えた画像データアクセス
装置に関するものである。

【０００２】

【従来の技術】従来より、画像処理装置においては、カ
メラから入力された画像信号をデジタル信号に変換して
画像メモリに記憶させた後、後述するフィルタリング処
理等の種々の処理を行なうようにしている。この場合、
画像メモリに記憶された画像データは、図７（ａ）に示
すように１画素ごとにアドレスを対応させ、画像メモリ
のデータをアクセスするときには、アクセスしようとす
る画素に対応したアドレスを設定するようにしている。
図７（ａ）では一例として２５６画素×２５６画素の画
像メモリのアドレス構成を示している。

【０００３】ここで、水平方向ｈ、垂直方向ｖにおける
画素のアドレスをａ（ｈ，ｖ）とすると、 ａ（ｈ，ｖ）＝２５６×ｖ＋ｈ となる。このアドレスを２進数で表現すると、図７
（ｂ）に示すように１６ビットの２進数となり、上位８
ビットが垂直方向、下位８ビットが水平方向のアドレス
を表している。

【０００４】ところで、図７（ａ）に示すように、アド
レスａ（ｈ，ｖ）の画素に隣接した画素のアドレスは次
の８通り存在する。

【０００５】 ａ（ｈ＋１，ｖ＋１）＝ａ（ｈ，ｖ）＋２５７ ａ（ ｈ ，ｖ＋１）＝ａ（ｈ，ｖ）＋２５６ ａ（ｈ−１，ｖ＋１）＝ａ（ｈ，ｖ）＋２５５ ａ（ｈ＋１， ｖ ）＝ａ（ｈ，ｖ）＋ １ ａ（ｈ−１， ｖ ）＝ａ（ｈ，ｖ）− １ ａ（ｈ＋１，ｖ−１）＝ａ（ｈ，ｖ）−２５５ ａ（ ｈ ，ｖ−１）＝ａ（ｈ，ｖ）−２５６ ａ（ｈ−１，ｖ−１）＝ａ（ｈ，ｖ）−２５７

【０００６】また、システムのメモリの中で割り当てら
れるアドレスは、この画像メモリの他に、例えば図８の
ように、システムプログラム領域や、主記憶領域、Ｉ／
Ｏ領域などがある。この図８の例では、アドレスを２４
ビット長として各領域を割り当てている。

【０００７】このようなシステム構成においては、図９
に示すように、画像メモリ１に対する画像データのアク
セスを制御回路２で制御する際に、アドレスバス３の信
号の上位ビット（本例では８ビット）を制御回路２でデ
コードし、コントロールバス４の信号と合わせて画像メ
モリ１を制御して、画像データをデータバス５へ出力す
るようなハードウエア構成となる。

【０００８】

【発明が解決しようとする課題】一般に、画像処理装置
においては、画像メモリに画像データを記憶した後、そ
の画像の画質改善のためにフィルタリング処理を行なう
ようにしている。このフィルタリング処理では、ある画
素（画像座標）とその近傍の画素の画像データをアクセ
スし、比較・演算する。このような処理を行なう場合、
画像データのアドレスの設定は、ＣＰＵがアドレスの値
を一時的に記憶する領域を主記憶領域に確保し、画像デ
ータのアクセスを行なう度に、次にアクセスするアドレ
スを前述した式により計算しながら、アクセスを繰り返
すようになっている。このため、画像データのアクセス
に要する時間は、（実際に画像メモリへのアクセスに要
する時間）＋（アドレスの計算時間）となり、処理スピ
ードが遅くなってしまう欠点がある。

【０００９】また、図７の例では、２５６画素×２５６
画素のサイズであったが、近年では例えば１０２４画素
×１０２４画素といった画素数の多いＴＶカメラもあ
り、この場合には、図７の例の１６倍のアドレス領域が
必要となり、従来の小規模の画像処理装置ではアドレス
領域が確保できなくなってしまう欠点もある。

【００１０】本発明はこのような事情を考慮してなされ
たもので、その目的は、予め設定された画素と所定の位
置関係にある画素の画像データをアクセスする際の処理
スピードを高速化できると共に、アドレス領域を大きく
取らず、比較的小規模の画像処理装置でもアドレス領域
を十分に確保できる画像データアクセス装置を提供する
ことにある。

【００１１】

【課題を解決するための手段】上記目的を達成するため
に、本発明の画像データアクセス装置は、画像メモリに
記憶されている二次元配列画素の画像データの中から、
予め設定された画素と所定の位置関係にある画素の画像
データをアクセスする機能を備えたものにおいて、アク
セスしようとする画素のアドレスを水平方向、垂直方向
で独立して設定するアドレス設定手段と、このアドレス
設定手段に設定された画素のアドレスを、これと所定の
位置関係にある画素のアドレスに自動変換するアドレス
変換手段と、前記画像メモリに対して前記アドレス変換
手段で変換されたアドレスの画像データをアクセスする
制御手段とを備えた構成としたものである。

【００１２】この場合、前記アドレス設定手段をフリッ
プフロップで構成し、前記アドレス変換手段を加減算器
で構成しても良い。

【００１３】

【作用】上記構成によれば、予めアクセスしようとする
画像データのアドレスをアドレス設定手段（フリップフ
ロップ）に設定する。そして、アドレス変換手段（加減
算器）に対し、アドレス変換時にどのようにアドレスを
変換するかを定めるアクセスモードを設定し、上記アド
レス設定手段に設定された画素のアドレスを、これと所
定の位置関係にある画素のアドレスにアドレス変換手段
により自動変換する。この後、制御手段の制御により、
画像メモリに対して前記アドレス変換手段で変換された
アドレスの画像データをアクセスする。以上の処理を、
アドレス変換手段の動作モード（アクセスモード）を順
に切り替えながら繰り返せば、所定の位置関係にある画
素の画像データを順にアクセスすることができる。

【００１４】

【実施例】以下、本発明の第１実施例を図１及び図２に
基づいて説明する。画像データを記憶する画像メモリ１
１はＲＡＭにより構成され、そのＤ端子にデータバス１
２が接続されている。この画像メモリ１１へのアクセス
は、制御手段たる制御回路１３により制御される。この
制御回路１３には、アドレスバス１４とコントロールバ
ス１５が接続されている。

【００１５】一方、アドレス設定手段１６は、アクセス
しようとする画素の水平方向のアドレスを設定するＤフ
リップフロップ１７と、当該画素の垂直方向のアドレス
を設定するＤフリップフロップ１８とから構成されてい
る。各Ｄフリップフロップ１７，１８は、制御回路１３
からＣＫ端子にＣＫ（クロック）パルスが入力されると
共に、Ｄ端子にデータバス１２からデータ信号が入力さ
れ、出力信号Ｑが、アドレス変換手段１９を構成する水
平・垂直方向の各単項加減算器２０，２１へ出力される
ようになっている。これら各単項加減算器２０，２１
は、各Ｄフリップフロップ１７，１８の値を±１加減す
るものであり、各単項加減算器２０，２１の出力信号
（アドレス信号）が画像メモリ１１のＡ端子に入力され
るようになっている。

【００１６】また、アクセスモードを設定するために、
アクセスモード設定用のＤフリップフロップ２２が設け
られている。ここで、アクセスモードは、水平・垂直方
向の各単項加減算器２０，２１の動作モードを、水平・
垂直のそれぞれの方向について加算（アドレスを＋
１）、減算（アドレスを−１）、無動作（アドレスを変
えない）のいずれかに設定することにより決められるも
ので、このアクセスモードにより、アドレス設定用のＤ
フリップフロップ１７，１８で設定されたアドレスａ
（ｈ，ｖ）の画素又はそれに隣接した画素のいずれの画
像データをアクセスするかを決定するものである。この
アクセスモードの切り替えにより、前述したａ（ｈ，
ｖ）、ａ（ｈ＋１，ｖ＋１）、ａ（ｈ，ｖ＋１）、ａ
（ｈ−１，ｖ＋１）、ａ（ｈ＋１，ｖ）、ａ（ｈ−１，
ｖ）、ａ（ｈ＋１，ｖ−１）、ａ（ｈ，ｖ−１）、ａ
（ｈ−１，ｖ−１）の９通りのアドレスの画像データを
アクセスできるようになっている。このアクセスモード
設定用のＤフリップフロップ２２は、制御回路１３から
ＣＫ端子にＣＫパルスが入力されると共に、Ｄ端子にデ
ータバス１２からデータ信号が入力され、出力信号Ｑが
制御回路１３へ出力されるようになっている。

【００１７】次に、上記構成の作用について説明する。
本実施例では、上位のホストコンピュータ又はＣＰＵが
アドレスバス１４、データバス１２、コントロールバス
１５を介して画像データのアクセスを行なう。図２は、
本実施例におけるシステム全体のメモリマップ例であ
り、システムプログラム領域や、主記憶領域、Ｉ／Ｏ領
域の他に、水平方向の画像アドレス、垂直方向の画像ア
ドレス、アクセスモード、画像データの各領域等があ
り、アドレスを２４ビット長として各領域を割り当てて
いる。

【００１８】この場合、“０５００００Ｈ”番地をアク
セスすると、水平方向画像アドレス設定用のＤフリップ
フロップ１７へデータがアクセスされ、“０５０００１
Ｈ”番地をアクセスすると、垂直方向画像アドレス設定
用のＤフリップフロップ１８へデータがアクセスされ
る。また、“０５０００２Ｈ”番地をアクセスすると、
アクセスモード設定用のＤフリップフロップ２２へデー
タがアクセスされ、“０５０００３Ｈ”番地をアクセス
すると、画像メモリ１１へデータがアクセスされる。

【００１９】本実施例では、画像データをアクセスする
前に、アクセスモード設定用のＤフリップフロップ２２
にアクセスモードを設定し、水平・垂直方向の各単項加
減算器２０，２１の動作モードを、それぞれの方向につ
いて加算（アドレスを＋１）、減算（アドレスを−
１）、無動作（アドレスを変えない）のいずれかに設定
する。更に、アクセスしようとする画像データの水平方
向と垂直方向のアドレスを画像アドレス設定用のＤフリ
ップフロップ１７，１８に設定する。この画像アドレス
設定用のＤフリップフロップ１７，１８の出力信号Ｑを
単項加減算器２０，２１に入力し、設定されたアクセス
モードに応じたアドレス信号に自動変換して画像メモリ
１１のＡ端子に入力する。このようにして、画像データ
のアクセス時に画像データのアドレスを指定するもので
ある。

【００２０】上述したようにして、アクセスモードと画
像データのアドレスを設定した後、画像データのアクセ
スを行なうと、制御回路１３により画像メモリ１１がア
クセスされる。画像データを読み出す場合には、画像ア
ドレス設定用のＤフリップフロップ１７，１８で設定さ
れたアドレスを基準として、単項加減算器２０，２１で
変換されたアドレスに記憶されている画像データが画像
メモリ１１からデータバス１２へ出力される。一方、書
き込みの場合には、データバス１２から画像データが画
像メモリ１１に入力されて、上記単項加減算器２０，２
１で変換されたアドレスの領域に上記画像データが書き
込まれる。

【００２１】以上のようにして、例えば、アドレスａ
（ｈ，ｖ）の画像データをアクセスした後、アクセスモ
ードを順に切り替えれば、ａ（ｈ，ｖ）に隣接したａ
（ｈ＋１，ｖ＋１）、ａ（ｈ，ｖ＋１）、ａ（ｈ−１，
ｖ＋１）、ａ（ｈ＋１，ｖ）、ａ（ｈ−１，ｖ）、ａ
（ｈ＋１，ｖ−１）、ａ（ｈ，ｖ−１）、ａ（ｈ−１，
ｖ−１）の９通りのアドレスの画像データを順番にアク
セスすることができる（アクセスするアドレスの順番は
適宜決めれば良い）。

【００２２】以上説明した第１実施例によれば、隣接し
た画素の画像データを、アドレス計算を行なうことな
く、アクセスすることができるため、従来よりも画像デ
ータの取得に必要な時間を短縮できて、処理スピードを
高速化することができる。また、アクセスしようとする
画像データのアドレスを、Ｄフリップフロップ１７，１
８（アドレス設定手段１６）に設定するので、ホストコ
ンピュータ又はＣＰＵ側から見た画像データ記憶領域の
アドレス割り付け分が、図２に示すように僅かで済み、
従来の小規模の画像処理装置でもアドレス領域を十分に
確保できる利点がある。

【００２３】以上説明した第１実施例においては、アド
レス変換のためのアクセスモード情報をＤフリップフロ
ップ２２に設定するようにしたが、アクセスモードを頻
繁に変更するようなアクセスを行なう場合には、図３及
び図４に示す本発明の第２実施例のように構成すれば良
い。

【００２４】即ち、第２実施例では、図４に示すよう
に、９種のアクセスモードをメモリマップ上に割り付け
ることで、第１実施例におけるアクセスモード設定用の
Ｄフリップフロップ２２を省略している（図３参照）。
これ以外の構成は、第１実施例と同じである。

【００２５】この第２実施例では、画像データをアクセ
スする際には、実行しようとするアクセスモードのアド
レスが選択され、そのアクセスモードに応じて制御回路
１３により単項加減算器２０，２１の動作モードが設定
されて、画像アドレス設定用のＤフリップフロップ１
７，１８の出力信号Ｑ（アドレス信号）が単項加減算器
２０，２１で自動変換され、画像データがアクセスされ
る。従って、この第２実施例では、アクセスモードを、
ハード的に設定し直すことなく、変更することができ
る。

【００２６】また、前記第１及び第２の両実施例では、
アドレス変換手段１９として単項加減算器２０，２１を
用い、アドレスの変換範囲を、画像アドレス設定用のＤ
フリップフロップ１７，１８に設定されたアドレスに対
して隣接するアドレスとしたが、図５及び図６に示す本
発明の第３実施例のように、アドレス変換手段２３とし
て水平・垂直方向アドレス変換用の全加減算器２４，２
５を用い、隣接するアドレス以外のアドレスの画像デー
タもアクセスできるようにしても良い。

【００２７】即ち、この第３実施例では、図６に示すよ
うに、アドレスの加減算量をアドレスオフセット値とし
てメモリマップ上に割り付け、このアドレスオフセット
値を制御回路１３によりアドレスオフセット用のＤフリ
ップフロップ２６，２７に設定する（図５参照）。そし
て、画像アドレス設定用のＤフリップフロップ１７，１
８に設定されたアドレスに対して上記アドレスオフセッ
ト値を全加減算器２４，２５で加減算することにより、
アドレスを自動更新して、画像データをアクセスする。
これにより、第１及び第２実施例よりも広い範囲で画像
データのアクセスを行なうことができる。

【００２８】尚、第３実施例では、第２実施例と同じ
く、アクセスモードをメモリマップ上に割り付けている
が、第１実施例のように、アクセスモード設定用のＤフ
リップフロップを設ける構成としても良いことは言うま
でもない。

【００２９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、予め設定された画素と所定の位置関係にある
画素の画像データを、ホストコンピュータ又はＣＰＵ側
でアドレス計算することなく、アクセスすることができ
て、その処理スピードを高速化できる。しかも、システ
ム全体から見て画像記憶領域に関係するアドレス領域が
少なくて済むため、比較的小規模な画像処理装置でもア
ドレス領域を拡張することなく本発明を適用できる。

【図面の簡単な説明】

【図１】本発明の第１実施例を示すブロック図

【図２】第１実施例におけるシステム全体のメモリマッ
プを示す図

【図３】本発明の第２実施例を示すブロック図

【図４】第２実施例におけるシステム全体のメモリマッ
プを示す図

【図５】本発明の第３実施例を示すブロック図

【図６】第３実施例におけるシステム全体のメモリマッ
プを示す図

【図７】２５６画素×２５６画素の画像メモリのアドレ
ス構成を説明する図（ａ）とアドレスデータの割り付け
を説明する図（ｂ）

【図８】従来のメモリマップを示す図

【図９】従来構成を示すブロック図

【符号の説明】

１１…画像メモリ、１３…制御回路（制御手段）、１６
…アドレス設定手段、１７…水平方向アドレス設定用の
Ｄフリップフロップ、１８…垂直方向アドレス設定用の
Ｄフリップフロップ、１９…アドレス変換手段、２０…
水平方向アドレス変換用の単項加減算器、２１…垂直方
向アドレス変換用の単項加減算器、２２…アクセスモー
ド設定用のＤフリップフロップ、２３…アドレス変換手
段、２４…水平方向アドレス変換用の全加減算器、２５
…垂直方向アドレス変換用の全加減算器、２４…水平方
向アドレスオフセット用のＤフリップフロップ、２５…
垂直方向アドレスオフセット用のＤフリップフロップ。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 画像メモリに記憶されている二次元配列
   画素の画像データの中から、予め設定された画素と所定
   の位置関係にある画素の画像データをアクセスする機能
   を備えた画像データアクセス装置において、 アクセスしようとする画素のアドレスを水平方向、垂直
   方向で独立して設定するアドレス設定手段と、 このアドレス設定手段に設定された画素のアドレスを、
   これと所定の位置関係にある画素のアドレスに自動変換
   するアドレス変換手段と、 前記画像メモリに対して前記アドレス変換手段で変換さ
   れたアドレスの画像データをアクセスする制御手段とを
   備えた画像データアクセス装置。
2. 【請求項２】 前記アドレス設定手段をフリップフロッ
   プで構成し、前記アドレス変換手段を加減算器で構成し
   たことを特徴とする請求項１記載の画像データアクセス
   装置。