JPS6141273A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JPS6141273A JPS6141273A JP16187984A JP16187984A JPS6141273A JP S6141273 A JPS6141273 A JP S6141273A JP 16187984 A JP16187984 A JP 16187984A JP 16187984 A JP16187984 A JP 16187984A JP S6141273 A JPS6141273 A JP S6141273A
- Authority
- JP
- Japan
- Prior art keywords
- data
- line
- picture
- image data
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Facsimile Transmission Control (AREA)
- Facsimile Image Signal Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、イメージセンサによって原稿を走査すること
によって得られるような画素分解された画像データに対
し、画像の副走査方向の輪郭強調補正処理等を施すため
の画像処理装置に関する。
によって得られるような画素分解された画像データに対
し、画像の副走査方向の輪郭強調補正処理等を施すため
の画像処理装置に関する。
従来例の構成とその問題点
第」図は、副走査方向の輪郭強調補正処理を行う従来の
画像処理装置のブロック図である。この図において、１
．２．３はそれぞれ１ライン分の画像データを蓄積でき
るラインメモリ、４は演算器として働くリードオンリー
メモリ（ＲＯＭ）である。
画像処理装置のブロック図である。この図において、１
．２．３はそれぞれ１ライン分の画像データを蓄積でき
るラインメモリ、４は演算器として働くリードオンリー
メモリ（ＲＯＭ）である。
外部から入力端子６に転送されてくる画像データは、Ｒ
ＯＭ４とラインメモリ１に入力される。
ＯＭ４とラインメモリ１に入力される。
ラインメモリ１に入力された画像データは１ライン分遅
延されて同ラインメモリ１よ多出力され、この画像デー
タはＲＯＭ４と次のラインメモリ２に入力される。この
ラインメモリ２に入力された画像データは１ライン分遅
延されて同ラインメモリ２よ多出力され、この画像デー
タはＲＯＭ４に入力される。即ち、連続する３ラインの
同一位置の画素に対する画像データがＲＯＭ４に入力さ
れる。
延されて同ラインメモリ１よ多出力され、この画像デー
タはＲＯＭ４と次のラインメモリ２に入力される。この
ラインメモリ２に入力された画像データは１ライン分遅
延されて同ラインメモリ２よ多出力され、この画像デー
タはＲＯＭ４に入力される。即ち、連続する３ラインの
同一位置の画素に対する画像データがＲＯＭ４に入力さ
れる。
ＲＯＭ４には予め特定の演算によって求められた処理デ
ータが格納されておシ、入力される画像データで指定さ
れるアドレスより、処理対象ラインの画像データ（ライ
ンメモリ１よシ入力される画像データ）に対する処理デ
ータを出力する。つ捷り、処理対象ラインの画像データ
に、その前後のラインの画像データを参照して副走査方
向の輪郭強調補正処理を施すわけである。その処理デー
タはラインメモリ３に蓄積され、１ライン分遅延後に出
力端子６から外部へ出力される。
ータが格納されておシ、入力される画像データで指定さ
れるアドレスより、処理対象ラインの画像データ（ライ
ンメモリ１よシ入力される画像データ）に対する処理デ
ータを出力する。つ捷り、処理対象ラインの画像データ
に、その前後のラインの画像データを参照して副走査方
向の輪郭強調補正処理を施すわけである。その処理デー
タはラインメモリ３に蓄積され、１ライン分遅延後に出
力端子６から外部へ出力される。
以上説明したように、副走査方向の輪郭強調補正処理等
を行う従来の画像処理装置は、処理のために参照すべき
画像データの蓄積用に２本、処理データの蓄積用に１本
、計３本のラインメモリを必要とし、メモリコストが高
いため高価になるという問題点を有していた。
を行う従来の画像処理装置は、処理のために参照すべき
画像データの蓄積用に２本、処理データの蓄積用に１本
、計３本のラインメモリを必要とし、メモリコストが高
いため高価になるという問題点を有していた。
発明の目的
本発明は上記従来の即題点を解消するもので、メモリを
削減することにより、副走査方向の輪郭強調補正処理等
の処理を行うだめの画像処理装置を、従来よりも安価に
提供することを目的とする。
削減することにより、副走査方向の輪郭強調補正処理等
の処理を行うだめの画像処理装置を、従来よりも安価に
提供することを目的とする。
発明の構成
本発明は、未処理の画像データを蓄積するための記憶手
段は設けず、処理データの蓄積のためだけに記憶手段を
設け、演算手段における入力画像データに対する演算に
同記憶手段からの読み出しデータ（前ラインの処理デー
タ）を用いるようにすることにより、上述の目的を達成
せんとするものである。
段は設けず、処理データの蓄積のためだけに記憶手段を
設け、演算手段における入力画像データに対する演算に
同記憶手段からの読み出しデータ（前ラインの処理デー
タ）を用いるようにすることにより、上述の目的を達成
せんとするものである。
実施例の説明
以下、図面を参照し本発明の実施例につき説明する。
第２図は本発明の一実施例による画像処理装置のブロッ
ク図である。この図において、１１は演算部であり、Ｒ
ＯＭ１２とラッチ回路１３より成る。ＲＯＭ１２のアド
レス入力は、ラッチ回路１３の出力および画像データの
入力端子１４と結合されている。１５はラインメモリで
あり、そのデータ入力はＲＯＭ１２のデータ出力および
処理データの出力端子１６と結合され、またデータ出力
はラッチ回路１３のデータ入力と結合されている。
ク図である。この図において、１１は演算部であり、Ｒ
ＯＭ１２とラッチ回路１３より成る。ＲＯＭ１２のアド
レス入力は、ラッチ回路１３の出力および画像データの
入力端子１４と結合されている。１５はラインメモリで
あり、そのデータ入力はＲＯＭ１２のデータ出力および
処理データの出力端子１６と結合され、またデータ出力
はラッチ回路１３のデータ入力と結合されている。
１７は制御部であり、ラッチ回路１３に対するラッチパ
ルスａ、ラインメモリ１５に対する書込パルスｂとアド
レス信号Ｃ１および外部のスキャナ部（図示されていな
い）への駆動パルス（図示されていない）を発生する。
ルスａ、ラインメモリ１５に対する書込パルスｂとアド
レス信号Ｃ１および外部のスキャナ部（図示されていな
い）への駆動パルス（図示されていない）を発生する。
次に動作を説明する。スキャナ部から、あるライン（ｎ
）の画像データが画素単位にシリアルに入力端子１４に
転送されてくる場合を考える。この転送が開始する時点
においては、同ライン（ｎ）の前ライン（ｎ−１）の処
理データがラインメモリ１６に蓄積されている。
）の画像データが画素単位にシリアルに入力端子１４に
転送されてくる場合を考える。この転送が開始する時点
においては、同ライン（ｎ）の前ライン（ｎ−１）の処
理データがラインメモリ１６に蓄積されている。
ライン（ｎ）の画像データの転送が始まると、制御部１
７はその転送と同期をとって、ランチパルスａ、書込パ
ルスｂを発生し、またアドレス信号Ｃを更新する。ライ
ン（ｎ）の画素（ｉ）の画像デ〜りＡｔが転送されてく
る時、ラインメモリ１５の画素対応アドレスがアドレス
信号Ｃにより指定され、同アドレスよりライン（ｎ−１
）の画素（ｉ）の処理データＢｉが読み出され、ラッチ
回路１３にラッチされる。
７はその転送と同期をとって、ランチパルスａ、書込パ
ルスｂを発生し、またアドレス信号Ｃを更新する。ライ
ン（ｎ）の画素（ｉ）の画像デ〜りＡｔが転送されてく
る時、ラインメモリ１５の画素対応アドレスがアドレス
信号Ｃにより指定され、同アドレスよりライン（ｎ−１
）の画素（ｉ）の処理データＢｉが読み出され、ラッチ
回路１３にラッチされる。
画像データＡｔ と処理データＢｉにより指定されるＲ
ＯＭ１２のアドレスから、次の式によって計算された処
理データＹｉが読み出される。
ＯＭ１２のアドレスから、次の式によって計算された処
理データＹｉが読み出される。
Ｙｉ＝Ｂｉ＋（Ｂｉ−Ａｉ ）Ｋ ・
・・・（１）ただし、ｌ Ｂｉ −Ａｔ ｌ ＞３の
ときＹ ｉ ＝Ｂ ｉ
−−−（２）ただし、１Ｂｉ−Ａｉｌ≦２のとき 上記二式において、Ｋは補正係数であり、ここではに＝
１．５に選ばれている。
・・・（１）ただし、ｌ Ｂｉ −Ａｔ ｌ ＞３の
ときＹ ｉ ＝Ｂ ｉ
−−−（２）ただし、１Ｂｉ−Ａｉｌ≦２のとき 上記二式において、Ｋは補正係数であり、ここではに＝
１．５に選ばれている。
処理データＹｉは出力端子１６より外部へ出力されると
ともに、ラインメモリ１５の画素（ｉ）対応のアドレス
に新しいＢｉ として書き込捷れる。なお、ラインメモ
リ１５から読み出される処理データＢｉを出力端子１６
より外部へ出力するようにしてもよい。
ともに、ラインメモリ１５の画素（ｉ）対応のアドレス
に新しいＢｉ として書き込捷れる。なお、ラインメモ
リ１５から読み出される処理データＢｉを出力端子１６
より外部へ出力するようにしてもよい。
以下、同様の動作の繰９返しにより、ライン（ｎ）の全
画素の画像データが処理される。
画素の画像データが処理される。
実は上述の処理は、副走査方向の輪郭強調補正処理であ
シ、たとえばライン（ｎ）の各画素の濃度レベルが第３
図に示すような場合、処理後の各画素９濃度レベルは第
４図に示すように補正される。
シ、たとえばライン（ｎ）の各画素の濃度レベルが第３
図に示すような場合、処理後の各画素９濃度レベルは第
４図に示すように補正される。
このように、本実施例においては、僅か１本のラインメ
モリを用いて従来と同様の副走査方向の輪郭強調補正処
理が可能である。
モリを用いて従来と同様の副走査方向の輪郭強調補正処
理が可能である。
なお、補正係数にの値および演算式は適宜変更してもよ
い。たとえば、画素濃度レベルが前ラインに対し黒方向
へ変化する場合と白方向へ変化する場合、つまり（Ｂｉ
−Ａｉ）の符号が負の場合と正の場合のそれぞれで、補
正係数にの値を異ならせてもよい。ただし、回帰的な演
算であるから振動現象を発生させないために、本実施例
のように、小さな濃度レベル変化は強調しないように演
算式を決めるのが一般に望ましい。
い。たとえば、画素濃度レベルが前ラインに対し黒方向
へ変化する場合と白方向へ変化する場合、つまり（Ｂｉ
−Ａｉ）の符号が負の場合と正の場合のそれぞれで、補
正係数にの値を異ならせてもよい。ただし、回帰的な演
算であるから振動現象を発生させないために、本実施例
のように、小さな濃度レベル変化は強調しないように演
算式を決めるのが一般に望ましい。
また、演算部１１の演算式を変更すれば、輪郭強調補正
処理以外の画像処理も実行可能であることは勿論である
。
処理以外の画像処理も実行可能であることは勿論である
。
さらに、本実施例の演算部１１は演算器としてＲＯＭ１
２を用いているが、組み合せ回路から成る演算回路を用
いてもよい。
２を用いているが、組み合せ回路から成る演算回路を用
いてもよい。
発明の効果
上述のように本発明は、未処理の画像データを蓄積する
ための記憶手段は設けず、処理データの蓄積のためだけ
に記憶手段を設け、演算手段における入力画像データに
対する演算に同記憶手段からの読み出しデータ（前ライ
ンの処理データ）を用いる構成であシ、従来よりもメモ
リコストを削減できるため、副走査方向の輪郭強調補正
処理等を行う画像処理装置を従来よりも安価に実現でき
るという効果を得られる。
ための記憶手段は設けず、処理データの蓄積のためだけ
に記憶手段を設け、演算手段における入力画像データに
対する演算に同記憶手段からの読み出しデータ（前ライ
ンの処理データ）を用いる構成であシ、従来よりもメモ
リコストを削減できるため、副走査方向の輪郭強調補正
処理等を行う画像処理装置を従来よりも安価に実現でき
るという効果を得られる。
第１図は従来の画像処理装置のブロック図、第２図は本
発明の一実施例による画像処理装置のブロック図、第３
図は同実施例装置に入力されるラインの各画素の濃度レ
ベルを示す特性図、第４図は第３図に示すラインの同実
施例装置によって処理後の各画素濃度レベルを示す特性
図である。 １１・・・・・・演算部、１２・・・・・・ＲＯＭ、１
３・・・・・・ラッチ回路、１４・・・・・・画像デー
タの入力端子、１５・・・・・・ラインメモリ、１６・
・・・・・処理データの出力端子、１７・・・・・・制
御部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
発明の一実施例による画像処理装置のブロック図、第３
図は同実施例装置に入力されるラインの各画素の濃度レ
ベルを示す特性図、第４図は第３図に示すラインの同実
施例装置によって処理後の各画素濃度レベルを示す特性
図である。 １１・・・・・・演算部、１２・・・・・・ＲＯＭ、１
３・・・・・・ラッチ回路、１４・・・・・・画像デー
タの入力端子、１５・・・・・・ラインメモリ、１６・
・・・・・処理データの出力端子、１７・・・・・・制
御部。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 第３図 第４図
Claims (1)
- 画像の副走査方向の輪郭強調補正処理等を行う画像処理
装置であって、演算手段と、記憶手段とを有し、上記演
算手段によって、外部から入力される画像データに対し
上記記憶手段から読み出されるデータを用いて特定の演
算を実行し、同演算により得られる上記入力画像データ
の処理データを上記記憶手段に記憶させるようにして成
る画像処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16187984A JPS6141273A (ja) | 1984-08-01 | 1984-08-01 | 画像処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16187984A JPS6141273A (ja) | 1984-08-01 | 1984-08-01 | 画像処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6141273A true JPS6141273A (ja) | 1986-02-27 |
| JPH0325116B2 JPH0325116B2 (ja) | 1991-04-05 |
Family
ID=15743718
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16187984A Granted JPS6141273A (ja) | 1984-08-01 | 1984-08-01 | 画像処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6141273A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230818A (ja) * | 1988-03-10 | 1989-09-14 | Nippon Steel Corp | 覆い蓋 |
| JPH01137342U (ja) * | 1988-03-10 | 1989-09-20 | ||
| JPH02279826A (ja) * | 1989-04-21 | 1990-11-15 | Nippon Steel Corp | 覆い蓋 |
-
1984
- 1984-08-01 JP JP16187984A patent/JPS6141273A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01230818A (ja) * | 1988-03-10 | 1989-09-14 | Nippon Steel Corp | 覆い蓋 |
| JPH01137342U (ja) * | 1988-03-10 | 1989-09-20 | ||
| JPH02279826A (ja) * | 1989-04-21 | 1990-11-15 | Nippon Steel Corp | 覆い蓋 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0325116B2 (ja) | 1991-04-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4607340A (en) | Line smoothing circuit for graphic display units | |
| JPH0573675A (ja) | 画像処理装置 | |
| EP0300502A2 (en) | High speed page turning control system | |
| JPS6141273A (ja) | 画像処理装置 | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JPH07118002B2 (ja) | 画像処理装置 | |
| JPH01303578A (ja) | 画像変換装置 | |
| JPH05268470A (ja) | 画像信号処理装置 | |
| JP2002300398A (ja) | 画像処理装置 | |
| JPH0436501B2 (ja) | ||
| JP2585872B2 (ja) | 画像雑音除去装置 | |
| JP2651517B2 (ja) | 画像処理方式 | |
| JP4086268B2 (ja) | 画像処理装置および画像処理方法 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JP2836066B2 (ja) | 演算のための集積回路及びその方法 | |
| JP2697679B2 (ja) | ディザ画像表示装置 | |
| JP2705580B2 (ja) | プリンタ画像データの解像度倍増回路 | |
| JPS60225283A (ja) | ヒストグラム演算回路 | |
| JPS5917586A (ja) | 画素密度縮小方式 | |
| JPH0364165A (ja) | 画像処理装置 | |
| JPH05242241A (ja) | 空間フィルタ処理システム | |
| JP2000293681A (ja) | メディアンフィルタを用いた画像フィルタ回路およびフィルタリング方法 | |
| JP2000125132A (ja) | 画像処理装置およびその制御方法 | |
| JPS63108473A (ja) | 画像処理装置 | |
| JPH05153386A (ja) | 画像処理装置及び画像処理方法 |