JP2002300398A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 複数の異なる階調処理回路をＩＣ化する場合
にＩＣサイズが大型化することを防止する。 【解決手段】 １×１ディザ処理部１と、ｍ×ｎディザ
処理部２と、適応ディザ処理部３と誤差拡散処理部４は
共用メモリＭ１、共用ＦＩＦＯメモリＭ２，Ｍ３を共用
し、また、メモリ使用が競合した場合、競合が発生しな
い階調処理回路を選択する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ディザ処理、誤差
拡散処理などの複数の異なる階調処理を行う画像処理装
置に関する。

【０００２】

【従来の技術】ディザ処理、誤差拡散処理などの複数の
異なる階調処理を選択的に行う場合には、個々の階調処
理用に設けられた回路の出力を選択する。

【０００３】

【発明が解決しようとする課題】ところで、ディザ処理
回路や誤差拡散処理回路などでは、主走査方向＝ｍ画素
×副走査方向＝ｎラインのマトリクスを用いて階調処理
を行う場合、ｍ画素分のＦＩＦＯメモリとｎ−１ライン
分の遅延メモリを必要とする。したがって、ディザ処理
回路や誤差拡散処理回路などの複数の異なる階調処理回
路をＩＣ化しようとすると、各回路が上記のメモリを必
要とするのでこのメモリのためにＩＣサイズが大型化す
るという問題点がある。また、メモリを共用した場合、
複数の異なる階調処理回路の組み合わせによっては、メ
モリ使用要求の競合が発生するという問題点がある。ま
た、複数の異なる階調処理回路間で画素間、ライン間の
遅延補正が必要になるという問題点がある。

【０００４】本発明は上記従来例の問題点に鑑み、複数
の異なる階調処理回路をＩＣ化する場合にＩＣサイズが
大型化することを防止することができる画像処理装置を
提供することを目的とする。

【０００５】本発明はまた、メモリを共用した場合にメ
モリ使用要求の競合を防止することができる画像処理装
置を提供することを目的とする。

【０００６】

【課題を解決するための手段】第１の手段は上記目的を
達成するために、共通の階調処理用メモリと、前記共通
のメモリを用いて複数の異なる階調処理を行う階調処理
回路とを備えたことを特徴とする。

【０００７】第２の手段は、第１の手段において前記複
数の階調処理回路によりメモリ使用が競合した場合、競
合が発生しない階調処理回路を選択することを特徴とす
る。

【０００８】第３の手段は、第１の手段において前記共
通のメモリが共通のラインメモリを有し、前記複数の階
調処理回路が前記共通のラインメモリの使用が競合した
場合、前記共通のラインメモリを分割して使用すること
を特徴とする。

【０００９】

【発明の実施の形態】以下、図面を参照して本発明の実
施の形態を説明する。図１は本発明に係る画像処理装置
の一実施形態としてデジタルカラー複写機の構成を示す
ブロック図、図２は図１の階調処理部を詳しく示すブロ
ック図、図３は図２のモード指定信号と文字／写真信号
により選択する階調処理を示す説明図、図４は図２の階
調処理回路の共用メモリを示すブロック図、図５は図２
の階調処理回路の共用ＦＩＦＯメモリを示すブロック
図、図６は図２の階調処理回路のメモリ用途を示す説明
図、図７は図２のｍ×ｎディザ処理回路を詳しく示すブ
ロック図、図８は図２の適応ディザ処理回路を詳しく示
すブロック図、図９は図８の適応ディザ処理回路の切り
替え処理を示す説明図、図１０は図２の誤差拡散処理回
路を詳しく示すブロック図、図１１は図２の１×１ディ
ザ処理回路とｍ×ｎディザ処理回路の切り替え処理を示
す説明図である。

【００１０】図１に示すデジタルカラー複写機では、ス
キャナ１０１により読み取られたＲＧＢデータがシェー
ディング補正部１０２、スキャナガンマ補正部１０３、
フィルタ１０４を経由して色変換部１０５に印加され、
ここでＹＭＣＢｋデータに変換される。このＹＭＣＢｋ
データは変倍部１０６、画像加工部１０７、ガンマ補正
部１０８を経由して本発明の階調処理部１０９に印加さ
れ、ここで複数の異なる階調処理が選択的に行われた
後、プリンタ１１０に印加される。

【００１１】図２を参照して階調処理部１０９について
説明する。この例では、１×１ディザ処理部１は現ライ
ン及び１ライン遅延の画像データに対して１×１ディザ
処理を行って１×１ディザ出力信号を出力する。ｍ×ｎ
ディザ処理部２は現ライン及び１ライン遅延の画像デー
タに対してｍ×ｎディザ処理を行ってｍ×ｎディザ出力
信号を出力する。また、適応ディザ処理部３は現ライン
及び１ライン遅延の画像データに対して適応ディザ処理
を行って適応ディザ出力信号と適応遅延データを出力す
る。誤差拡散処理部４は現ライン、１ライン遅延及び２
ラインの画像データに対して誤差拡散処理を行って誤差
拡散出力信号と１ライン遅延及び２ライン遅延の誤差デ
ータを出力する。

【００１２】階調選択部５は図３に示すようにこれらの
１×１ディザ出力信号、ｍ×ｎディザ出力信号、適応デ
ィザ出力信号及び誤差拡散出力信号の１つをモード指定
信号と文字／写真信号の組み合わせにより選択して出力
する。図３は７通りのモード指定信号と２通りの文字／
写真信号から選択される階調処理を示している。モード
指定として「文字」、「写真」「ハイライト」及び「誤
差拡散」が選択された場合には、文字／写真信号に関係
なくそれぞれ１ｘ１ディザ処理部１、ｍｘｎディザ処理
部２、適応ディザ処理部３、誤差拡散処理部４の処理結
果を選択する。したがって、この場合にはメモリ使用競
合は発生しない。

【００１３】これに対し、モード指定として「標準」が
指定された場合には、文字／写真信号として「文字」が
指定されたときには１ｘ１ディザ処理部１の処理結果を
選択し、「写真」が指定されたときにはｍｘｎディザ処
理部２の処理結果を選択する。モード指定として「組み
合わせ１」が指定された場合には、文字／写真信号＝
「文字」が指定されたときには１ｘ１ディザ処理部１の
処理結果を選択し、「写真」が指定されたときには適応
ディザ処理部３の処理結果を選択する。モード指定とし
て「組み合わせ２」が指定された場合には、文字／写真
信号＝「文字」が指定されたときには１ｘ１ディザ処理
部１の処理結果を選択し、「写真」が指定されたときに
は誤差拡散処理部４の処理結果を選択する。したがっ
て、この場合にはメモリ使用競合が発生する。

【００１４】図４、図５はそれぞれ、各階調処理部１〜
４が共用するメモリＭ１、ＦＩＦＯメモリＭ２、Ｍ３の
構成を示し、それぞれマルチプレクサ６〜８により制御
選択信号に基づいて入力信号＝アドレスが選択される。
図６は共用メモリＭ１、共用ＦＩＦＯメモリＭ２、Ｍ３
の用途を示している。１×１ディザ処理部１は２×２デ
ィザ処理用に共用メモリＭ１を使用し（図４のメモリＭ
１の入力＝２×２ディザ位置、出力＝２×２ディザ出
力）、共用ＦＩＦＯメモリＭ２を画像１ライン遅延用に
使用する（図５のＦＩＦＯメモリＭ２の入力＝画像デー
タ入力、出力＝画像１ライン遅延出力）。

【００１５】ｍ×ｎディザ処理部２はｍ×ｎディザ処理
のマトリクスを構成するために共用メモリＭ１を使用し
（図４のメモリＭ１の入力＝２×２ディザ位置、出力＝
２×２ディザ出力）、ＦＩＦＯメモリＭ２を画像１ライ
ン遅延用に使用する（図５のＦＩＦＯメモリＭ２の入力
＝画像データ入力、出力＝画像１ライン遅延出力）。

【００１６】適応ディザ処理部３は内部処理の都合から
ガンマ逆補正用に共用メモリＭ１を使用し（図４のメモ
リＭ１の入力＝適応補正入力、出力＝適応補正値出
力）、共用ＦＩＦＯメモリＭ２を入力画像の１ライン分
保存と１ライン蓄積用に使用する（図５のＦＩＦＯメモ
リＭ２の入力＝画像データ入力、出力＝画像１ライン遅
延出力）。誤差拡散処理部４はブルーノイズ生成用に共
用メモリＭ１を使用し（図４のメモリＭ１の入力＝ブル
ーノイズ位置入力、出力＝ブルーノイズ出力）、共用Ｆ
ＩＦＯメモリＭ２、Ｍ３を１ライン以上の蓄積用に使用
する（図５のＦＩＦＯメモリＭ２、Ｍ３の入力＝誤差Ｆ
ＩＦＯ入力、出力＝誤差遅延出力１、２）。

【００１７】図７はｍｘｎディザ処理部２の構成と入出
力データを示し、ｍｘｎディザ処理部２はテーブルイン
デックス発生器２１と、ディザテーブル２２と遅延補正
部２３を有する。ディザのサイズは外部から指定され、
それに従って適当なテーブルインデックスが生成され
る。テーブルインデックス発生器２１は主走査方向の基
準信号と副走査方向の基準信号をもとに画素クロック毎
に各画素位置に対応するディザ特性を指定するためにイ
ンデックスを生成し、そのインデックス値はディザテー
ブル２２（共用メモリＭ２）のアドレスデータとなる。
また、画像データも同時に共用メモリＭ２のアドレスに
入力され、共用メモリＭ１(テーブル２２)の出力が遅延
補正部２３を経由して、ディザ処理(変換)された出力と
なる。

【００１８】また、図には示されていないが、１ｘ１デ
ィザ処理部１の構成と入出力データも同じであるのでデ
ィザ処理する必要がないが、読み取り系の画素補正、書
き込み系の補正のために２ｘ２ディザ処理が施されてい
る。但し、このとき使用するメモリは、後述する適応デ
ィザ処理部３が使用するメモリを共用する。

【００１９】適応ディザ処理部３は図８に詳しく示すよ
うに、セル基準発生部３１と、適応計算部３２と、セル
再配置部３３と遅延補正部３４を有する。セル基準発生
部３１は主走査方向の基準信号と副走査方向の基準信号
をもとに画素クロック毎に各画素位置に対応するディザ
特性を指定するためにインデックスを生成し、これをセ
ル再配置部３３に出力する。適応計算部３２は現ライン
及び１ライン遅延の画像データとガンマ逆補正データを
入力として適応計算データとガンマ逆補正データを出力
する。セル再配置部３３はこの適応計算データとインデ
ックスに基づいて適応ディザ出力信号を遅延補正部３４
を経由して出力する。

【００２０】ここで、適応ディザ処理部３では、基本処
理単位としてセルが使用され、このセルは画像データを
２ｘ２画素ずつ区切った領域を指す。セル単位で処理す
るために(同時に４画素入力し、４画素出力するため
に)、入力画像データは１ライン分蓄え、変換結果も１
ライン分保持しておく必要がある。

【００２１】このため、図９のタイムチャートに示すよ
うに副走査方向には２ライン単位で処理が繰り返され
る。最初に 画像データを１ライン分蓄え、次のライン
で画像データと先のラインの画像データから変換データ
を生成していく。このとき２ライン分のデータが生成さ
れるので１ライン分は直ちに出力し、もう１ライン分は
次のラインを処理するときに出力する。このとき１本の
ラインメモリ（ＦＩＦＯメモリＭ２、Ｍ３）をライン単
位で画像蓄積用と出力蓄積用に使い分ける。画像取り込
み時には画像データを入力しながら、先に蓄積した出力
内容を適応ディザ処理部３の出力として出力する。

【００２２】誤差拡散処理部４は図１０に詳しく示すよ
うに、誤差制御部４１と、誤差／出力計算部４２と遅延
補正部４３を有する。誤差制御部４１は主及び副走査基
準信号と画素クロックを入力としてライン遅延メモリ制
御信号とブルーノイズ制御信号を出力する。誤差／出力
計算部４２は現ライン、１ライン遅延及び２ライン遅延
の画像データとブルーノイズを入力として誤差拡散出力
信号を遅延補正部４３を経由して出力し、また、誤差デ
ータを出力する。

【００２３】誤差拡散処理部４では内部誤差マトリクス
サイズによるが、複数(単数)の誤差保存用ラインメモリ
(ＦＩＦＯ)が使用される例では、３ｘ５サイズのマトリ
クスを使っているので２本の誤差保存用ラインメモリＭ
２、Ｍ３を必要とする。また、誤差拡散処理部４では特
有のテキスチャが発生しやすいので、これを防止するた
めにブルーノイズを付加することも行われる。このとき
ブルーノイズ発生器は例えば６４ｘ６４のサイズを持っ
たテーブルの内容をアクセスして発生させている。この
テーブル用に適応処理のガンマ逆補正テーブルを共用す
る。

【００２４】図４に示す共用メモリの構成では、モード
指定に基づいて選択された階調処理の用途に応じた制御
信号を選択する。例えば上記の標準モードが指定された
場合には、１ｘ１ディザ処理部１(実際には２ｘ２ディ
ザ処理)が選択されるので共用メモリＭ１は２ｘ２ディ
ザテーブル用に書き換えられ、そのメモリアドレス信号
も２ｘ２ディザの位置信号を選択する。同様に適応ディ
ザ処理部３が選択される場合には、適応補正入力(ガン
マ逆補正入力)がメモリアドレスとして選択され、メモ
リ内容もガンマ逆補正用に書き換えられる。

【００２５】図１１は文字／写真信号により１×１ディ
ザ処理部１とｍｘｎディザ処理部２が切り替わる様子を
示している。誤差拡散が選択されたときも同様である。

【００２６】ここで、図３に示すモード指定として組み
合わせ１（文字：１×ディザ、写真：適応ディザ）が選
択されると、１×１ディザ処理部１と適応処理部３が並
行動作するが、このとき共用メモリの使用競合が発生
し、１×１ディザ部１はディザテーブルとして、適応デ
ィザ処理部３はガンマ逆補正として使用を要求する。こ
の競合を避けるために、１×１ディザ処理部１はｍｘｎ
処理と置きかえることにする。ｍｘｎディザ処理部２は
テーブル内容とテーブルインデックスの呼び出し制御を
適正にすれば１×１(２×２)処理と等価処理にするのは
簡単である。図３に示すモード指定としてモード組み合
わせ２（文字：１×ディザ、写真：誤差拡散）でも同様
である。

【００２７】図５に示すラインメモリ（ＦＩＦＯメモリ
Ｍ２、Ｍ３）の構成において、モード指定により決定し
た処理に対応して入力選択が行われる。組み合わせ１モ
ードのときには１×１ディザ処理部１の出力と適応ディ
ザ処理部３の出力の副走査方向の遅延量を合わせるため
に１×１ディザに入力するデータをＦＩＦＯメモリＭ２
を通して遅延させてから処理する。

【００２８】以上示したように、モードに応じてメモリ
資源を共用することでハードサイズを小さくでき、その
分消費電力も低減できるため、ＬＳＩに上記処理回路を
納めるのに極めて有効である。

【００２９】

【発明の効果】以上説明したように請求項１記載の発明
によれば、共通の階調処理用メモリと、共通のメモリを
用いて複数の異なる階調処理を行う階調処理回路とを備
えたので、複数の異なる階調処理回路をＩＣ化する場合
にＩＣサイズが大型化することを防止することができ
る。

【００３０】請求項２記載の発明によれば、複数の階調
処理回路によりメモリ使用が競合した場合、競合が発生
しない階調処理回路を選択するので、メモリを共用した
場合にメモリ使用要求の競合を防止することができる。

【００３１】請求項３記載の発明によれば、共通のライ
ンメモリの使用が競合した場合、共通のラインメモリを
分割して使用するので、複数の異なる階調処理回路をＩ
Ｃ化する場合にＩＣサイズが大型化することを防止する
ことができる。

【図面の簡単な説明】

【図１】本発明に係る画像処理装置の一実施形態として
デジタルカラー複写機の構成を示すブロック図である。

【図２】図１の階調処理部を詳しく示すブロック図であ
る。

【図３】図２のモード指定信号と文字／写真信号により
選択する階調処理を示す説明図である。

【図４】図２の階調処理回路の共用メモリを示すブロッ
ク図である。

【図５】図２の階調処理回路の共用ＦＩＦＯメモリを示
すブロック図である。

【図６】図２の階調処理回路のメモリ用途を示す説明図
である。

【図７】図２のｍ×ｎディザ処理回路を詳しく示すブロ
ック図である。

【図８】図２の適応ディザ処理回路を詳しく示すブロッ
ク図である。

【図９】図８の適応ディザ処理回路の切り替え処理を示
す説明図である。

【図１０】図２の誤差拡散処理回路を詳しく示すブロッ
ク図である。

【図１１】図２の１×１ディザ処理回路とｍ×ｎディザ
処理回路の切り替え処理を示す説明図である。

【符号の説明】

１ １×１ディザ処理部 ２ ｍ×ｎディザ処理部 ３ 適応ディザ処理部 ４ 誤差拡散処理部 Ｍ１ 共用メモリ Ｍ２，Ｍ３ 共用ＦＩＦＯメモリ

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5B047 AA01 AB02 AB04 CB25 EA05 5B060 CD11 GA01 KA01 KA04 5C077 MP01 MP08 NN08 NN11 NN19 PQ08 PQ24 RR16

Claims (3)

【特許請求の範囲】
1. 【請求項１】 共通の階調処理用メモリと、 前記共通のメモリを用いて複数の異なる階調処理を行う
   階調処理回路と、を備えた画像処理装置。
2. 【請求項２】 前記複数の階調処理回路によりメモリ使
   用が競合した場合、競合が発生しない階調処理回路を選
   択することを特徴とする請求項１記載の画像処理装置。
3. 【請求項３】 前記共通のメモリは共通のラインメモリ
   を有し、前記複数の階調処理回路は前記共通のラインメ
   モリの使用が競合した場合、前記共通のラインメモリを
   分割して使用することを特徴とする請求項１記載の画像
   処理装置。