JP4086268B2 - 画像処理装置および画像処理方法 - Google Patents
画像処理装置および画像処理方法 Download PDFInfo
- Publication number
- JP4086268B2 JP4086268B2 JP2000177779A JP2000177779A JP4086268B2 JP 4086268 B2 JP4086268 B2 JP 4086268B2 JP 2000177779 A JP2000177779 A JP 2000177779A JP 2000177779 A JP2000177779 A JP 2000177779A JP 4086268 B2 JP4086268 B2 JP 4086268B2
- Authority
- JP
- Japan
- Prior art keywords
- addition
- matrix
- addition result
- pixel
- changing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Image Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ディジタル画像信号を転写紙に画像再生する装置、特にスキャナから画像を読み込んで転写紙に画像再生する装置、例えばディジタル複写機、ファクシミリ、ファイリング装置等に適用され、ディジタル画像信号に対してマトリクス画像処理を行う場合に用いて好適な画像処理装置および画像処理方法に関する。
【０００２】
【従来の技術】
従来より、マトリクスを利用した画像処理方法として、例えば特開平５−１９１６４７号公報等により、副走査方向の周囲画素を注目画素のラインから２ライン目にある画素に変更することにより、セミスーパーファインモード等、１画素の読取範囲が読取線密度に対して大きい時に、より効果的なＭＴＦ補正が行えるＭＴＦ補正装置が提案されている。この装置においては、副走査側に例えば５×５画素のマトリクスに少なくとも、Ｎ−１本のラインバッファを必要としている。また、この装置では、マトリクス画像処理を行う前に、まず処理に必要とされる情報（画像）を用意してから、マトリクス画像処理を行っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来技術は、ラインバッファの数による回路の大規模化、又はチップ面積の大規模化につながるという問題があった。
具体的には、例えば５×５画素のマトリクス画像処理を行う場合、まずマトリクス分の情報（画像）を蓄積し、その後マトリクス画像処理を行う。マトリクス分の情報（画像）を蓄積するためには、少なくともＮ−１本、言い換えるとこの場合、４本のラインバッファを用いる必要があるため、回路規模が大きくなる。
【０００４】
本発明は上記の問題を解決するためになされたもので、マトリクス画像処理を行う画像処理装置の回路規模を小さくすることを目的としている。
【０００５】
【課題を解決するための手段】
かかる目的を達成するために、本発明による画像処理装置においては、主走査方向にＭ、副走査方向にＮの画素数を有するマトリクス上の各位置に対応付けられた入力画素に対して乗算する係数を各位置ごとのデータとして保持する保持手段と、リアルタイムにライン単位に入力される画像信号における各画素に、保持された係数のうちの当該入力画素が対応付けられるマトリクス上の位置における係数を乗算する乗算手段と、Ｍ画素毎に乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する加算手段と、１ラインにおける加算手段の加算結果を格納すると共に、格納された加算結果を前ラインでの加算結果として加算手段に与える格納手段と、入力画素の位置とマトリクスの位置の対応付け及び加算手段による加算結果の格納手段への格納タイミングを制御する制御手段と、マトリクス全体についての加算手段による加算終了後における加算結果を所定の係数で除算する除算手段とを設け、格納手段は、制御手段の制御に従って、Ｍ画素毎を単位として加算手段からの加算結果を格納し、また、加算手段に入力され加算手段で加算されたＭ画素毎の加算結果にマトリクスの主走査方向の位置が共通する前ラインでのＭ画素毎の加算結果を読み出して加算手段へ提供し、加算手段は、提供された前ラインでのＭ画素毎の加算結果と、入力されたラインのＭ画素毎の加算結果とを加算する。
【０００６】
また、本発明による画像処理方法においては、主走査方向にＭ、副走査方向にＮの画素数を有するマトリクス上の各位置に対応付けられた入力画素に対して乗算する係数を各位置ごとのデータとして保持すると共に、リアルタイムにライン単位に入力される画像信号における各画素に、保持された係数のうちの当該入力画素が対応付けられるマトリクス上の位置における係数を乗算する乗算手順と、Ｍ画素毎に乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する加算手順と、１ラインにおける加算手順の加算結果を格納すると共に、格納された加算結果を前ラインでの加算結果とする格納手順と、マトリクス全体についての加算手順による加算終了後における加算結果を所定の係数で除算する除算手順とを設け、格納手順は、Ｍ画素毎を単位として加算手順による加算結果を格納し、また、加算手順にて入力され加算されたＭ画素毎の加算結果にマトリクスの主走査方向の位置が共通する前ラインでのＭ画素毎の加算結果を読み出して、加算手順は、読み出された前ラインでのＭ画素毎の加算結果と、入力されたラインのＭ画素毎の加算結果とを加算する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
図１は本発明の第１の実施の形態によるマトリクス画像処理を行う画像処理装置のブロック図である。
図１において、１はマトリクス画像処理に必要な演算結果を順次に格納し、最終的にはマトリクス単位に格納するラインバッファである。２はリアルタイムに来る画素にマトリクス上の係数を乗算する乗算部である。３は画素の位置とマトリクスの位置との関係や、マトリクス毎のバッファ格納タイミングを制御する制御部である。４はマトリクス上の各位置に来た画素に乗算する係数を格納している係数保持部である。５はマトリクス内の画素の係数を乗算し、乗算部２からの同じラインの乗算結果と、ラインバッファ１からの過去のラインの乗算結果の加算結果とを加算していく加算部である。６はマトリクス全体に対して所定の係数を除算する除算部である。
【０００８】
図２はマトリクスを構成する各画素にかける係数の位置を示すもので、以後の説明で分かりやすくするために各位置を数字で示している。またここでは、一例としてＭ×Ｎ＝５×５画素のマトリクスを用いて説明を行う。
【０００９】
次に動作について説明する。
図１の画像処理装置の前段から入力される１ラインの画像信号に対して、乗算部２により１ライン目の１番目の画素に図２のマトリクス係数"00"を乗算する（マトリクス"00"の位置の係数を乗算するの意、以下、同じ）。２番目の画素にはマトリクス係数"01"を乗算し、以下、３番目、４番目、５番目と同じように係数を乗算していく。これらの各乗算結果を加算部５で加算し、加算結果をラインバッファ１に格納する。この格納された加算結果を"A1"としておく。
【００１０】
５番目の画素の次は６番目の画素がくるわけであるが、６番目の画素はマトリクス係数"00"に戻って乗算する。以上を繰り返し、ラインバッファ１に順次に格納して行き、１ライン目を終了する。このときの加算結果"A1"〜"An"はラインバッファ１に格納されていることになる。
【００１１】
次に、２ライン目の１番目の画素にマトリクス係数"10"を乗算する。１ライン目と同様に５番目の画素まで同じようにマトリクス係数を乗算していく。そして、前ラインでの加算結果"A1"をラインバッファ１から読み出し、２ライン目の１番目の画素から５番目の画素までの乗算結果の加算結果"B1"と、前ライン加算結果"A1"とを加算し、加算結果をラインバッファ１に格納する。
【００１２】
以上のような動作を３ライン目、４ライン目と行うことにより、主走査側に５画素、副走査側に４ライン分を全て足し合わせた加算結果がラインバッファ１に格納されることになる。
【００１３】
次に、５ライン目も同じように５画素単位にマトリクス係数を乗算していき、５画素単位にラインバッファ１から前回までの加算結果を読み出していき、５ライン目の加算結果と加算していく。これにより副走査側のライン数もマトリクス分揃ったので、それぞれを加算した結果を除算部６で、マトリクス全体の係数で除算する。以上の動作により、除算部６から出力される出力画像として、５×５のマトリクス画像処理を行った画像と同じものを得ることができる。
【００１４】
以上説明した第１の実施の形態によれば、次の効果を得ることができる。
前述したように、従来のＭＴＦ補正等のマトリクス画像処理を行う場合、必要とするライン数の画像データを最初に用意した後、一斉に演算をしていた。そのため少なくとも必要なマトリクスの副走査側、ライン数−１本分のラインバッファを必要とする。従って、配線が増えると共に、チップ面積の大規模化となっていた。
そこで本実施の形態では、最小に必要ライン数の画像データを用意するのではなく、リアルタイムに来る画像データに係数をかけながら蓄積していき、蓄積したもののみをラインバッファに順次格納していくことにより、ラインバッファの数を削減でき、さらに配線の数を減らすことができる。これにより、チップ面積規模を小さくすることができる。即ち、回路規模を小さくすることができる。
【００１５】
次に、本発明の第２の実施の形態を説明する。
従来の最初に必要な画像データを用意しから画像処理を行う方法では、ハード的に制御しているため、それぞれの画像処理に合わせたサイズ（Ｍ、Ｎの値）を持つ複数のマトリクスを持たなければならない。
そこで本実施の形態では、マトリクスのＭ、Ｎを変更して主走査側及び／又は副走査側のサイズを変更できるようにしている。
【００１６】
これによって、複数の画像処理回路を持たなくても、その画像処理に合ったマトリクスサイズを選択することにより、適切な画像処理を実現することができる。また、今までで考えられる複数のマトリクスを全て置き換えることにより、どの画像処理回路でも画像処理が可能になる。
【００１７】
尚、マトリクスサイズを変更するためには、例えば制御部３にマトリクスサイズを設定・変更するためのレジスタ等を設けることにより実現することができる。
【００１８】
次に、本発明の第３の実施の形態を説明する。
複写機等の画像形成装置においては、原稿画像として文字、写真等色々なものがあり、それに伴い画像処理方法も変わってくる。従って、原稿画像等の入力される画像を検出し、この検出に応じて自動的に最適なマトリクスサイズを選択してマトリクス画像処理を行えるようにすれば、それぞれの原稿画像に特化した画像処理回路を持つ必要がなくなる。これにより、全体的な回路規模の縮小が期待できる。
【００１９】
【発明の効果】
以上説明したように本発明によれば、ラインバッファの数を削減して、回路規模を縮小することができる。
また、マトリクスの主走査方向及び／又は副走査方向のサイズを変更できるようにすることにより、複数の画像処理回路をもつことなく、画像に合わせた最適なマトリクス画像処理を実現することができる。
さらに、入力画像の種類を検出してマトリクスサイズを変更することにより、自動的に最適な画像処理回路を選択することができる。
【図面の簡単な説明】
【図１】本発明による画像処理装置を示すブロック図である。
【図２】マトリクスの構成図である。
【符号の説明】
１ ラインバッファ
２ 乗算部
３ 制御部
４ 係数保持部
５ 加算部
６ 除算部
【発明の属する技術分野】
本発明は、ディジタル画像信号を転写紙に画像再生する装置、特にスキャナから画像を読み込んで転写紙に画像再生する装置、例えばディジタル複写機、ファクシミリ、ファイリング装置等に適用され、ディジタル画像信号に対してマトリクス画像処理を行う場合に用いて好適な画像処理装置および画像処理方法に関する。
【０００２】
【従来の技術】
従来より、マトリクスを利用した画像処理方法として、例えば特開平５−１９１６４７号公報等により、副走査方向の周囲画素を注目画素のラインから２ライン目にある画素に変更することにより、セミスーパーファインモード等、１画素の読取範囲が読取線密度に対して大きい時に、より効果的なＭＴＦ補正が行えるＭＴＦ補正装置が提案されている。この装置においては、副走査側に例えば５×５画素のマトリクスに少なくとも、Ｎ−１本のラインバッファを必要としている。また、この装置では、マトリクス画像処理を行う前に、まず処理に必要とされる情報（画像）を用意してから、マトリクス画像処理を行っている。
【０００３】
【発明が解決しようとする課題】
しかしながら、上記従来技術は、ラインバッファの数による回路の大規模化、又はチップ面積の大規模化につながるという問題があった。
具体的には、例えば５×５画素のマトリクス画像処理を行う場合、まずマトリクス分の情報（画像）を蓄積し、その後マトリクス画像処理を行う。マトリクス分の情報（画像）を蓄積するためには、少なくともＮ−１本、言い換えるとこの場合、４本のラインバッファを用いる必要があるため、回路規模が大きくなる。
【０００４】
本発明は上記の問題を解決するためになされたもので、マトリクス画像処理を行う画像処理装置の回路規模を小さくすることを目的としている。
【０００５】
【課題を解決するための手段】
かかる目的を達成するために、本発明による画像処理装置においては、主走査方向にＭ、副走査方向にＮの画素数を有するマトリクス上の各位置に対応付けられた入力画素に対して乗算する係数を各位置ごとのデータとして保持する保持手段と、リアルタイムにライン単位に入力される画像信号における各画素に、保持された係数のうちの当該入力画素が対応付けられるマトリクス上の位置における係数を乗算する乗算手段と、Ｍ画素毎に乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する加算手段と、１ラインにおける加算手段の加算結果を格納すると共に、格納された加算結果を前ラインでの加算結果として加算手段に与える格納手段と、入力画素の位置とマトリクスの位置の対応付け及び加算手段による加算結果の格納手段への格納タイミングを制御する制御手段と、マトリクス全体についての加算手段による加算終了後における加算結果を所定の係数で除算する除算手段とを設け、格納手段は、制御手段の制御に従って、Ｍ画素毎を単位として加算手段からの加算結果を格納し、また、加算手段に入力され加算手段で加算されたＭ画素毎の加算結果にマトリクスの主走査方向の位置が共通する前ラインでのＭ画素毎の加算結果を読み出して加算手段へ提供し、加算手段は、提供された前ラインでのＭ画素毎の加算結果と、入力されたラインのＭ画素毎の加算結果とを加算する。
【０００６】
また、本発明による画像処理方法においては、主走査方向にＭ、副走査方向にＮの画素数を有するマトリクス上の各位置に対応付けられた入力画素に対して乗算する係数を各位置ごとのデータとして保持すると共に、リアルタイムにライン単位に入力される画像信号における各画素に、保持された係数のうちの当該入力画素が対応付けられるマトリクス上の位置における係数を乗算する乗算手順と、Ｍ画素毎に乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する加算手順と、１ラインにおける加算手順の加算結果を格納すると共に、格納された加算結果を前ラインでの加算結果とする格納手順と、マトリクス全体についての加算手順による加算終了後における加算結果を所定の係数で除算する除算手順とを設け、格納手順は、Ｍ画素毎を単位として加算手順による加算結果を格納し、また、加算手順にて入力され加算されたＭ画素毎の加算結果にマトリクスの主走査方向の位置が共通する前ラインでのＭ画素毎の加算結果を読み出して、加算手順は、読み出された前ラインでのＭ画素毎の加算結果と、入力されたラインのＭ画素毎の加算結果とを加算する。
【０００７】
【発明の実施の形態】
以下、本発明の実施の形態を図面と共に説明する。
図１は本発明の第１の実施の形態によるマトリクス画像処理を行う画像処理装置のブロック図である。
図１において、１はマトリクス画像処理に必要な演算結果を順次に格納し、最終的にはマトリクス単位に格納するラインバッファである。２はリアルタイムに来る画素にマトリクス上の係数を乗算する乗算部である。３は画素の位置とマトリクスの位置との関係や、マトリクス毎のバッファ格納タイミングを制御する制御部である。４はマトリクス上の各位置に来た画素に乗算する係数を格納している係数保持部である。５はマトリクス内の画素の係数を乗算し、乗算部２からの同じラインの乗算結果と、ラインバッファ１からの過去のラインの乗算結果の加算結果とを加算していく加算部である。６はマトリクス全体に対して所定の係数を除算する除算部である。
【０００８】
図２はマトリクスを構成する各画素にかける係数の位置を示すもので、以後の説明で分かりやすくするために各位置を数字で示している。またここでは、一例としてＭ×Ｎ＝５×５画素のマトリクスを用いて説明を行う。
【０００９】
次に動作について説明する。
図１の画像処理装置の前段から入力される１ラインの画像信号に対して、乗算部２により１ライン目の１番目の画素に図２のマトリクス係数"00"を乗算する（マトリクス"00"の位置の係数を乗算するの意、以下、同じ）。２番目の画素にはマトリクス係数"01"を乗算し、以下、３番目、４番目、５番目と同じように係数を乗算していく。これらの各乗算結果を加算部５で加算し、加算結果をラインバッファ１に格納する。この格納された加算結果を"A1"としておく。
【００１０】
５番目の画素の次は６番目の画素がくるわけであるが、６番目の画素はマトリクス係数"00"に戻って乗算する。以上を繰り返し、ラインバッファ１に順次に格納して行き、１ライン目を終了する。このときの加算結果"A1"〜"An"はラインバッファ１に格納されていることになる。
【００１１】
次に、２ライン目の１番目の画素にマトリクス係数"10"を乗算する。１ライン目と同様に５番目の画素まで同じようにマトリクス係数を乗算していく。そして、前ラインでの加算結果"A1"をラインバッファ１から読み出し、２ライン目の１番目の画素から５番目の画素までの乗算結果の加算結果"B1"と、前ライン加算結果"A1"とを加算し、加算結果をラインバッファ１に格納する。
【００１２】
以上のような動作を３ライン目、４ライン目と行うことにより、主走査側に５画素、副走査側に４ライン分を全て足し合わせた加算結果がラインバッファ１に格納されることになる。
【００１３】
次に、５ライン目も同じように５画素単位にマトリクス係数を乗算していき、５画素単位にラインバッファ１から前回までの加算結果を読み出していき、５ライン目の加算結果と加算していく。これにより副走査側のライン数もマトリクス分揃ったので、それぞれを加算した結果を除算部６で、マトリクス全体の係数で除算する。以上の動作により、除算部６から出力される出力画像として、５×５のマトリクス画像処理を行った画像と同じものを得ることができる。
【００１４】
以上説明した第１の実施の形態によれば、次の効果を得ることができる。
前述したように、従来のＭＴＦ補正等のマトリクス画像処理を行う場合、必要とするライン数の画像データを最初に用意した後、一斉に演算をしていた。そのため少なくとも必要なマトリクスの副走査側、ライン数−１本分のラインバッファを必要とする。従って、配線が増えると共に、チップ面積の大規模化となっていた。
そこで本実施の形態では、最小に必要ライン数の画像データを用意するのではなく、リアルタイムに来る画像データに係数をかけながら蓄積していき、蓄積したもののみをラインバッファに順次格納していくことにより、ラインバッファの数を削減でき、さらに配線の数を減らすことができる。これにより、チップ面積規模を小さくすることができる。即ち、回路規模を小さくすることができる。
【００１５】
次に、本発明の第２の実施の形態を説明する。
従来の最初に必要な画像データを用意しから画像処理を行う方法では、ハード的に制御しているため、それぞれの画像処理に合わせたサイズ（Ｍ、Ｎの値）を持つ複数のマトリクスを持たなければならない。
そこで本実施の形態では、マトリクスのＭ、Ｎを変更して主走査側及び／又は副走査側のサイズを変更できるようにしている。
【００１６】
これによって、複数の画像処理回路を持たなくても、その画像処理に合ったマトリクスサイズを選択することにより、適切な画像処理を実現することができる。また、今までで考えられる複数のマトリクスを全て置き換えることにより、どの画像処理回路でも画像処理が可能になる。
【００１７】
尚、マトリクスサイズを変更するためには、例えば制御部３にマトリクスサイズを設定・変更するためのレジスタ等を設けることにより実現することができる。
【００１８】
次に、本発明の第３の実施の形態を説明する。
複写機等の画像形成装置においては、原稿画像として文字、写真等色々なものがあり、それに伴い画像処理方法も変わってくる。従って、原稿画像等の入力される画像を検出し、この検出に応じて自動的に最適なマトリクスサイズを選択してマトリクス画像処理を行えるようにすれば、それぞれの原稿画像に特化した画像処理回路を持つ必要がなくなる。これにより、全体的な回路規模の縮小が期待できる。
【００１９】
【発明の効果】
以上説明したように本発明によれば、ラインバッファの数を削減して、回路規模を縮小することができる。
また、マトリクスの主走査方向及び／又は副走査方向のサイズを変更できるようにすることにより、複数の画像処理回路をもつことなく、画像に合わせた最適なマトリクス画像処理を実現することができる。
さらに、入力画像の種類を検出してマトリクスサイズを変更することにより、自動的に最適な画像処理回路を選択することができる。
【図面の簡単な説明】
【図１】本発明による画像処理装置を示すブロック図である。
【図２】マトリクスの構成図である。
【符号の説明】
１ ラインバッファ
２ 乗算部
３ 制御部
４ 係数保持部
５ 加算部
６ 除算部
Claims (8)
- 主走査方向にＭ、副走査方向にＮの画素数を有するマトリクス上の各位置に対応付けられた入力画素に対して乗算する係数を前記各位置ごとのデータとして保持する保持手段と、
リアルタイムにライン単位に入力される画像信号における各画素に、前記保持された係数のうちの当該入力画素が対応付けられる前記マトリクス上の位置における係数を乗算する乗算手段と、
前記Ｍ画素毎に前記乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する加算手段と、
１ラインにおける前記加算手段の加算結果を格納すると共に、格納された加算結果を前記前ラインでの加算結果として前記加算手段に与える格納手段と、
前記入力画素の位置と前記マトリクスの位置の対応付け及び前記加算手段による加算結果の前記格納手段への格納タイミングを制御する制御手段と、
前記マトリクス全体についての前記加算手段による加算終了後における加算結果を所定の係数で除算する除算手段とを設け、
前記格納手段は、前記制御手段の制御に従って、前記Ｍ画素毎を単位として前記加算手段からの加算結果を格納し、また、前記加算手段に入力され前記加算手段で加算されたＭ画素毎の加算結果に前記マトリクスの主走査方向の位置が共通する前ラインでのＭ画素毎の加算結果を読み出して前記加算手段へ提供し、
前記加算手段は、前記提供された前ラインでのＭ画素毎の加算結果と、入力されたラインのＭ画素毎の加算結果とを加算することを特徴とする画像処理装置。 - 前記Ｍを変更して前記マトリクスの主走査方向のサイズを変更する変更手段を設けたことを特徴とする請求項１記載の画像処理装置。
- 前記Ｎを変更して前記マトリクスの副走査方向のサイズを変更する変更手段を設けたことを特徴とする請求項１記載の画像処理装置。
- 前記入力される画像信号の種類を検出する検出手段を設け、前記変更手段は、前記検出に応じて前記サイズを変更することを特徴とする請求項２又は３記載の画像処理装置。
- 主走査方向にＭ、副走査方向にＮの画素数を有するマトリクス上の各位置に対応付けられた入力画素に対して乗算する係数を前記各位置ごとのデータとして保持すると共に、リアルタイムにライン単位に入力される画像信号における各画素に、前記保持された係数のうちの当該入力画素が対応付けられる前記マトリクス上の位置における係数を乗算する乗算手順と、
前記Ｍ画素毎に前記乗算結果を加算しその加算結果と前ラインでの加算結果とを加算する加算手順と、
１ラインにおける前記加算手順の加算結果を格納すると共に、格納された加算結果を前記前ラインでの加算結果とする格納手順と、
前記マトリクス全体についての前記加算手順による加算終了後における加算結果を所定の係数で除算する除算手順とを設け、
前記格納手順は、前記Ｍ画素毎を単位として前記加算手順による加算結果を格納し、また、前記加算手順にて入力され加算されたＭ画素毎の加算結果に前記マトリクスの主走査方向の位置が共通する前ラインでのＭ画素毎の加算結果を読み出して、
前記加算手順は、前記読み出された前ラインでのＭ画素毎の加算結果と、入力されたラインのＭ画素毎の加算結果とを加算することを特徴とする画像処理方法。 - 前記Ｍを変更して前記マトリクスの主走査方向のサイズを変更する変更手順を設けたことを特徴とする請求項５記載の画像処理方法。
- 前記Ｎを変更して前記マトリクスの副走査方向のサイズを変更する変更手段を設けたことを特徴とする請求項５記載の画像処理方法。
- 前記入力される画像信号の種類を検出する検出手順を設け、前記変更手順により前記検出に応じて前記サイズを変更することを特徴とする請求項６又は７記載の画像処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177779A JP4086268B2 (ja) | 2000-06-14 | 2000-06-14 | 画像処理装置および画像処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000177779A JP4086268B2 (ja) | 2000-06-14 | 2000-06-14 | 画像処理装置および画像処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001358945A JP2001358945A (ja) | 2001-12-26 |
| JP4086268B2 true JP4086268B2 (ja) | 2008-05-14 |
Family
ID=18679322
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000177779A Expired - Fee Related JP4086268B2 (ja) | 2000-06-14 | 2000-06-14 | 画像処理装置および画像処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4086268B2 (ja) |
-
2000
- 2000-06-14 JP JP2000177779A patent/JP4086268B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001358945A (ja) | 2001-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7046861B2 (en) | Image forming apparatus with image distortion correction function | |
| US20060215929A1 (en) | Methods and apparatus for image convolution | |
| JP3200873B2 (ja) | 画像処理装置 | |
| JP2906791B2 (ja) | 画像処理装置 | |
| US5650862A (en) | Image signal processing apparatus with improved pixel parallel/line parallel conversion | |
| US5926582A (en) | Method and system for converting multi-gradated image data into binary image data | |
| US6633975B1 (en) | Data processing system having plurality of processors and executing series of processings in prescribed order | |
| JP4086268B2 (ja) | 画像処理装置および画像処理方法 | |
| JPH1093819A (ja) | 画像処理装置 | |
| JP3798553B2 (ja) | 画像処理装置 | |
| JPS59119969A (ja) | 通信装置 | |
| JPH0294778A (ja) | 画像処理方式 | |
| JP2006135825A (ja) | 画像補間処理装置 | |
| JP3155799B2 (ja) | Ｍｔｆ補正装置 | |
| JP3413968B2 (ja) | テレビジョン信号の補間回路 | |
| JP3877054B2 (ja) | 画像縮小変倍装置 | |
| JP3850582B2 (ja) | 画像処理装置 | |
| KR100257267B1 (ko) | 쉐이딩 보정 요소 추출장치 및 방법 | |
| JPS62164376A (ja) | 画像デ−タ復元装置 | |
| JPS6141273A (ja) | 画像処理装置 | |
| JP2903175B2 (ja) | 画像処理装置 | |
| JP3265735B2 (ja) | カラー画像処理装置 | |
| JPS6130174A (ja) | サ−マルヘツド駆動回路 | |
| JP3175169B2 (ja) | 記録装置のバッファメモリ切換方式 | |
| JP2000125113A (ja) | 画像合成方法及び画像再生方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041221 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050121 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070308 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070410 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070524 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080212 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130228 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140228 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |