JPS6130174A - サ−マルヘツド駆動回路 - Google Patents

サ−マルヘツド駆動回路

Info

Publication number
JPS6130174A
JPS6130174A JP14971584A JP14971584A JPS6130174A JP S6130174 A JPS6130174 A JP S6130174A JP 14971584 A JP14971584 A JP 14971584A JP 14971584 A JP14971584 A JP 14971584A JP S6130174 A JPS6130174 A JP S6130174A
Authority
JP
Japan
Prior art keywords
tone pattern
information
pulse
printing width
remarked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14971584A
Other languages
English (en)
Inventor
Tetsuyuki Inui
乾 哲行
Akio Noguchi
野口 秋生
Tadashi Yamamoto
忠 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP14971584A priority Critical patent/JPS6130174A/ja
Publication of JPS6130174A publication Critical patent/JPS6130174A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Facsimile Image Signal Circuits (AREA)
  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、サーマルヘッド駆動回路に関するものであり
、特に、周囲の階調パターンを認識して蓄熱補正を行な
うようにしたサーマルヘッド駆動回路に関するものであ
る。
(従来の技術) 従来のこの種の装置の蓄熱補正方式について、第6図を
参照して説明する。第6図は原稿読取装置によって読み
取られたドツトパターン情報の概念図を示す。
従来、任意の座標(i 、 j >のX印の付けられた
ドツトをサーマルヘッドを用いて印字するときは、その
周囲の情報を考慮に入れて、該×印の印字ドツトに対応
するサーマルヘッドの加熱素子に加えるエネルギの時間
幅(すなわち、パルス印字幅》が決定されていた。
例えば、第6図に示されているように、X印の印字ドツ
トの周囲の印字ドツトであって、かつ既に印字が行なわ
れた図示斜線が付された印字ドツトと、将来印字の行な
われる図示チェック模様が付された印字ドツトの一つ一
つが、白、ハーフドツトおよびフルドツトのいずれから
形成されるかによって蓄熱を予想し、前記X印の印字ド
ツトを印字するサーマルヘッドの加熱素子の加熱時間を
制御していた。
具体的には、次のような方式で行なわれていた。
例えば、第6図に示されているようなドツトパターン情
報を、1ペ一ジ分格納できる容量をもったページメモリ
に蓄積する。この時、1個のドツトは濃度O(白>、1
/2(ハーフドツト)および1(フルドツト)の3つの
場合があるので、1ドツト当り2ビツトで蓄積する。次
に、印字しようとするドツトの周囲情報を抽出する。次
いで、印字しようとするドツトの濃度と該周囲情報のド
ツトパターンとに対応して予め定められていたパルス印
字幅を決定する。その後、該パルス印字幅で、サーマル
ヘッドの加熱電子の通電時間を制御する。
(発明が解決しようとする問題点) 上記した従来の技術は、次のような問題点を有していた
すなわち、1ドツト当り2ビツトのドツトパターン情報
を1ペ一ジ分蓄積できる前記ページメモリのような大容
量のメモリが必要となり、装置の価格が高価になる。ま
た、前記1ペ一ジ分のドツトパターン情報をメモリに書
き込み、その後読み出すことが必要なために、アドレス
量が多くなり、装置の制御が複雑になる。
さらに周囲情報のパターンの種類が多(なって、パター
ンの種類とパルス印字幅との関係を格納するメモリ(例
えば、ROM)の容量が大きくなり、価格高になると共
に、装置が複雑になる。
本発明は、前述の問題点を解決するためになされたもの
である。
(問題点を解決するための手段および作用)前記の問題
点を解決するために、本発明は、複数のドツトが構成さ
れる階調パターンを用いて中間調記録するサーマルヘッ
ド駆動回路において、読取られた原稿情報を階調パター
ン情報で記憶する手段と、注目階調パターンの周囲階調
パターン情報に基づいてパルス印字幅補正値を出力する
手段と、該手段から出力された補正値を用いて注目階調
パターンのパルス印字幅を補正する手段を具備し、容量
の小さいメモリを用いかつ簡単な制御方式で蓄熱補正を
行なうようにした点に特徴がある。
(実施例) 以下に、図面を参照して、本発明の詳細な説明する。
第1図は本発明の一実施例のブロック図である。
原稿読取装置20は、周知のように、光源と、原稿面か
らの反射光を電気信号に変換する光電変換装置と、該光
電変換装置の出力をディジタル信号に変換する△/D変
換器とから主に構成されている。該原稿読取@置2oか
ら出力されたディジタル画像信号は、階調パターン発生
装置21に入力し、予め設定されているしきい値と比較
される。
今、2×2マトリクス3値デイザ法で処理されるとする
と、階調パターン発生装置21は前記画像信号が第2図
に示されている15種類の階調パターンのどれに相当す
るかを判別し、その階調パターンを例えば16進数1〜
Fでランダムアクセスメモリ(RAM)22に出力する
ここに、第2図は、2X2マトリクス3値デイザの階調
パターンを示し、図中の白部は濃度。、斜線部は濃度1
/2、チェック部は濃度1を示す。
また、本実施例では、各階調パターンに1〜15(1〜
F)の重み付けがなされている。
今、第3図に示されているような原稿のドツトパターン
情報があったとすると、4mのドツトを1つのブロック
として、前記1〜Fの符号付けが行なわれる。第3図の
例では、a′、b′、a′。
d′、・・・・・・の各ブロック毎に、それらの濃度に
応じて1〜Fのうちのいずれかの符号が付され、この符
号がRAM22に格納される。このように、RAM22
には、2×2マトリクス3値デイザの階調パターン情報
が記憶される。
次に、第3図におけるブロックAのドツト情報を印字す
るときは、第1図のコントローラ23はRAM22をア
ドレスし、RAM22からブロックAの階調パターン情
報を読み出し、諧調パターン情報−階調パターン変換器
24に入力する。
該階調パターン情報−階調パターン変換器24は、例え
ばブロックAの階調パターン情報が第2図の「5」に相
当する濃度であれば、該階調パターン情報「5」をフル
ドツト、白、白、ハーフドツトの4個のパルス印字幅に
変換し、順次出力する。これはROM等を用いることに
より、実現することかできる。
また、該コントローラ23は、RAM22からブ[lツ
クAの周囲のブロックD、B、C,Eの階調パターン情
報を読み出し、該階調パターン情報をシリアル人力−パ
ラレル出力の4個のシフトレジスタ25a〜25dに転
送する。この時、シフトレジスタ25aには、前記ブロ
ックD、E、B。
Cの階調パターン情報の20の桁が転送され、シフトレ
ジスタ25bには、これらのブロックの階調パターン情
報の21の桁が転送される。また、シフトレジスタ25
cには22の桁が転送され、シフトレジスタ25dには
、23の桁が転送される。
各シフトレジスタ258〜25dのデータは並列的に読
み出され、加算器26で加算される。なお、シフトレジ
スタ25a〜25dから直列的に読み出して、該加算器
26で加算するようにしてもよい。次に、該加算器26
の加算結果は、最大値が「60」であるので、例えば6
ビツトの信号でリードオンリメモリ(ROM)27に出
力される。この6ビツトの信号が、ROM27のアドレ
スになる。
ROM、27には、これらのアドレスに対応して、パル
ス印字幅の補正値がデータとして記憶されているので、
ROM27からはブロックへの周囲の階調パターン情報
に応じたパルス印字幅の補正情報が出力される。
ここに、ROM27に入力するデータの作り方の例を第
4図で説明する。第4図において、横軸は周囲階調パタ
ーンの合計を示し、縦軸はパルス印字幅補正値を示す。
本実施例では、注目ブロックAの周囲に4個のブロック
があり、各ブロックが15段階に重み付けされているの
で、前記横軸の周囲階調パタ一ンの合計の最大値は「6
0」に取られている。そして、この「60」のとき、ブ
ロックAの周囲の蓄熱は最大になるので、該ブロックA
のパルス印字幅の補正値は負方向に最大になるように定
められている。また、周囲階調パターンの合計が適当な
値Sのとき、ブロックAのパルス印字幅の補正値はOで
、さらに該合計の値が小さくなると補正値は正の方向に
大きくなるように定められている。
第5図はROM27に入力するデータの他の作り方の例
を示す。この例は注目ブロックの周囲のブロックに重み
付けをした例であり、同図(a )は横軸に、注目ブロ
ックAの左右両隣りのブロックBとCの階調パターンの
合計が取られ、同図−(b )は横軸に、注目ブロック
Aの上下両隣りのブロックDとEの階調パターンの合計
が取られている。同図(C)は、前記(a)と(b)を
加算して作られたグラフであり、横軸がブロックB。
C,DおよびEの階調パターンの合計を示し、縦軸はパ
ルス印字幅を示している。この例は、注目ブロックAの
上下両隣りブロックD、Eの蓄熱の影響が左右両隣りの
ブロックB、Cの蓄熱よりもブロックAに大きな影響を
与えるので、前者を後者よりも重視してデータの作成を
したものである。
再び、第1図にもどって、本実施例を説明する。
ROM27からは、注目ブロックAの周囲情報にもとづ
いて、パルス印字幅補正情報が出力され、該パルス印字
幅補正情報は加算回路28へ送られる。加算回路28は
、前記階調パターン情報−階調パターン変換器24から
出力された注目階調パターンの4個のパルス印字幅に、
前記パルス印字幅情報が加算され、該パルス印字幅が周
囲階調パターンに応じて補正される1、。
白情報検出器29は、前記階調パターン情報−階調パタ
ーン変換器24の出力から濃度O(白)の情報を検出す
る白情報検出器であり、該白情報検出器29は白情報が
検出された時は、第1の切換スイッチ31をパルス印字
幅Oのデータを記憶しているレジスタ30に接続するよ
うに制御する一方、白情報が検出されなかった時は、第
1の切換スイッチ31は前記加算回路28に接続するよ
うに制御される。
したがって、第1の切換スイッチ31がらは、濃度が1
/2および1のドツトに対しては、周囲階調パターンに
応じて補正されたパルス印字幅データが出力され、濃度
が0のドツトに対しては、周囲階調パターンに関係なく
oのパルス印字幅データが出力される。第1の切換スイ
ッチ31がら出力されたパルス印字幅データは第2の切
換スイッチ32をへて、2ラインバツフア33および3
4に交互に入力される。
2ラインバツフア33は、1ラインバツフア33aと3
3bから構成されており、今、第2の切換スイッチ32
が図示のように2ラインバツフア33に接続されている
とすると、第2の切換スイッチ32を通った4個のパル
ス印字幅データは、1ラインバツフア33aに2個連続
して格納された後、次の2個は1ラインバツフア33b
に連続して格納される。
例えば、注目ブロックAのIII調パターンが第2図の
「5」であって、これに対応するパルス印字幅データが
2ラインバツフア33に格納されるとすると、これらの
データは濃度1.O,0゜1/2に対応して第1図の例
示された領域に入力する。ずなわち、階調パターンr5
Jの上部の濃度1.0に対応するパルス印字幅データは
1ラインバツフア33aに入力し、下列の濃度0゜1/
2に対応するパルス印字幅データは1ラインバツフア3
3bに入力する。
これらの2ラインバツフア33および34に格納された
パルス印字幅データは、第3の切換スイッチ35を通っ
て読み出される。今、2ラインバツフア34のデータが
読み出されているとすると、読み出しは1ラインバツフ
ア34aのデータを先に読み出し、これが終ると、次に
15インバツフア゛34bのデータが読み出される。
2ラインバッファ33.34へのデータの書き込みと読
み出しは、交互に行なわれる。
以上のように、本実施例によれば、RAM22には階調
パターン情報が書き込まれ、かつ該階調パターンが15
段階に分れているため、該RAM22は原稿の読取ドツ
ト4個当り4ビツトの容量をもっていればよい。これは
、原稿の読取ドツト1個当り2ビツトの容量を必要とし
た従来装置に比べて、容量が半分でよいという効果があ
る。
また、このRAM22にアクセスするときは、読取ドツ
ト4個に対して1−っのアドレスがあればよいので、ア
ドレスの数が大幅に削減され、装置の制御が簡単になる
なお、上記の実施例では、第1図に示されているように
、加算回路28でROM27から出力されたパルス印字
幅補正値を階調パターン情報−階調パターン変換器24
がら出力されたパルス印字幅に加算するようにしたが、
本発明はこれに限定されるものではない。すなわち、R
OM27に、濃度1/2および1に対する補正係数を周
囲階調パターンの合計と対応させて入力しておけば、前
記加算回路28に代えて掛算器とすることができる。ま
た、この場合には、白情報検出器29およびOレジスタ
30を除くことができる。
また、上記の実施例では2×2マトリクス3値デイザ法
を適用した場合について説明したが、本発明はこれに限
定されないことは明らかである。
(発明の効果) 以上の説明から明らかなように、本発明によれば、つぎ
のような効果が達成される。
(1)  メモリに階調パターン情報が書き込まれるの
で、該メモリの容量が半分になる。したがって、装置を
安価にすることができる。
(2)該メモリのアドレス量が減り、装置の制御が簡単
になる。
【図面の簡単な説明】
第1図は本発明の一実施例のブロック図、第2図は2X
2マトリクス3値デイザ法による階調パターンの説明図
、第3図は原稿の読取ドツトをブロック化した説明図、
第4図および第5図は、それぞれパルス印字幅補正値の
作り方を示すグラフ、第6図は従来装置を説明するため
の、原稿読取ドツトパターン図を示す。 20・・・原稿読取装置、21・・・階調パターン発生
装置、22・・・RAM、23・・・コントローラ、2
4・・・階調パターン情報−階調パターン変換器、25
a〜25d・・・シフトレジスタ、26・・・加算器、
27・・・ROM、、29・・・白情報検出器代理人弁
理士  平木通人 外1名 ■ 第2図 第  3   図 第   5   図 合計間中〇+D+E) 第  6  図 第   4   図 (B+C+D+E)

Claims (2)

    【特許請求の範囲】
  1. (1)複数のドットが構成される階調パターンを用いて
    中間調記録するサーマルヘッド駆動回路において、読取
    られた原稿情報を階調パターン情報で記憶する手段と、
    注目階調パターンの周囲階調パターン情報に基づいてパ
    ルス印字幅補正値を出力する手段と、該手段から出力さ
    れた補正値を用いて注目階調パターンのパルス印字幅を
    補正する手段を具備したことを特徴とするサーマルヘッ
    ド駆動回路。
  2. (2)前記パルス印字幅補正値を出力する手段は、前記
    周囲階調パターン情報の和に対応してパルス印字幅補正
    値を定めていることを特徴とする前記特許請求の範囲第
    1項記載のサーマルヘッド駆動回路。
JP14971584A 1984-07-20 1984-07-20 サ−マルヘツド駆動回路 Pending JPS6130174A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14971584A JPS6130174A (ja) 1984-07-20 1984-07-20 サ−マルヘツド駆動回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14971584A JPS6130174A (ja) 1984-07-20 1984-07-20 サ−マルヘツド駆動回路

Publications (1)

Publication Number Publication Date
JPS6130174A true JPS6130174A (ja) 1986-02-12

Family

ID=15481236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14971584A Pending JPS6130174A (ja) 1984-07-20 1984-07-20 サ−マルヘツド駆動回路

Country Status (1)

Country Link
JP (1) JPS6130174A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248668A (ja) * 1986-04-22 1987-10-29 Hitachi Ltd 感熱記録の中間調記録方法
JPH01122455A (ja) * 1987-11-06 1989-05-15 Ricoh Co Ltd サーマルプリンタの熱制御装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62248668A (ja) * 1986-04-22 1987-10-29 Hitachi Ltd 感熱記録の中間調記録方法
JPH0572879B2 (ja) * 1986-04-22 1993-10-13 Hitachi Ltd
JPH01122455A (ja) * 1987-11-06 1989-05-15 Ricoh Co Ltd サーマルプリンタの熱制御装置

Similar Documents

Publication Publication Date Title
US5339171A (en) Image processing apparatus especially suitable for producing smooth-edged output multi-level tone data having fewer levels than input multi-level tone data
US5751929A (en) Image processing apparatus
US5926582A (en) Method and system for converting multi-gradated image data into binary image data
EP0454088B1 (en) Image processing apparatus
JPS6130174A (ja) サ−マルヘツド駆動回路
US5426596A (en) Color signal correction circuit using a second-order correcting formula
US4893133A (en) Thermal printing apparatus for forming a continuous tone dye image
JPS59125470A (ja) 画像デ−タの変倍処理方法
JPH05902B2 (ja)
KR100490244B1 (ko) 화상처리 시스템의 임계값에 의한 오차 확산방법
JPH05260285A (ja) 画像出力装置
JP2701310B2 (ja) 中間調画像生成方法および装置
JP4086268B2 (ja) 画像処理装置および画像処理方法
JPH06113125A (ja) 画像処理装置
JPH09116751A (ja) 画像処理装置およびプリンタ装置
JPH07111586A (ja) 画像処理装置
JP2763297B2 (ja) 画像処理装置
JP2678279B2 (ja) 階調信号復号装置
JPS62150447A (ja) 画像デ−タ記憶制御装置
JPH08214149A (ja) カラー画像形成装置
JPH0267152A (ja) 感熱転写階調制御装置
JPS60236365A (ja) 中間調表現方法
JP2001078033A (ja) 画像処理装置
JPS60236366A (ja) 記録装置
JPH03235476A (ja) 画像処理装置