JPS59125470A - 画像デ−タの変倍処理方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （Ｄ技術分野 本発明は、画像スキャナで読み取り、２値化した画像デ
ータや、キャラクタゼネレータ等で発生された２値画像
データでなり、画像面に対応付けられるデータ分布の画
像データを、高密度画素分布の画像データ、画素分布は
変らないが再現画像が拡大する画像データ、低密度画像
分布の画像データあるいは画素分布は変らないが再現画
像が縮少する画像データに変換する画像データ変倍処理
に関する。

■従来技術 たとえば画像の拡大では、原画像データの数ドツトｍ分
の画像データより、ｍより大なる数ｎドツト分の画像デ
ータが作成される。この変換方式には各種のものがある
。たとえば特開昭５７−１７０８６号公報には、原画像
情報の３×３トツ１〜を４×４ドツトに拡大処理する方
法が開示されているが、各種各様のものがある。概略し
て言えば、従来の変倍処理方法は、処理が簡単なもので
は得られる画像がなめらかさを欠くという問題があり、
なめらかになるものは処理が複雑になるという間がある
。

■目的 本発明は変倍処理を可及的に簡単にすること、および再
現画像を可及的になめらかにすることを目的としてなさ
れたものである。

■構成 以下、図面を参照して本発明の詳細な説明する。第１図
に本発明を一態様で実施する装置構成の概要を示す。こ
の装置例によれば、原画像の２値化画像データが、読取
部あるいは外部画像メモリ（図示せず）から１ライン分
づつ入力バッファ１に入力され、入力バッファ１が常時
複数ライン分の画像データを保持している。

入力テークは、処理の対象となるラインの前後のライン
と共に、３ライン分づつ３×３原画像マトリクスレジス
タ２に転送し、レジスタ２から注目画素（１画素）とそ
の周囲８画素（計９画素）を並列に取り出し、４×４ス
ム一ジング回路（４Ｘ４拡大マトリクスのアクセス端）
３に入力する。

スムージング回路３では、入力９画素のパターンが、処
理すべき特定のパターンであるかどうかを判定して、出
力１６６画素、白か黒か、および何の処理もしないかを
決定する情報を一画素につき２ピント（１ビツトが白か
黒かを示し、もう１ピントが処理要か否かを示す）ずつ
出力する。この判定に基づいて、１注目画素の処理につ
き、１６６画素画素データが得られる。これらの画素デ
ータは、それらの各々と対になった処理データ（各１ビ
ツト）に基づいてライトゲ−１〜４を制御して選択的に
出力画像メモリ５に書き込む。なおこのスムージング回
路３は、論理回路でも、ＲＯＭでもよい。

１画素（注目画素）の処理を終えると、次の入力画素を
処理する時は３×３原画像マトリクスレジスタ２の内容
は、３ラインの画素データをそれぞれ次のものにシフｌ
−したものとするが、出力用の画像メモリ５内では、２
画素分シフトする（書込アドレスを２画素分シフトする
）。これは、１画素前の注目画素で処理された１６６画
素内、８画素は現在の注目画素を処理する時にオーバラ
ップして書込まれるからである。又、１ライン後の注目
画素を処理する時には３×３７１−リクス内で１ライン
分シフ１〜して処理するが、出力用の画像メモリ５内で
は、２ライン分シフトする。これは、１ライン前の注目
画素で処理した１６６画素内、８画素は現在の注目画素
を処理する時にオーバラップして書き込まれるからであ
る。

従ってオーバラップ分を差し引くと１人力画素に対して
２Ｘ２個の出力画素が得られる。

第３図に、原画像データの３Ｘ３７１〜リクス分布パタ
ーン（左側）と、それに割り当てられた変換出力画像デ
ータの４×４７１−リクス分布（右側）を示す。

なお第３図において、「１」は黒を、「０」は白を、＊
は、白、黒のいずれでもよいことを、また４×４７トリ
クスの白４角は白を示す。

以上に説明した処理が、制御部６のデータ転送制御信号
に基づいて実行される。第２図に、上記の処理アルゴリ
ズムの概要を示す。

第４ａ図に、ライトゲ−１−セレクト４の構成を示す。

この例では、ライトゲートセレクト理要否指示データ（
１画素に１ビツト）にしたがってそれと対になった画像
データ（１ピツ１へ）を画像メモリ５に書込むか否かを
制御する。処理要否指示データが否のときには、画像メ
モリ５の現在のメモリデータをそのまま再び書き込み、
結果として画像メモリのメモリ値をそのままにする。

第４ｂ図に、ライトゲ−１−セレクト４の１つの変形例
を示す。この例では、アルゴリズムの特徴として、スム
ージング３の処理結果は現在のメモリ５内のデータを書
き換えるかどうかということと、書き換える場合には、
必らず黒と書込むことになっている。この点に注目して
、この例では、メモリ５の入力は常に黒画素に対応する
信号レベルに固定しておき、ライトゲートセレクト４の
方を制御することにより、書込みを制御するようにして
いる。これによれば、スムージング３のＲＯＭの容量は
１／２としうる。

第４ｃ図に、ライトゲートセレク１−４のもう１つの変
形例を示す。この例では、１６画素のデータを書き込む
ために、３２ビツトの出力を必要とするが、スムージン
グ回路３で使用するＲＯＭを低減するために、ＲＯＭの
余っている２人力を利用して時分割してスムージング３
の処理結果を送り出す。この場合、画像メモリ５の走査
は、メモリ制御がまとめて行ないやすい水平走査に対し
て置なう。これにより出力が共有できるので、スムージ
ング３のＲＯＭの容量は１／４にしうる。

第４ｄ図に、ライトゲートセレクト４のもう１つの変形
例を示す。この例は、第４ｂ図に示す例と第４ｃ図に示
す例を組合せたものであり、スムージング処理の中心と
なる高価なＲＯＭの容量は１／８に低減することができ
る。

第４ｅ図に、ライトゲ−１−セレクト４と出力画像メモ
リ５の変形例を示す。今迄の例では、画像メモリ５に処
理結果を１頁分書き込むことを想定しているが、この例
では、出力用画像メモリ５は、６ライン分の画像データ
をメモリするものとし、内４ラインは処理結果書込み用
に使用し、残り２ライン分は読み出し用に使用する。読
出し時の最後に、メモリ内をクリアするために、０デー
タを書き込むようにすれば、処理結果をリアルタイムで
出力することが可能である。

■効果 以上の通り、本発明では、１段階の処理でスムージング
効果が得られ、変倍処理が簡単であってなめらかな変倍
画像データが得られる。

【図面の簡単な説明】

第１図は本発明を一態様で実施する装置構成概要を示す
ブロック図、第２図は第１図の装置で実施する処理アル
ゴリズムの概要を示すフローチャート、第３図は、第１
図のスムージング回路３に格納されている変換パターン
を示す平面図、第４ａ図は第１図に示すライトゲートセ
レク１へ４の構成を示すブロック図、第４ｂ図、第４Ｃ
図、第４ｄ図および第４ｅ図は、それぞれライトゲート
セレクト４の変形例を示すブロック図である。 ｌ二人カバラフアメモリ ２：３／３原画像マトリクスレジスタ ３：スムージング回路（４×４変倍７１ヘリクスメモリ
） ４ニライトゲートセレクト ５：出力画像メモリ ６：制御部

Claims (3)

【特許請求の範囲】
1. （１）変換注目画素１ドツトを中心もしくは略中心とす
   る、ａＸｂドツト分布に対応する原情報マトリクスの２
   値データ分布パターンで；予め対応付けられたデータ分
   布で、１画素につき、画情報を示す１ビツトと処理要否
   を示す１以上のビットの計２以上のビットを割り当てた
   。’ＣＸ（ｌ変倍マトリクスを選択し；その情報を読み
   、その情報に基づいて、要処理情報がある１ヘツトはそ
   の情報と対の画情報を出力画像メモリに書込み、処理否
   情報があるドツトは出力画像メモリのデータをそのまま
   とし：変換処理注目画素をｇドラト次にシフトすると出
   力画像メモリの書込位置をｅ画素シフトし、変換処理ラ
   インをｈライン次にシフトすると出力画像メモリの書込
   み位置をｆラインシフトする；画像データの変倍処理方
   法。
2. （２）　ａ　＝　３　、　ｂ　＝　３　、　ｃ　＝　４
   　、　ｄ　＝　４　、　ｅ　＝　２　。 ｆ＝２．ｇ＝ｌおよびｈ＝１である前記特許請求の範囲
   第（１）項記載の画像データの変倍処理方法。
3. （３）要処理情報があるドツトはその情報と対の画情報
   を出力画像メモリに書込み、処理否情報があるドツトは
   出力画像メモリのデータをそのままとする。出力画像メ
   モリへのデータ書込みにおいて。 出力画像メモリに常に２値の一方のレベルを与え、ｃＸ
   ｄ変倍マトリクスの読出しデータに基づいて出力画像メ
   モリの書込み信号を制御してデータの書き換えを行なう
   、前記特許請求の範囲第（１）項又は第（２）項記載の
   画像データの変倍処理方法。