JP2001078033A - 画像処理装置 - Google Patents
画像処理装置Info
- Publication number
- JP2001078033A JP2001078033A JP31654199A JP31654199A JP2001078033A JP 2001078033 A JP2001078033 A JP 2001078033A JP 31654199 A JP31654199 A JP 31654199A JP 31654199 A JP31654199 A JP 31654199A JP 2001078033 A JP2001078033 A JP 2001078033A
- Authority
- JP
- Japan
- Prior art keywords
- data
- dither
- register
- pixel
- dither threshold
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Facsimile Image Signal Circuits (AREA)
Abstract
マトリックスデータを参照してディザ処理を容易に行
う。 【解決手段】入力濃度データDinをレジスタ6の入力
濃度データレジスタR0にロードすると、外部データR
AM3から各画素毎に3値ディザ閾値データDtha,
DthbをレジスタR1,R2にロードする。ALU8
は入力濃度データDinとディザ閾値データDthaと
比較して、入力濃度データDinがディザ閾値データD
thaより大きい画素の出力濃度データ「00b」を
「01b」に書き換える。引き続いて入力濃度データD
inとディザ閾値データDthbを比較し、入力濃度デ
ータDinがディザ閾値データDthbより大きい画素
の出力濃度データを「11b」に書き換える。
Description
タ等の画像信号を処理する画像処理装置、特にディザ処
理とレーザ書込みの際の位相制御の容易化に関するもの
である。
ラス上に載置された原稿を走査してライン毎に光電変換
して画像を読み取り得られた画像信号をデジタルデータ
に変換してた後、所定の画像処理を施して記録信号を生
成する。この生成した記録信号にしたがってレーザー素
子を光変調させて原稿画像に対応した潜像を感光体に形
成し、この潜像を現像して記録紙等に転写している。こ
の読み取った画像信号の画像処理では色変換やガンマ補
正,シェーディング補正,MTF補正,ディザ処理等の
階調変換,変倍等の各種の処理が施される。
う際のマトリックスデータはROMに格納された複数個
のディザマトリックスデータを参照することで実現して
いる。このためディザマトリックスを格納するROMの
メモリー量が多くなるとともにディザマトリックスの変
更が困難である。また、ディザ処理においてレーザ書込
みの際の位相すなわちレーザ書込み位置の制御も容易で
なかった。
可能な外部RAMに格納された1つのマトリックスデー
タを参照してディザ処理とレーザ書き込みの際の位相制
御を容易に行うことができる画像処理装置を提供するこ
とを目的とするものである。
装置は、外部データRAMと3値ディザ処理手段を有
し、外部データRAMにはディザ閾値マトリックスがあ
らかじめ格納され、3値ディザ処理手段は入力した1ラ
スタの画像信号の入力濃度に対して並列に並んだ演算器
により画素単位で3値化を行うときに、ディザ処理に必
要なパラメータを画素単位で外部データRAMのディザ
閾値マトリックスからロードし、各画素単位で異なるパ
ラメータを使用して3値ディザ処理することを特徴とす
る。
データRAMと2値ディザ処理手段を有し、外部データ
RAMにはディザ閾値マトリックスがあらかじめ格納さ
れ、2値ディザ処理手段は入力した1ラスタの画像信号
の入力濃度に対して並列に並んだ演算器により画素単位
で2値化を行うときに、ディザ処理に必要なパラメータ
を画素単位で外部データRAMのディザ閾値マトリック
スからロードし、各画素単位で異なるパラメータを使用
して2値ディザ処理することを特徴とする。
閾値マトリックスは書換え可能である。
タに対してレーザ書込みの際の位相制御を行うことが望
ましい。
部データRAMの格納された位相情報に基づいて行うと
良い。
各画素の画素番号に基づいて行つても良い。
を外部データRAMに格納された位相情報を持たせたデ
ィザ閾値マトリックスのデータに基づいて行つても良
い。
信号を入力する入力手段と、複数のプロセッシングエレ
メントと、外部データRAMと、プログラムRAM及び
グローバルプロセッサを有する。各プロセッシングエレ
メントは複数の8ビットレジスタを有するレジスタと、
マルチプレクサ(以下、MUXという)と16ビットの
算術論理演算装置(以下、ALUという)とアキュムレ
ータレジスタ及びテンポラリレジスタ(以下、Tレジス
タという)を有し、1画素のデータを処理する。このプ
ロセッシングエレメントは1ラスタ分並列に設けられて
いる。8ビットレジスタを有するレジスタは入力濃度デ
ータ用レジスタとディザ閾値データDtha用レジスタ
とディザ閾値データDthb用レジスタと画素ナンバー
用レジスタと出力濃度データ用レジスタ等を有する。外
部データRAMにはDthaマトリックスと、Dtha
マトリックスより濃度レベルが高いDthbマトリック
スで構成されディザ閾値マトリックスがあらかじめ格納
されている。プログラムRAMには3値ディザ制御プロ
グラムが格納され、グローバルプロセッサは外部データ
RAMからから必要なデータをロードし、演算時に並列
に並んだALUが共通に参照できるグローバルレジスタ
(以下、Gレジスタという)を有する。
ィザ閾値データDthb用レジスタには画素毎に外部デ
ータRAM3に格納されたディザ閾値マトリックスに基
づくディザ閾値データDtha,Dthbが格納され
る。
を入力濃度データレジスタにロードすると、外部データ
RAMから各画素単位で3値ディザ閾値データDth
a,Dthbをロードし、ALUで入力濃度データDi
nとディザ閾値データDthaと比較して、入力濃度デ
ータDinがディザ閾値データDthaより大きい画素
の出力濃度データ「00b」を「01b」に書き換え
る。引き続いて入力濃度データDinをロードし、入力
濃度データDinとディザ閾値データDthbを比較
し、入力濃度データDinがディザ閾値データDthb
より大きい画素の出力濃度データを「11b」に書き換
える。そして各画素毎に「00b」若しくは「01b」
又は「11b」の出力濃度データを外部に出力する。
ク図である。図に示すように、画像処理装置は、画像信
号を入力する入力手段1と、複数のプロセッシングエレ
メント(PE)2と、外部データRAM3と、プログラ
ムRAM4及びグローバルプロセッサ5を有する。各プ
ロセッシングエレメント2は複数の8ビットレジスタR
0〜RNを有するレジスタ6と、マルチプレクサ(以
下、MUXという)7と16ビットの算術論理演算装置
(以下、ALUという)8とアキュムレータレジスタ9
及びテンポラリレジスタ(以下、Tレジスタという)1
0を有し、1画素のデータを処理する。このプロセッシ
ングエレメント2は1ラスタ分並列に設けられている。
8ビットレジスタR0〜RNを有するレジスタ6は入力
手段1から入力する入力画像データと外部へ出力する出
力画像データを一時的に保持するものであり、入力濃度
データ用レジスタR0とディザ閾値データDtha用レ
ジスタR1とディザ閾値データDthb用レジスタR2
と画素ナンバー用レジスタR3と出力濃度データ用レジ
スタR4等を有する。ALU8はレジスタ6からMUX
7を介してデータをロードし、ロードしたデータと16
ビットのアキュムレータレジスタ9のデータを演算し、
演算した結果をアキュムレータレジスタ9に格納する。
またALU8は8ビットのTレジスタ10の値によって
プログラム処理を実行するか否かを選択する。このAL
U8で演算されたデータはMUX7を介してレジスタ8
から外部へ出力される。
るパラメータがあらかじめ格納されている。プログラム
RAM4には3値ディザ制御プログラムが格納されてい
る。グローバルプロセッサ5は外部データRAM3から
から必要なデータをロードし、演算時に並列に並んだA
LU8が共通に参照できるグローバルレジスタ(以下、
Gレジスタという)11を有する。
ィザ閾値データDtha,Dthbはディザパターンを
形成するディザマトリックスで設定されたディザ閾値マ
トリックスに基づくものである。ディザ閾値マトリック
スは例えば図2に示すように主走査方向8画素、副走査
方向8ラインの8×8マトリックスのDthaマトリッ
クスと、Dthaマトリックスより濃度レベルが高いD
thbマトリックスで構成されている。このDthaマ
トリックスとDthbマトリックスの数値は対応する画
素の3値化閾値をあらわしており、この数値がディザ閾
値データDtha,Dthbに相当する。このディザ閾
値マトリックスは外部データRAM3に格納されてお
り、そのマッピングの一例を図3に示す。
ディザ処理の量子化をするときの動作を図4のフローチ
ャートを参照して説明する。
ータレジスタR0にロードする(ステップS1)。次ぎ
に外部データRAM3から3値ディザ閾値データDth
a,Dthbをロードする(ステップS2)。引き続い
て全てのプロセッシングエレメント2のTレジスタを8
0hに初期化する(ステップS3)。その後、全てのプ
ロセッシングエレメント2の出力濃度を「00b」とし
て出力濃度データレジスタR4にストアする(ステップ
S4)。そしてALU8は入力濃度データレジスタR0
から入力濃度データDinをロードする(ステップS
5)。ALU8は入力濃度データDinとディザ閾値デ
ータDthaと比較し(ステップS6)、入力濃度デー
タDinがディザ閾値データDthaより大きいとき
に、8ビットのTレジスタ10の最上位ビットT8=1
にし(ステップS7)、それ以外の場合はT8=0とす
る(ステップS8)。そしてT8=1のプロセッシング
エレメント2のみ出力濃度データレジスタR4の出力濃
度データ「00b」を「01b」に書き換える(ステッ
プS9,S10)。この結果、T8=0のプロセッシン
グエレメント2は出力濃度データレジスタR4の出力濃
度データ「00b」を保持する。引き続いてALU8に
入力濃度データDinをロードし、入力濃度データDi
nとディザ閾値データDthbを比較する(ステップS
11,S12)。この比較した結果、入力濃度データD
inがディザ閾値データDthbより大きいときに、8
ビットのTレジスタ10の最上位ビットT8=1にし
(ステップS13)、それ以外の場合はT8=0とする
(ステップS14)。そしてT8=1のプロセッシング
エレメント2のみ出力濃度データレジスタR4の出力濃
度データを「11b」に書き換える(ステップS15,
S16)。この結果、T8=0のプロセッシングエレメ
ント2は出力濃度データレジスタR4の出力濃度データ
「00b」又は「01b」を保持する。この出力濃度デ
ータDoutを外部に出力する(ステップS17)。
用するディザ閾値データDtha,Dthbをディザ閾
値データDthaレジスタR1とディザ閾値データDt
hbレジスタR2にロードするときの処理を図5を参照
して説明する。
ングエレメント2の入力濃度レジスタR0に格納される
と、画素ナンバー用レジスタR3には外部より画素ナン
バーNとして0〜n(nは1ラスタの画素数)が入力さ
れる。これにより各ALU8が処理を行う画素の番号が
振られた状態になる。次に画素ナンバーNより「8」の
減算を行いボローが発生しない(引き算可能)データの
場合は引き算結果を、ボローが発生する場合は元のデー
タをアキュムレータレジスタ9に格納する。必要なビッ
ト数だけステップ演算した後に、画素ナンバーN=nの
アキュムレータレジスタ9にはn/8の余りが格納され
る。これにより、並列に並んだすべてのALU8にマト
リックスを対応した番号が振られたことになる。次に各
ALU8のアキュムレータレジスタ9の内容に対応して
Tレジスタ10にTフラグを立てる。すなわちアキュム
レータレジスタ9の内容が「0」の場合はT1フラグを
オン、「1」の場合はT2フラグをオンにする。その
後、各ALU8はTレジスタ10の値を順に確認してT
1フラグがオンのALU8のみが外部データRAM3の
(1−1a)番地のデータをディザ閾値データDtha
レジスタR1に格納し、(1−1b)番地のデータをデ
ィザ閾値データDthbレジスタR2に格納する。次に
T2フラグがオンのALU8のみが外部データRAM3
の(1−2a)番地のデータをディザ閾値データDth
aレジスタR1に格納し、(1−2b)番地のデータを
ディザ閾値データDthbレジスタR2に格納する。こ
れをT8フラグまで繰り返して各ALU8が処理する画
素の2つのディザ閾値データDtha,Dthbがロー
ドされる。このロードされたディザ閾値データDth
a,Dthbと入力濃度データを比較して3値化を並列
に処理することにより1ラスタ分処理することができ
る。
ンタをカウントアップさせる。ライン8進カウンタ値が
「1」のときは、前記のように外部データRAM3の
(1−1a)番地から(1−8a)番地と(1−1b)
番地から(1−8b)番地までのデータを参照するプロ
グラムが実行される。そしてライン8進カウンタ値が
「2」になると、外部データRAM3の(2−1a)番
地から(2−8b)番地と(2−1a)番地から(2−
8b)番地までのデータを参照するプログラムが実行さ
れる。このようにしてラインカウンタ値に対応してライ
ン方向へのディザ閾値データDtha,Dthbを更新
することができる。
「11b」,「01b」,「00b」はレーザで書き込
みするとき、図6の概念図に示すように、「11b」は
フルドット21、「01b」は右半分のハーフドット2
2、「00b」はドットオフ23すなわち書き込まない
ように制御を行い記録紙に3階調の濃度を再現する。そ
の際、ハーフドットにより書き込まれるドットについ
て、出力濃度データ「10b」により左半分のハーフド
ット24を指示することにより出力画像の滑らかさとエ
ッジの保存等の画質向上を図ることができる。ここで右
半分のハーフドット22を書き込む場合を右位相、左半
分のハーフドット24を書き込む場合を左位相という。
わちレーザ書込み位置制御の処理を外部レータRAM3
に格納された位相情報に基づいて行うときの動作を図7
のフローチャートを参照して説明する。
ジスタR0にロードし(ステップS21)、外部データ
RAM3から3値ディザ閾値データDtha,Dthb
をロードしてから(ステップS22)。全てのプロセッ
シングエレメント2のTレジスタを80hに初期化する
(ステップS23)。その後、全てのプロセッシングエ
レメント2の出力濃度を「00b」として出力濃度デー
タレジスタR4にストアする(ステップS24)。次ぎ
にALU8に入力濃度データDinをロードして入力濃
度データDinとディザ閾値データDthaと比較して
(ステップS25,S26)、入力濃度データDinが
ディザ閾値データDthaより大きいときに、8ビット
のTレジスタ10の最上位ビットT8=1にし(ステッ
プS27)、それ以外の場合はT8=0とする(ステッ
プS28)。そしてT8=1のプロセッシングエレメン
ト2のみALU8はGレジスタ11を介して外部データ
RAM3の位相情報を読み取り、処理対象ラインが右位
相と左位相のどちらで書き込むのかを判断し、外部デー
タRAM3の位相情報が「1」のとき、出力濃度データ
を「10b」に書換え、外部データRAM3の位相情報
が「0」のとき、出力濃度データを「01b」に書換え
る(ステップS29,S30)。引き続いてALU8に
入力濃度データDinをロードし、入力濃度データDi
nとディザ閾値データDthbを比較する(ステップS
31,S32)。この比較した結果、入力濃度データD
inがディザ閾値データDthbより大きいときに、8
ビットのTレジスタ10の最上位ビットT8=1にし
(ステップS33)、それ以外の場合はT8=0とする
(ステップS14)。そしてT8=1のプロセッシング
エレメント2のみ出力濃度データレジスタR4の出力濃
度データを「11b」に書き換える(ステップS35,
S36)。この結果、T8=0のプロセッシングエレメ
ント2は出力濃度データレジスタR4の出力濃度データ
「00b」又は「01b」と「10b」のいずれかを保
持する。この出力濃度データを外部に出力する(ステッ
プS37)。
「01b」又は「10b」を決定する際に、その画素が
主走査方向の何番目の画素であるかを判断しその位相を
決定しても良い。すなわち、中間調の「01b」と判断
された画素が担当する画素ナンバー用レジスタR3の情
報より、特定の画素ナンバーにおいてのみ左位相のハー
フドットに書き直す。例えば画素ナンバーが偶数のとき
は「01b」の右位相、奇数のときは「10b」の左位
相とすることにより中間調による副走査方向細線の再現
性をあげる等が実現できる。
うに、入力濃度データDinを入力濃度データレジスタ
R0にロードし、ALU8で入力濃度データDinとデ
ィザ閾値データDthaと比較して、入力濃度データD
inがディザ閾値データDthaより大きい画素の出力
濃度データ「00b」を「01b」に書き換える(ステ
ップS41〜S50)。次ぎに、ALU8は画素ナンバ
ー用レジスタR3に格納したある画素ナンバーの最下位
ビットを検査し、最下位ビットガ「1」の奇数番目の画
素に対してTレジスタ10の最上位ビットT8=(T8
AND 1)としてAND条件で書き換える(ステップ
S51)。ここでTレジスタ10は中間調でありかつ奇
数番目の画素を担当するプロセッシングエレメント2の
みT8=1となる。このT8=1となった画素に対して
再度出力濃度データを「10b」に書き換える(ステッ
プS52,S53)。このようにして中間調を偶奇画素
によって位相制御をすることができる。
いる閾値の比較を行う際に、外部データRAMに格納さ
れた位相情報を持たせたディザ閾値マトリックスのデー
タに基づいて処理をして位相制御を行っても良い。
マトリックスは右位相の配列に相当する。マトリックス
内において左位相で書き込みたい画素に関してはディザ
閾値データDthaとディザ閾値データDthbの大小
関係を反対にする。この左位相情報を含んだディザ閾値
マトリックスの例を図9に示す。そして、入力濃度デー
タDinとディザ閾値データDtha,Dthbの大小
の比較を行うときに、右位相の場合はDtha<Dth
bの関係にある通常のディザ閾値マトリックスのディザ
閾値データDtha,Dthbを入力濃度データDin
との比較対象とし、左位相の場合はDtha>Dthb
の関係にある左位相情報を含んだディザ閾値マトリック
スのディザ閾値データDtha,Dthbを入力濃度デ
ータDinとの比較対象とする。中間調の画素のプロセ
ッシングエレメント2のALU8は与えられた2つのデ
ィザ閾値データDtha、Dthbを使用して、下記の
アルゴリズムを実行することにより、ラスタデータに対
して並列に同一のプログラムによって任意の画素に対し
て異なる位相制御を行い、出力濃度データDoutを得
ることができる。 if(Din>Dtha) Dout=01b; else Dout=00b; if(Din<Dthb) Dout=Dout+10b; else Dout=Dout;
して3値ディザ処理を行なう場合について説明したが、
入力した画像信号の濃度に対して2値ディザ処理を行な
う場合にも同様にして適用することができる。
ザ処理を行なう画像処理装置の8ビットレジスタR1に
は、図10のブロック図に示すように、2値ディザ処理
用のディザ閾値データDthを保持し、8ビットレジス
タR3には画素ナンバーを保持し、8ビットレジスタR
4には出力濃度データを保持する。8ビットレジスタR
1に保持するディザ閾値データDthは、例えば図11
に示すように主走査方向8画素、副走査方向8ラインの
8×8マトリックスのDthマトリックスで構成されて
いる。このDthマトリックスの数値は対応する画素の
2値化閾値をあらわしており、この数値がディザ閾値デ
ータDthに相当する。このディザ閾値マトリックスD
thは外部データRAM3に格納されており、そのマッ
ピングの一例を図12に示す。
ディザ処理をするときの動作を図4のフローチャートを
参照して説明する。ALU8は入力濃度データレジスタ
R0に格納された入力濃度データDinと8ビットレジ
スタR1に格納されたディザ閾値データDthとを比較
し、入力濃度データDinがディザ閾値データDthよ
り大きいときは8ビットレジスタR4の出力濃度データ
Doutを「1」とし、入力濃度データDinがディザ
閾値データDthより小さいときは8ビットレジスタR
4の出力濃度データDoutを「0」とする。この2値
化のとき演算アルゴリズムの一例を下記に示す。 Din[8;0]−Dth[7;0] Dout=Din[8] すなわち、この例はDin−Dthを行い、Dinのサ
インビットを反転してDoutとすることでディザ閾値
との大小比較をして2値化を実現している。
データDthを8ビットレジスタR1にロードするとき
の処理を図13を参照して説明する。
の入力濃度レジスタR0に入力画像データが1ラスタ分
格納されると、8ビットレジスタR3に外部より画素ナ
ンバーNとして0〜n(nは1ラスタの画素数)が入力
される。これにより各ALU8が処理を行う画素の番号
が振られた状態となる。次に画素ナンバーNをより
「8」の減算を行いボローが発生しない(引き算可能)
データの場合は引き算結果を、ボローが発生する場合は
元のデータをアキュムレータ9に格納する。必要なビッ
ト数だけステップ演算した後に、画素ナンバーN=nの
アキュムレータレシスタ9にはn/8の余りが格納され
る。これにより、並列に並んだすべてのALU8にマト
リックスを対応した番号が振られたことになる。次に各
ALU8のアキュムレータレジスタ9の内容に対応して
Tレジスタ10にTフラグを立てる。すなわちアキュム
レータレジスタ9の内容が「0」の場合はT1フラグを
オン、「1」の場合T2フラグをオンにする。その後、
各ALU8はTレジスタ10の値を順に確認して、T1
フラグがオンのALU8のみ外部データRAM3内(1
−1)番地のデータを8ビットレジスタR1に格納し、
T2フラグがオンのALU8のみが外部データRAM3
内の(1−2)番地のデータを8ビットレジスタR1に
格納する。これをT8フラグまで繰り返して、各ALU
8が処理する画素のディザ閾値データDthをロードす
る。このロードされたディザ閾値データDthと入力濃
度データの大小を比較して2値化を並列に処理すること
で1ラスタ分処理することができる。
ンタをカウントアップさせる。このライン8進カウンタ
値が「1」のときは外部データRAM3内の(1−1)
番地から(1−8)番地までのデータを参照するプログ
ラムが実行される。ライン8進カウンタ値が2のときは
外部データRAM3内の(2−1)番地から(2−8)
番地までのデータを参照するプログラムが実行される。
このようにしてラインカウンタ値に対応してライン方向
へのディザ閾値データDthを更新できる。
た1ラスタの画像信号を並列に並んだ演算器により入力
濃度に対して画素単位で3値化を行うときに、ディザ処
理に必要なパラメータを画素単位で外部データRAMの
ディザ閾値マトリックスからロードし、各画素単位で異
なるパラメータを使用して3値ディザ処理をするように
したから、ディザ処理に必要な各画素単位で異なるパラ
メータを使用した3値ディザ処理することができる。
に並んだ演算器により入力濃度に対して画素単位で2値
化を行うときに、ディザ処理に必要なパラメータを画素
単位で外部データRAMのディザ閾値マトリックスから
ロードし、各画素単位で異なるパラメータを使用して2
値ディザ処理するから、ディザ処理に必要な各画素単位
で異なるパラメータを使用した2値ディザ処理すること
ができる。
に、画素単位でディザ処理に必要なパラメータをロード
することにより、各画素単位で使用するパラメータを簡
単に書き替えることができる。
ィザ閾値マトリックスを書換え可能とすることにより、
各画素単位で最適なディザ処理を行うことができる。
ータに対してレーザ書込みの際の位相制御を行うことに
より、画像の滑らかさやエッジの保存等が行われた良質
な画像を出力することができる。
外部データRAMの格納された位相情報に基づいて行う
ことにより、簡単な処理で位相制御した良質な画像を出
力することができる。
を各画素の画素番号に基づいて行うことにより、主走査
画素番号毎に異なる位相制御をすることができ、良質な
画像を出力することができる。
外部データRAMに格納された位相情報を持たせたディ
ザ閾値マトリックスのデータに基づいて行うことによ
り、ラスタデータに対して並列に同一のプログラムによ
って任意の画素に対して異なる位相制御を行うことがで
きる。
る。
ある。
リックスの構成図である。
である。
構成を示す模式図である。
る。
である。
構成図である。
ロック図である。
スの一例を示す構成図である。
処理用のディザ閾値マトリックスの構成図である。
る。
E)、3;外部データRAM、4;プログラムRAM、
5;グローバルプロセッサ、6;レジスタ、7;マルチ
プレクサ(MUX)、8;算術論理演算装置(AL
U)、9;アキュムレータレジスタ、10;テンポラリ
レジスタ(Tレジスタ)、11;グローバルレジスタ
(Gレジスタ)。
Claims (7)
- 【請求項1】 外部データRAMと3値ディザ処理手段
を有し、 外部データRAMにはディザ閾値マトリックスがあらか
じめ格納され、 3値ディザ処理手段は入力した1ラスタの画像信号の入
力濃度に対して並列に並んだ演算器により画素単位で3
値化を行うときに、ディザ処理に必要なパラメータを画
素単位で外部データRAMのディザ閾値マトリックスか
らロードし、各画素単位で異なるパラメータを使用して
3値ディザ処理することを特徴とする画像処理装置。 - 【請求項2】 外部データRAMと2値ディザ処理手段
を有し、 外部データRAMにはディザ閾値マトリックスがあらか
じめ格納され、 2値ディザ処理手段は入力した1ラスタの画像信号の入
力濃度に対して並列に並んだ演算器により画素単位で2
値化を行うときに、ディザ処理に必要なパラメータを画
素単位で外部データRAMのディザ閾値マトリックスか
らロードし、各画素単位で異なるパラメータを使用して
2値ディザ処理することを特徴とする画像処理装置。 - 【請求項3】 外部データRAMに格納されたディザ閾
値マトリックスは書換え可能である請求項1又は2記載
の画像処理装置。 - 【請求項4】 上記3値ディザ処理して出力する濃度デ
ータに対してレーザ書込みの際の位相制御を行う請求項
1又は3記載の画像処理装置。 - 【請求項5】 上記出力濃度データに対する位相制御を
外部データRAMの格納された位相情報に基づいて行う
請求項4記載の画像処理装置。 - 【請求項6】 上記出力濃度データに対する位相制御を
各画素の画素番号に基づいて行う請求項4記載の画像処
理装置。 - 【請求項7】 上記出力濃度データに対する位相制御を
外部データRAMに格納された位相情報を持たせたディ
ザ閾値マトリックスのデータに基づいて行う請求項4記
載の画像処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31654199A JP2001078033A (ja) | 1999-07-07 | 1999-11-08 | 画像処理装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11-192911 | 1999-07-07 | ||
JP19291199 | 1999-07-07 | ||
JP31654199A JP2001078033A (ja) | 1999-07-07 | 1999-11-08 | 画像処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001078033A true JP2001078033A (ja) | 2001-03-23 |
JP2001078033A5 JP2001078033A5 (ja) | 2006-02-23 |
Family
ID=26507594
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31654199A Pending JP2001078033A (ja) | 1999-07-07 | 1999-11-08 | 画像処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2001078033A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017013400A (ja) * | 2015-07-02 | 2017-01-19 | 株式会社リコー | 画像形成装置、画像形成方法及び画像形成システム |
-
1999
- 1999-11-08 JP JP31654199A patent/JP2001078033A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017013400A (ja) * | 2015-07-02 | 2017-01-19 | 株式会社リコー | 画像形成装置、画像形成方法及び画像形成システム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5289294A (en) | Image processing apparatus | |
US5029017A (en) | Image processing apparatus capable of enlarging/reducing apparatus | |
JPH05219377A (ja) | 画像内画素値量子化方法 | |
JPH11187264A (ja) | 画像処理方法および装置 | |
US6643031B1 (en) | Image processing apparatus | |
JPS5945765A (ja) | 画像処理装置 | |
JP3439236B2 (ja) | 画像処理装置 | |
US5177623A (en) | Image processing apparatus and method | |
JPH03248674A (ja) | 中間調画像処理装置 | |
JPS60230767A (ja) | 画像信号の二値化方式 | |
JP2001078033A (ja) | 画像処理装置 | |
US20030107577A1 (en) | Data processing system having a plurality of processors and executing a series of processings in a prescribed order | |
JP3679522B2 (ja) | 画像処理方法及びその装置 | |
EP0264059B1 (en) | Image processing apparatus capable of enlarging/reducing operation | |
JP3950871B2 (ja) | 画像処理方法及びその装置 | |
JP3029847B2 (ja) | 画像処理装置 | |
JP3848010B2 (ja) | 画像読取装置 | |
JPS63288566A (ja) | 画像処理装置 | |
JPH09179973A (ja) | 画像処理装置及び方法 | |
JPH06113125A (ja) | 画像処理装置 | |
JP3475606B2 (ja) | 画像処理装置 | |
JPH11313209A (ja) | 画像処理装置 | |
JPH08317213A (ja) | 画像処理装置 | |
JP2880561B2 (ja) | 画像処理装置 | |
JPS62107572A (ja) | 画像処理装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040426 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060711 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070326 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070424 |