JPS5991771A - 画情報デ−タの書込み読出し制御回路 - Google Patents
画情報デ−タの書込み読出し制御回路Info
- Publication number
- JPS5991771A JPS5991771A JP57202623A JP20262382A JPS5991771A JP S5991771 A JPS5991771 A JP S5991771A JP 57202623 A JP57202623 A JP 57202623A JP 20262382 A JP20262382 A JP 20262382A JP S5991771 A JPS5991771 A JP S5991771A
- Authority
- JP
- Japan
- Prior art keywords
- data
- bit
- byte
- image information
- information data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Storing Facsimile Image Data (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ］、産業上の利用分野
本発明はデジタル画像処理分野やファクシミリ分野に於
いて使用される画情報の藺込み読出し制御回路に関する
。
いて使用される画情報の藺込み読出し制御回路に関する
。
（口Ｊ、従来技術
例えば中間調記録を行なうファクシミリ装置では、受信
復調しＴこアナログ画信号を例えば８階調の濃度を表わ
す３桁のバイナリ−型式の画情報データに変換し、この
データを記録回路に導いて例えば１画素当りの記録時間
を制御下ることにより中間調記録を実現している。その
際、前記画情報データは一般区二ＲＡＭ（ランダムアク
セスメモリ）からなるバッファ回路を介して記録回路に
導（ようになっている。このような場合、従来は、上記
画情報データ即ち６桁のバイナリ−信号を１画素分（６
ピツト）ずつ上記メモリに１ｌｌｆｉ次格納して行くよ
うにしてぃｆこ。
復調しＴこアナログ画信号を例えば８階調の濃度を表わ
す３桁のバイナリ−型式の画情報データに変換し、この
データを記録回路に導いて例えば１画素当りの記録時間
を制御下ることにより中間調記録を実現している。その
際、前記画情報データは一般区二ＲＡＭ（ランダムアク
セスメモリ）からなるバッファ回路を介して記録回路に
導（ようになっている。このような場合、従来は、上記
画情報データ即ち６桁のバイナリ−信号を１画素分（６
ピツト）ずつ上記メモリに１ｌｌｆｉ次格納して行くよ
うにしてぃｆこ。
ところで、最近はファクシミリ装置の各種動作の制御に
８ビツトＭＰＵ（マイクロプロセッサ−）が使用されて
おり、このＭＰＵに依れば当然のことだがデータの８ビ
ツト並列処理ができるが。
８ビツトＭＰＵ（マイクロプロセッサ−）が使用されて
おり、このＭＰＵに依れば当然のことだがデータの８ビ
ツト並列処理ができるが。
それ（二も拘わらず前記ＲＡＭに対する書込み読出しを
１画素分即ち３ビット単位で行なうことは。
１画素分即ち３ビット単位で行なうことは。
高速処理及びメモリの有効利用を画る点で得策とはぎえ
なかった。
なかった。
し樽、目 的
本発明は、前述の如き欠点を解消するｆこめ、１画素当
り３ビツトの画情報データを１バイト単位で１’（ＡＭ
に格納し得ると共に、このＲＡＭからの１バイトのデー
タ全光の３ピツト毎の画情報データに簡単に変換して出
力できるようにすることを目的とする。
り３ビツトの画情報データを１バイト単位で１’（ＡＭ
に格納し得ると共に、このＲＡＭからの１バイトのデー
タ全光の３ピツト毎の画情報データに簡単に変換して出
力できるようにすることを目的とする。
に）、構成
本発明では、ＲＡＭへの書込み時；二はＭＰＵに取込ん
だ３ビツトの画情報データに固定のダミー符号を１ピツ
ト付７ＪＯすることによって上記画情報データを４ビツ
トのデータに変換し、この４ビツトのデータを２画素分
まとめて８ピツトパラレルの型式に変換することにより
１バイト単位で書込みを行ない％ｍｊ記ＲＡＭからの読
出し時には前記ＭＰＵ内に取込んだ１バイトのデータ内
の前記ダミー符号￥藷データが導入されるデータセレク
タのセレクト制御信号として使用すること（二より。
だ３ビツトの画情報データに固定のダミー符号を１ピツ
ト付７ＪＯすることによって上記画情報データを４ビツ
トのデータに変換し、この４ビツトのデータを２画素分
まとめて８ピツトパラレルの型式に変換することにより
１バイト単位で書込みを行ない％ｍｊ記ＲＡＭからの読
出し時には前記ＭＰＵ内に取込んだ１バイトのデータ内
の前記ダミー符号￥藷データが導入されるデータセレク
タのセレクト制御信号として使用すること（二より。
Ｊデータセレクタから元の１画素当り６ピットノ画情報
データを順次出力するようにしたものである。
データを順次出力するようにしたものである。
（お］、実施例
図面はファクシミリ装置で受信復調されたアナログＩｌ
！ｉｌｉ信号を８階脆の濃度を表わす３桁のバイナリ−
信号に変換して記録回路に供給するよう亀二しに場合の
実施例を示している。この実施例に於いて、（【１はア
ナログ画信号の入力端子であり、この端子に人力されに
アナログ画信号はＡ／Ｄ変換回路１２）で１画素毎にサ
ンプリングされにのちＡ／Ｄ変換されて３桁（３ピツト
パラツル）のバイナリ−型式の画情報データに変換され
、この１ライン分の画情報データが第Ｉ Ｍ Ｐ Ｌｌ
＋３＋に次々と取り込まれて行く。
！ｉｌｉ信号を８階脆の濃度を表わす３桁のバイナリ−
信号に変換して記録回路に供給するよう亀二しに場合の
実施例を示している。この実施例に於いて、（【１はア
ナログ画信号の入力端子であり、この端子に人力されに
アナログ画信号はＡ／Ｄ変換回路１２）で１画素毎にサ
ンプリングされにのちＡ／Ｄ変換されて３桁（３ピツト
パラツル）のバイナリ−型式の画情報データに変換され
、この１ライン分の画情報データが第Ｉ Ｍ Ｐ Ｌｌ
＋３＋に次々と取り込まれて行く。
前記第ＩＭＰＩＪ１３１は１ライン分の最初の１画素目
の上記データを取込むと、そのデータの上位桁のデータ
に変換したのち内部のレジスタに一旦格納し、その後１
次の２画素目のデータも同一の処理を行なって４ビツト
のデータに変換し、この新しいデータをＦ位桁側とし先
のレジスター格納されにデータ乞上位桁側として８ビッ
ト即ち１ノ（イトのデータ（二まとめる。従って、この
１〕毫イトのデータのうち下位側から４ピツ１目と８ビ
ツト目はダミー符号 ０ となっている。
の上記データを取込むと、そのデータの上位桁のデータ
に変換したのち内部のレジスタに一旦格納し、その後１
次の２画素目のデータも同一の処理を行なって４ビツト
のデータに変換し、この新しいデータをＦ位桁側とし先
のレジスター格納されにデータ乞上位桁側として８ビッ
ト即ち１ノ（イトのデータ（二まとめる。従って、この
１〕毫イトのデータのうち下位側から４ピツ１目と８ビ
ツト目はダミー符号 ０ となっている。
この２画素分ン含む１バイトのデータは前記第ｔＭＰＵ
１３１によってアクセスされるＨ Ａ Ｍ ＋４＋の０
番地に！＆納される。同様に１次のろ画素目と４画素目
のデータから得Ｔこ１バイトのデータが一ヒ記ＲＡＭ（
４）の１番地に格納され、以下、同様−して１ライン分
の画情報が２画素分ずつまとめられて１ノくイト単位で
ＲＡ Ｍ ＋４１の各番地に順次格納されて行（、従っ
て、Ｂ４幅１ライン２０４８画素分の画情報ｆ−ｐは上
記Ｐｉ Ａ Ｍ ＋４＋のＩＫ／＜イトの領域内【二格
納さｒしることになる。
１３１によってアクセスされるＨ Ａ Ｍ ＋４＋の０
番地に！＆納される。同様に１次のろ画素目と４画素目
のデータから得Ｔこ１バイトのデータが一ヒ記ＲＡＭ（
４）の１番地に格納され、以下、同様−して１ライン分
の画情報が２画素分ずつまとめられて１ノくイト単位で
ＲＡ Ｍ ＋４１の各番地に順次格納されて行（、従っ
て、Ｂ４幅１ライン２０４８画素分の画情報ｆ−ｐは上
記Ｐｉ Ａ Ｍ ＋４＋のＩＫ／＜イトの領域内【二格
納さｒしることになる。
前記ＲＡ Ｍ ＋４１は１にバイトの領域を二つ有して
２す、その一方の領＠Ｌ二対する前述の第ｌＭＰＵ＋３
１による畳込みと並行して、他方の領域籠二既Ｃ二格納
されに１にバイトのデータの読出しが第２ＭＰＵ（５）
によって行なわれる。その際、上記ＲＡ Ｍ １４＋に
右する第２ Ｍ Ｐ Ｕ ＋５＋のアクセスは第ｌＭＰ
Ｕ＋３＋によるアクセスの休止期間を利用して行なわれ
るので、＄２ＭＰＵｔ５１は各番地のアクセス１二先立
って必ｆ ＠Ｉ Ｍ Ｐ ｕｔ３１＋二よるアクビス中
である力１否かンチェックするが、所る点は従来と同様
τあるから詳用な説明は省略°ｆる。
２す、その一方の領＠Ｌ二対する前述の第ｌＭＰＵ＋３
１による畳込みと並行して、他方の領域籠二既Ｃ二格納
されに１にバイトのデータの読出しが第２ＭＰＵ（５）
によって行なわれる。その際、上記ＲＡ Ｍ １４＋に
右する第２ Ｍ Ｐ Ｕ ＋５＋のアクセスは第ｌＭＰ
Ｕ＋３＋によるアクセスの休止期間を利用して行なわれ
るので、＄２ＭＰＵｔ５１は各番地のアクセス１二先立
って必ｆ ＠Ｉ Ｍ Ｐ ｕｔ３１＋二よるアクビス中
である力１否かンチェックするが、所る点は従来と同様
τあるから詳用な説明は省略°ｆる。
前記第２ＭＰＵ！５１のアクセス（二よる１−（Ａ Ｍ
＋４１力≧らのデータの読出しも１〕−イト単位で行
なわれる。
＋４１力≧らのデータの読出しも１〕−イト単位で行
なわれる。
即ち、第２ Ｍ Ｐ ｕ ＋５＋は上記ＲＡ Ｍ ＋４
１の成る番地内の１バイトのデータを取込むと、このデ
ータを内部のレジスタに−は格納すると共シニ、出力＋
Ｘ−）（Ｐ！ＩＩ）〜（Ｐ７）に導出する。従って、こ
の出カボートのＰＯ〜Ｐ２には前述した上位桁側の画情
報データが、且つ、Ｐ４〜Ｐ６には下位桁側の画情報デ
ータが夫々出力され、ま７：、Ｐｏ及びＰ７前記出力ポ
ート直二導出された上位桁側データはデータセレクタ（
６）のＡ個入力として、且つ、下位折制データはＢ個入
力とし入夫々入力され、また。
１の成る番地内の１バイトのデータを取込むと、このデ
ータを内部のレジスタに−は格納すると共シニ、出力＋
Ｘ−）（Ｐ！ＩＩ）〜（Ｐ７）に導出する。従って、こ
の出カボートのＰＯ〜Ｐ２には前述した上位桁側の画情
報データが、且つ、Ｐ４〜Ｐ６には下位桁側の画情報デ
ータが夫々出力され、ま７：、Ｐｏ及びＰ７前記出力ポ
ート直二導出された上位桁側データはデータセレクタ（
６）のＡ個入力として、且つ、下位折制データはＢ個入
力とし入夫々入力され、また。
ＰＯのダミー符号は上記データセレクタ（６）のセレク
ト制御入力ｆｓ＋として導入される。ここで、このデー
タセレクタ（６）はそのセレクト制御入力が０の時区二
Ａ側の入力を導出するよう１＝なっているので、前記Ｒ
Ａ Ｍ （４１からの１バイトのデータが第２ＭＰＵ＋
５１に取込まれた直後は、先ず、上記データセレクタ（
６）からは上位桁側の画情報データが出力される。そし
て、次に第２ＭＰＵ＋５１が後述する記録回路（７）か
らの指示を受けると、その第２ＭＰＵ（５）内の前記レ
ジスタに格納されている１バイトのボートの１−’ｙカ
）りのセレクト制御入力が １ になるので、データセ
レクタ１６１ ｔＪ）Ａ４度はＢ側の入力即ち下位桁側
の画情報データが出力される。そしてこの下位桁側デー
タの出力後に記録回路（７）からの指示により、第２Ｍ
ＰＵ１５１はＲＡ Ｍ＋４１の次の番地のアクセス待機
状態に復帰する。
ト制御入力ｆｓ＋として導入される。ここで、このデー
タセレクタ（６）はそのセレクト制御入力が０の時区二
Ａ側の入力を導出するよう１＝なっているので、前記Ｒ
Ａ Ｍ （４１からの１バイトのデータが第２ＭＰＵ＋
５１に取込まれた直後は、先ず、上記データセレクタ（
６）からは上位桁側の画情報データが出力される。そし
て、次に第２ＭＰＵ＋５１が後述する記録回路（７）か
らの指示を受けると、その第２ＭＰＵ（５）内の前記レ
ジスタに格納されている１バイトのボートの１−’ｙカ
）りのセレクト制御入力が １ になるので、データセ
レクタ１６１ ｔＪ）Ａ４度はＢ側の入力即ち下位桁側
の画情報データが出力される。そしてこの下位桁側デー
タの出力後に記録回路（７）からの指示により、第２Ｍ
ＰＵ１５１はＲＡ Ｍ＋４１の次の番地のアクセス待機
状態に復帰する。
したがって、前記データセレクタ（６）からは１ライン
の各画素の画情報データが１画素目からｎｎ番に出力さ
れ、この各データが記録回路（７）に逐次送られること
になる訳である。
の各画素の画情報データが１画素目からｎｎ番に出力さ
れ、この各データが記録回路（７）に逐次送られること
になる訳である。
前記記録回路＋７１は人力される各画素毎の３ビツトパ
ラレルの画情報データを一旦ラッチし、そのラッチされ
たデータに応じたパルス幅の記録信号を作成し、この記
録信号を図示しない記録ヘッドの対応する記録素子に印
加し、これにより１画素分ずつ中間調記録全行なって行
く訳である。従って、この記録回路（７）から前記第２
Ｍ Ｐ Ｕ＋５１に与える前述の各指示は該記録回路
で前記画情報データのラッチを完了する毎に出力するよ
うＣ：なっている。
ラレルの画情報データを一旦ラッチし、そのラッチされ
たデータに応じたパルス幅の記録信号を作成し、この記
録信号を図示しない記録ヘッドの対応する記録素子に印
加し、これにより１画素分ずつ中間調記録全行なって行
く訳である。従って、この記録回路（７）から前記第２
Ｍ Ｐ Ｕ＋５１に与える前述の各指示は該記録回路
で前記画情報データのラッチを完了する毎に出力するよ
うＣ：なっている。
なふ、上記実施例では第２ Ｍ Ｐ Ｕ＋５１に取込ま
れＴこ１バイトのデータ中のセレクト制御信号として使
用されるダミービットの符号反転及び次のアクセス待機
状態への復帰を記録回路（７）からの指示によって行な
うようにしにが、これらを第２ＭＰＵ（５）の内部指示
によって直接行なうようにしてもよい。
れＴこ１バイトのデータ中のセレクト制御信号として使
用されるダミービットの符号反転及び次のアクセス待機
状態への復帰を記録回路（７）からの指示によって行な
うようにしにが、これらを第２ＭＰＵ（５）の内部指示
によって直接行なうようにしてもよい。
まＴこ、これまでは中間調記録全行なうファクシミリ装
置に本発明を実施した場合について説明したが１例えば
５ビツトパラレルの画情報データとして８色を表わ−ｇ
−Ｒ，Ｇ、Ｂ三原色信号とすること籠二よりカラーファ
クンミリ装置等にも適用できる。
置に本発明を実施した場合について説明したが１例えば
５ビツトパラレルの画情報データとして８色を表わ−ｇ
−Ｒ，Ｇ、Ｂ三原色信号とすること籠二よりカラーファ
クンミリ装置等にも適用できる。
更＄二本発明は前記実施例の如く１個のＲＡＭを二つの
ＭＰＵでアクセスするものに限定されるものではなく、
１個のＭＰＵで複数個のＲＡＭをアクセスする場合にも
実施できる。
ＭＰＵでアクセスするものに限定されるものではなく、
１個のＭＰＵで複数個のＲＡＭをアクセスする場合にも
実施できる。
（へ）、効 果
本発明の書込み読出し制御回路に依れば、２画素分の画
情報データをＲＡＭの同一番地に一括して格納すること
ができるので１画情報格納用ＲＡＭのメモリ容１を低減
でき、しかも、２画素分のデータ￥ＭＰＵによって１バ
イト単位で処理できるので、画情報の高速処理が可能に
なる。
情報データをＲＡＭの同一番地に一括して格納すること
ができるので１画情報格納用ＲＡＭのメモリ容１を低減
でき、しかも、２画素分のデータ￥ＭＰＵによって１バ
イト単位で処理できるので、画情報の高速処理が可能に
なる。
図面は本発明の一実施例〉示す要部ブロック図である。
Claims (1)
- ｆｌ＋、 １画素当り３ビツトの画情報データの書込
み及び続出しを行なう回路であって、マイクロプロセッ
サ−と、１バイト単位で書込み及び読出しが行なわれる
ランダムアクセスメモリと、セレクト制御信号により１
バイトのデータを上位桁側と下位桁側に分離して導出す
るデータセレクタとを備え、前記画情報データの書込み
時には前記プロセッサーは取込んだ各１・画素分の画情
報データに固定のダミー符号を１ビツト付加して４ピツ
トのデータとなし、この４ピツトのデータ乞２画素分ま
とめて１バイト単位で前記メモリに書込み、前記画情報
データの読出し時には前記プロセッサーると共に、この
ダミー符号を前記プロセッサー内で符号反転させること
により上記１バイトのデーデータの書込み読出し制御回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202623A JPS5991771A (ja) | 1982-11-17 | 1982-11-17 | 画情報デ−タの書込み読出し制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57202623A JPS5991771A (ja) | 1982-11-17 | 1982-11-17 | 画情報デ−タの書込み読出し制御回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5991771A true JPS5991771A (ja) | 1984-05-26 |
Family
ID=16460428
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57202623A Pending JPS5991771A (ja) | 1982-11-17 | 1982-11-17 | 画情報デ−タの書込み読出し制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5991771A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028371A (ja) * | 1983-07-27 | 1985-02-13 | Fujitsu Ltd | デ−タ格納方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648754A (en) * | 1979-09-29 | 1981-05-02 | Ricoh Co Ltd | Picture information processing system |
-
1982
- 1982-11-17 JP JP57202623A patent/JPS5991771A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5648754A (en) * | 1979-09-29 | 1981-05-02 | Ricoh Co Ltd | Picture information processing system |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6028371A (ja) * | 1983-07-27 | 1985-02-13 | Fujitsu Ltd | デ−タ格納方法 |
| JPH021469B2 (ja) * | 1983-07-27 | 1990-01-11 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1244160A (en) | Character and pattern display system | |
| JPH0773920B2 (ja) | ｎ×ｎビットドットマトリックス９０゜回転回路 | |
| JP3166447B2 (ja) | 画像処理装置及び画像処理方法 | |
| JPS5991771A (ja) | 画情報デ−タの書込み読出し制御回路 | |
| JP2845384B2 (ja) | 画像処理装置 | |
| US5910794A (en) | Method and apparatus for storing and rotating bit patterns | |
| JPS6048828B2 (ja) | メモリアドレス方式 | |
| JPS60240275A (ja) | 画像読取装置 | |
| JPH028335B2 (ja) | ||
| JPS61133983A (ja) | 画像表示装置 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JP2632303B2 (ja) | サーマルヘッド用並直変換装置 | |
| JPS58140881A (ja) | 画像処理方式 | |
| JP2917367B2 (ja) | 文字認識装置 | |
| JPS6057387A (ja) | 計算機作像方式映像発生装置の映像ぬりつぶし回路 | |
| JPS6030037B2 (ja) | メモリアドレス方式 | |
| JPH0698155A (ja) | データ処理システム | |
| KR100252636B1 (ko) | 제이.피.이.쥐.영상압축을위한8*8블럭어드레스발생회로 | |
| JP2757716B2 (ja) | ハフマン符号復号回路 | |
| JPS63132280A (ja) | 画像メモリ書込み制御回路 | |
| JPS617769A (ja) | イメ−ジメモリ書き込み制御方式 | |
| JPS5836903B2 (ja) | 図形編集処理方式 | |
| JPS59210771A (ja) | 色処理装置 | |
| JPS61170843A (ja) | メモリ制御回路 | |
| JPS61134794A (ja) | 画像記憶回路 |