JPH0698155A - データ処理システム - Google Patents

Abstract

(57)【要約】 【目的】 ディジタル複写機等に使用されるデータ処理
システムにおいて、処理時間を短くすること。 【構成】 ＣＰＵ１と、複数のプレーン４−１〜４−３
から成るページメモリ４と、該ページメモリ４の単一の
プレーンまたは複数のプレーンのデータをラッチしてそ
れらを演算処理し得る演算部３とを具える。そして、ペ
ージメモリ４のデータを演算処理して画像出力端末装置
５等の外部へ出力する場合、およびページメモリ４のデ
ータを演算処理して再びページメモリ４に格納する場合
の他、ページメモリ４とＣＰＵ１との間でデータ転送を
行う場合にも前記演算部３を経由させ、所要の演算処理
を施して転送する。複数のデータをＣＰＵ１に読み込ん
でおいて演算するのではなく、演算したものをＣＰＵ１
に読み込むので、ラッチに転送するのに比べて長時間を
必要とするＣＰＵ１への読み込み動作の回数が少なくな
り、また、ＣＰＵでの演算処理もなくなるので、全体の
処理時間が短くなる。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ディジタル複写機等に
使用されるデータ処理システムに関するものである。

【０００２】

【従来の技術】ディジタル複写機等においては、多値の
画像データが格納されたページメモリから、データを読
み出して或る演算処理を施し、再びページメモリに格納
したり、或いはデータを読み出して端末装置（例、画像
出力端末装置）に転送したりするデータ処理システムが
知られている。

【０００３】図３は、そのような従来のデータ処理シス
テムを示すブロック構成図である。図３において、１は
ＣＰＵ（中央演算処理装置）、２はプレーン切換部、３
は演算部、４はページメモリ、４−１〜４−３はプレー
ン、５は端末装置の１例としての画像出力端末装置であ
る。この場合、多値の画像データは３ビットから構成さ
れているものとし、プレーン４−１〜４−３は、多値の
各ビットに対応するビット平面のデータを格納している
メモリ領域である。

【０００４】ページメモリ４のデータは、ＣＰＵ１に読
み出されて処理を施されたり、演算部３で処理されたり
する。ＣＰＵ１は、１プレーン分のデータ幅（例、１６
ビット）しか有していないから、一時には１つのプレー
ンからのデータしか読み出せないし、また書き込めな
い。従って、複数のプレーンに対処するため、プレーン
切換部２が設けられている。演算部３には、図示してな
いがラッチと演算手段が具えられていて、まずページメ
モリ４からラッチにデータを転送しておき、次いで演算
を施す。演算処理Ａは、演算後のデータを再びページメ
モリ４に転送する場合の処理を表し、演算処理Ｂは、演
算後のデータを画像出力端末装置５に転送する場合の処
理を表している。

【０００５】演算処理Ａの例としては、画像の合成処理
が挙げられる。例えば、枠の画像と枠内に収める文書の
画像とを呼び出しておき、両者のＯＲを取るという処理
（演算処理Ａ）を施すことにより、枠内に文書が収まっ
た画像を合成し、それを再びページメモリ４に格納す
る。また、演算処理Ｂの例としては、ページメモリ４の
データを、単純に通過させて画像出力端末装置５に転送
するという処理が挙げられる。

【０００６】ページメモリ４のデータがＣＰＵ１に読み
出されて処理される例としては、グレーコードからバイ
ナリコードへの変換処理がある。これは、ページメモリ
４内に画像の濃度がグレーコード表現で格納されている
ことがあるが、それを、外部の装置にバイナリコード表
現で転送する場合に行う処理である。

【０００７】図４は、バイナリコードとグレーコードを
説明する図である。両方のコードとも上位ビットは同じ
であるが、下位ビットは一致しているとは限らない。バ
イナリコードの下位ビットは、対応するグレーコードの
上位ビットと下位ビットの排他的論理和（イクスクルー
シブＯＲ）を取ったものである。例えば、値「３」のバ
イナリコードの下位ビットは「０」であるが、これは、
値「３」のグレーコードの上位ビット「１」と下位ビッ
ト「１」の排他的論理和を取ることによって求められ
る。

【０００８】なお、このようなデータ処理システムに関
連する従来の文献としては、例えば特開昭62−214431号
公報等がある。

【０００９】

【発明が解決しようとする課題】（問題点）しかしなが
ら、前記した従来のデータ処理システムでは、ページメ
モリからＣＰＵへの読み出し或いは書き込みは１プレー
ンづつしか行えないので、複数プレーンのデータを使用
して処理する場合には、ＣＰＵへの読み出し回数が多く
なり、また、ＣＰＵでの処理（例、排他的論理和演算）
を行うので、処理時間が長くなるという問題点があっ
た。

【００１０】（問題点の説明）複数プレーンのデータを
使用してＣＰＵで行う処理の例としては、前記したグレ
ーコードからバイナリコードへの変換処理がある。下位
ビットのプレーンのデータと上位ビットのプレーンのデ
ータとを、それぞれＣＰＵに読み出し、排他的論理和を
取ってバイナリコードの下位ビットを決定するから、プ
レーンからＣＰＵへの読み出しを、少なくとも２回行う
必要があるほか、ＣＰＵでの処理を行う必要がある。

【００１１】ところが、ページメモリからＣＰＵへの２
回の読み出しおよびＣＰＵでの処理に要する時間は、ペ
ージメモリからＣＰＵへ１回読み出すのに要する時間に
比べて、非常に大きい。そのため、複数プレーンのデー
タを用いた排他的論理和演算をＣＰＵで行う構成として
いる従来例では、処理時間が長くなっていた。本発明
は、このような問題点を解決することを課題とするもの
である。

【００１２】

【課題を解決するための手段】前記課題を解決するた
め、本発明のデータ処理システムでは、ＣＰＵと、複数
のプレーンから成るページメモリと、該ページメモリの
単一のプレーンまたは複数のプレーンのデータをラッチ
してそれらを演算処理し得る演算部とを具え、ページメ
モリのデータを演算処理して端末装置へ出力する場合お
よびページメモリのデータを演算処理して再びページメ
モリに格納する場合の他、ページメモリとＣＰＵとの間
でデータ転送を行う場合にも前記演算部を経由させ、所
要の演算処理を施して転送することとした。

【００１３】

【作 用】ＣＰＵとページメモリとの間でデータ転送
を行う場合にも、直接に行うのではなく演算部を経由し
て行う。そして、ページメモリの複数プレーンのデータ
を演算処理することが必要な場合には、ＣＰＵに読み込
んでから演算処理するのではなく、演算部で演算処理し
た結果をＣＰＵに読み込む。そのようにすることによ
り、長時間を必要とするＣＰＵへの読み出し動作の回数
が少なくなり、また、ＣＰＵでの演算処理がなくなり、
全体の処理時間が短くなる。

【００１４】

【実施例】以下、本発明の実施例を図面に基づいて詳細
に説明する。図１は、本発明のデータ処理システムを示
すブロック構成図である。符号は、図３のものに対応し
ている。構成上、図３の従来例と異なる点は、ページメ
モリ４とＣＰＵ１との間でデータ転送を行う際、両者間
で直接行うのではなく、演算部３を経由して行うように
した点である。

【００１５】演算部３内に描いた点線矢印Ｃは、ページ
メモリ４からＣＰＵ１へデータ転送する際に行う演算処
理を示し、点線矢印Ｄは、その逆方向へデータ転送する
際に行う演算処理を示している。なお、ここでは、デー
タを単に通過させる場合も、演算の一種と考えている。

【００１６】例えば、ページメモリ４にグレーコードで
記憶されている画像のデータをバイナリコードへ変換す
る際、その下位ビットを求めるための排他的論理和を取
る演算は、演算処理Ｃの１例に相当する。この演算を行
うのには２つのプレーンからのデータを必要とするが、
演算部３内にそれらを収容するラッチを設けておき、そ
こへデータを転送しておいてから、所要の演算（排他的
論理和）を施す。この下位ビットを求めるまでのステッ
プには、ＣＰＵ１へデータを読み出すステップは含まれ
ていないので、長時間を費やすことはない。

【００１７】図２に、本発明の具体的実施例を示す。符
号は図１のものに対応し、３−１，３−２はラッチ、３
−３はルックアップテーブル、６，７は双方向バッフ
ァ、８はイメージバス、９はバッファ、１０，１１はＦ
ＩＦＯ（First In First Out）である。この例では、演
算部３は２つのラッチと１つのルックアップテーブルを
含む構成としている。

【００１８】ルックアップテーブル３−３は、入力値を
アドレス値としてアクセスした番地に、入力値を用いて
行おうとしている演算の結果が、予め格納されているテ
ーブルである。これは、通常、１プレーン分のデータ幅
の個数（例、１６ビットなら１６個）のＲＡＭ（ランダ
ムアクセスメモリ) で構成される。

【００１９】プレーン４−１は、画像濃度の上位ビット
のプレーンであり、プレーン４−２は、画像濃度の下位
ビットのプレーンであるとする。そして、プレーン４−
３は、画像の色を表すビットのプレーンであるとする。
プレーン４−３のビットは、そのビットに対応する画素
の色が、２色の内の（例えば、黒と赤の内の）いずれで
あるかを表す。

【００２０】ラッチ３−１，３−２は、２つ（２ペー
ジ）の画像を合成処理する場合に使用する。最初のペー
ジのデータをラッチ３−２にラッチし、次のページのデ
ータをラッチ３−１にラッチする。次に、両者を同時に
ルックアップテーブル３−３に入力することにより、演
算結果を得る。１つのページのデータのみを処理する場
合は、ラッチ３−１のみが使用される。ページメモリ４
から演算部３へのデータの転送は、ページメモリ４→双
方向バッファ６→イメージバス８→双方向バッファ７→
演算部３の経路で行われる。演算結果の転送経路は、演
算の種類により、以下のように異なる。

【００２１】演算結果を再びページメモリ４に転送する
場合（演算処理Ａの場合）は、ルックアップテーブル３
−３→バッファ９→双方向バッファ７→イメージバス８
→双方向バッファ６→ページメモリ４の経路で転送され
る。画像出力端末装置５へ転送する場合（演算処理Ｂの
場合）は、図示されてはいないが適当なインタフェース
を経て、ルックアップテーブル３−３→画像出力端末装
置５へ転送される。

【００２２】演算結果をＣＰＵ１へ転送する場合（演算
処理Ｃの場合）は、ＦＩＦＯ１１等を介して転送され
る。ＣＰＵ１へつながる線が１本で書かれている理由
は、ＣＰＵ１が１プレーンのデータ幅でしか読み込めな
いからである。ＣＰＵ１で処理した結果のページメモリ
４への転送は、ＣＰＵ１→ＦＩＦＯ１０→ルックアップ
テーブル３−３→バッファ９→双方向バッファ７→イメ
ージバス８→双方向バッファ６→ページメモリ４の経路
で行われる。

【００２３】次に、演算部３で複数プレーンのデータに
ついて行う演算の例として、グレーコードからバイナリ
コードへの変換をする場合の、バイナリコードの下位ビ
ットを求める演算について説明する。ルックアップテー
ブル３−３は、入力される値の排他的論理和が得られる
よう、予め作成しておく。プレーン４−１とプレーン４
−２のデータを、ラッチ３−１の３ビットの内の上から
１番目および２番目のビットにラッチする。両ビットの
値を、ルックアップテーブル３−３の６本の入力線の内
の上から４番目および５番目の２本に入力して、排他的
論理和を、３本の出力線の内の１番下の１本に得る。そ
れを、ＦＩＦＯ１１を通じてＣＰＵ１へ転送する。

【００２４】即ち、従来のデータ処理システムでは、バ
イナリコードの下位ビットをＣＰＵ１が得るためには、
ＣＰＵ１へのデータの読み出しを２回行うほか、演算処
理を行う必要があったが、本発明では、１回の読み出し
で済む。従って、この演算処理に要する時間は、従来よ
り短くなる。

【００２５】

【発明の効果】以上述べた如く、本発明のデータ処理シ
ステムによれば、ＣＰＵとページメモリとの間でデータ
転送を行う場合にも演算部を経由して行うので、ページ
メモリの複数プレーンのデータを演算処理することが必
要な場合には、ＣＰＵへの読み出し動作の回数が少なく
なる。また、ＣＰＵでの演算処理もなくなる。そのた
め、各プレーンづづＣＰＵへ読み出してから演算処理し
ていた従来のデータ処理システムに比べて、処理時間が
短くなる。

【図面の簡単な説明】

【図１】 本発明のデータ処理システムを示すブロック
構成図

【図２】 本発明の具体的実施例を示す図

【図３】 従来のデータ処理システムを示すブロック構
成図

【図４】 バイナリコードとグレーコードを説明する図

【符号の説明】

１…ＣＰＵ、２…プレーン切換部、３…演算部、３−
１，３−２…ラッチ、３−３…ルックアップテーブル、
４…ページメモリ、４−１〜４−３…プレーン、５…画
像出力端末装置、６，７…双方向バッファ、８…イメー
ジバス、９…バッファ、１０，１１…ＦＩＦＯ、Ａ〜Ｄ
…演算処理

Claims (1)

【特許請求の範囲】
1. 【請求項１】 ＣＰＵと、複数のプレーンから成るペー
   ジメモリと、該ページメモリの単一のプレーンまたは複
   数のプレーンのデータをラッチしてそれらを演算処理し
   得る演算部とを具え、ページメモリのデータを演算処理
   して端末装置へ出力する場合およびページメモリのデー
   タを演算処理して再びページメモリに格納する場合の
   他、ページメモリとＣＰＵとの間でデータ転送を行う場
   合にも前記演算部を経由させ、所要の演算処理を施して
   転送することを特徴とするデータ処理システム。