JPH08139939A

JPH08139939A - 圧縮伸長装置

Info

Publication number: JPH08139939A
Application number: JP6273579A
Authority: JP
Inventors: Hitoshi Horie; 等堀江
Original assignee: Matsushita Graphic Communication Systems Inc
Current assignee: Panasonic System Solutions Japan Co Ltd
Priority date: 1994-11-08
Filing date: 1994-11-08
Publication date: 1996-05-31
Anticipated expiration: 2017-02-12
Also published as: JP3255808B2

Abstract

(57)【要約】【目的】ＭＨ／ＭＲ／ＭＭＲ符号化と算術符号化の双
方の圧縮伸長処理を回路規模の増大を極力抑えながら実
現し、しかも高速のスキャナ、プリンタに対する処理の
リアルタイム性を実現できる画像処理装置における圧縮
伸張装置を提供することを目的とする。【構成】ＭＨ、ＭＲ、ＭＭＲ符号化または復号化を実
行するためのＭＨ／ＭＲ／ＭＭＲ復号器１３００及びＭ
Ｈ／ＭＲ／ＭＭＲ符号器１５００と、これらの専用処理
回路１３００、１５００の符号化または復号化を実行さ
せるとともにマルコフモデル算術符号化処理を実行する
マイクロプログラム制御部１６００とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像データまたはその
符号データを扱う圧縮伸長装置に係わり、特にファクシ
ミリ装置などで必要な文書画像やハーフトーン画像デー
タの圧縮、画像符号データの伸長、画像データの変換
（拡大縮小）、画像符号データの他の符号への変換など
を複合した圧縮伸長装置に関する。

【０００２】

【従来の技術】この種の圧縮伸長装置は、ファクシミリ
装置その他の画像通信装置、画像ファイルシステムなど
において必要となる。

【０００３】図２３に、従来の圧縮伸長装置の構成を示
す。この圧縮伸長装置は符号化方式としてＭＨ、ＭＲ、
ＭＭＲを実装し、主に文書画像の圧縮伸長に適してい
る。

【０００４】最近のファクシミリ装置では、文書画像だ
けでなく誤差拡散処理などによるハーフトーン画像も圧
縮して伝送することが増えている。ハーフトーン画像の
圧縮には、従来実施例に見られるようなＭＨ、ＭＲ、Ｍ
ＭＲ方式でなく、算術符号の方が圧縮性能が高いことが
知られている。

【０００５】

【発明が解決しようとする課題】ファクシミリ画像など
２値画像の圧縮伸長装置としては、既に広く使われてい
るＭＨ、ＭＲ、ＭＭＲ方式と、ハーフトーン画像の圧縮
にも適した算術符号化を合わせ持った圧縮伸長装置が理
想的である。しかし、これを実現するためにＭＨ、Ｍ
Ｒ、ＭＭＲの圧縮伸長装置と、専用の算術符号器を単に
合わせたのでは、回路規模が増大しコストアップになる
という問題を生じる。また、一度にはどちらか一方のハ
ードウェアしか必要としないため、むだが多く、コスト
パフォーマンスが低いという問題もある。

【０００６】本発明は上記課題に鑑みて為されたもので
あり、ＭＨ／ＭＲ／ＭＭＲ符号化と算術符号化の双方の
圧縮伸長処理を回路規模の増大を極力抑えながら実現
し、しかも高速のスキャナ、プリンタに対する処理のリ
アルタイム性を実現できる画像処理装置における圧縮伸
張装置を提供することを目的とする。

【０００７】

【課題を解決するための手段】本発明は上記目的を達成
するために、ＭＨ、ＭＲ、ＭＭＲ符号化または復号化を
実行するための専用処理回路と、該専用処理回路の符号
化または復号化を実行させるとともにマルコフモデル算
術符号化処理を実行するマイクロプログラム制御部とを
備えたものである。

【０００８】また、マルコフモデル算術符号化処理の速
度を向上させるために、本発明はＭＨ、ＭＲ、ＭＭＲ符
号化または復号化を実行するための専用処理回路と、該
専用処理回路の符号化または復号化を実行させるととも
にマルコフモデル算術符号化処理を実行するマイクロプ
ログラム制御部とを備え、前記マイクロプログラム制御
部は画像データを所定数ライン分格納する第１のメモリ
と、該第１のメモリのワード幅の少なくとも２倍＋所定
数ビット以上の容量を有し、前記第１のメモリより画像
データをワード単位で入力する第２のメモリと、該第２
のメモリに内の画像データを左右にビット単位にシフト
処理することにより、符号化処理のための状態分離信号
を生成する手段と、前記状態分離信号に応じて符号化時
における確率推定データを出力する手段と、前記確率推
定データを用いて符号データを出力する手段とを少なく
とも有したようにしたものである。

【０００９】また、本発明はさらなる上記算術符号化処
理の速度向上のために、画像データを入力し、該画像デ
ータにマルコフモデル算術符号化処理を実行する制御手
段を備え、該制御手段は前記符号化処理におけるコンテ
クスト生成処理を専用ハード回路で実行し、その後の符
号データを算出して出力する処理をマイクロプログラム
で実行するものである。本発明は、かかる構成のみに限
定されるものではない。特許請求の範囲の記載並びに本
明細書全体の記載から理解されるように、本発明は様々
な態様を包含し、それぞれの態様に特徴的な構成を備え
るものである。

【００１０】

【作用】本発明の画像処理装置は、上述の構成によっ
て、符号化処理または画像変換と符号化の組み合わせ処
理を実行する圧縮装置としての動作、復号化処理または
復号化と画像変換の組み合わせ処理を実行する伸長装置
としての動作、復号化と符号化の組み合わせ処理または
復号化、画像変換及び符号化の組み合わせ処理を実行す
る符号変換装置としての動作のいづれも可能である。Ｍ
Ｈ、ＭＲ、ＭＭＲ符号化と算術符号の符号化、復号化機
能によって、文書画像からハーフトーン画像に渡る各種
の画像に対して効率のよい処理が可能である。

【００１１】さらに、算術符号化処理を実行するにおい
て、ソフト処理では多大の時間を有するコンテクスト生
成処理を専用のハード回路で実行するようにしたため
に、さらなる速度の向上を得ることができる。

【００１２】

【実施例】

圧縮伸長装置の全体構成図１は本発明による圧縮伸長装置の一例の概略構成を示
すブロック図である。この圧縮伸長装置は圧縮装置、伸
長装置、画像変換（拡大縮小）装置及び符号変換装置、
ＤＭＡ転送装置を複合した画像処理装置である。まず、
図１の主な構成要素を説明する。

【００１３】図１において、１００はイメージバス部と
のインタフェース機能を実現するイメージバス制御部で
ある。２００はＲＡＭであり、内部処理のためのライン
メモリ及びパラメータレジスタとして使用される。この
ＲＡＭ２００は、プロセッサブロックのＭＰＵ６（図２
０）からもアクセスできる。３００は内部データバス４
（ＢＥデータバス）１７００によるＲＡＭ２００に対す
るＤＭＡ転送を制御する内部バスＤＭＡ制御部、４００
はＭＰＵとインタフェースするためのシステムバス制御
部である。

【００１４】５００は種々のレジスタとして利用される
レジスタバンクであり、実際的にはＲＡＭが用いられ
る。６００〜８００は１６ビット幅データの変化画素ア
ドレス情報の一時記憶のためのＦＩＦＯバッファ、１２
００は内部処理の実行に関連して利用される算術論理演
算部、１３００はＭＨ／ＭＲ／ＭＭＲ復号器、１４００
は画像の主走査方向の画像変換（拡大縮小）を行なう画
像変換部、１５００はＭＨ／ＭＲ／ＭＭＲの符号器、１
６００は装置動作の制御のためのマイクロプログラム制
御部である。

【００１５】１７００はＤＭＡ制御バスであり、各部か
らのＤＭＡ転送要求信号や各部へのＤＭＡ転送許可信号
線から成る。内部データバス（ＢＥデータバス）１８０
０は、主に画像データの転送のために使われる１６ビッ
トのバスである。１９００も１６ビットの内部データバ
ス（ＢＣデータバス）であり、これは主に符号化データ
の転送に利用される。

【００１６】図１には示されていないが、マイクロプロ
グラム制御部１６００と装置内各部との間にマイクロプ
ログラム制御バスが存在する。

【００１７】ＭＨ／ＭＲ／ＭＭＲ符号器の構成図２はＭＨ／ＭＲ／ＭＭＲ符号器１５００のブロック図
である。図２において、変化画素アドレス制御部１５０
２は、ＦＩＦＯバッファ９００より参照ラインの変化画
素アドレスを、ＦＩＦＯバッファ１１００より符号化ラ
インの変化画素アドレスをそれぞれ取り込み、符号化モ
ード判定部１５０４に入力する。

【００１８】この符号化モード判定部１５０４は、入力
した変化画素アドレス情報より符号化モード（パス、垂
直、水平）の判定を行なう。符号テーブル検索部１５０
６は、符号化モードの判定結果に基づいて内部の符号テ
ーブルを検索し符号割当を行なう。

【００１９】パッキング処理部１５０８は、符号テーブ
ル検索部１５０６より出力された可変長の１６ビット／
ワードの符号データへの変換（ワードパッキング）を行
ない、ワード単位で内部データバス１９００または１８
００へ出力する。１５１０は符号器１５００の全体制御
のためのメインシーケンサである。内部ＲＡＭ２００と
のＤＭＡ転送の要求は、このメインシーケンサ１５１０
より出される。１５１２〜１５１８はメインシーケンサ
１５１０の制御下で対応する機能ブロック１５０２〜１
５０８を制御するサブシーケンサである。マイクロプロ
グラム制御部１６００は、マイクロプログラム制御バス
１６０２を介し、符号器１５００に対する符号化モー
ド、１ライン幅（１ラインの画像データのワード数）の
指定や起動などの制御を行なうことができ、また符号器
１５００の状態を取得できる。符号器１５００はライン
単位のＭＨ、ＭＲ、ＭＭＲ符号化を実行する専用ユニッ
トである。

【００２０】ＭＨ／ＭＲ／ＭＭＲ復号器の構成図３は復号器１３００のブロック図である。図３におい
て、符号シフト部１３０２は、内部データバス（ＢＣデ
ータバス）１９００より取り込んだ符号データの解読を
終了した符号長分だけシフトし、符号解析部１３０４に
常に未解読の符号データを与える。符号解析部１３０４
は、符号データによって内部の復号ＲＯＭの検索を行な
い、復号符号を描画部１３０８へ送る。ａ０アドレス演
算部１３０６は、ＦＩＦＯバッファ９００より入力した
参照ラインの変化画素アドレス情報と符号解析部１３０
４から入力した復号符号とから、参照ラインの基準変化
画素アドレスであるａ０アドレス（ＩＴＵ−Ｔ勧告Ｔ。
４参照）を計算する。描画部はａ０アドレスと色（白／
黒）情報から画像データを生成し、生成した画像データ
をワード（１６ビット）単位で内部データバス（ＢＥデ
ータバス）１８００へ出力する。

【００２１】１３１０は復号器１３００の全体的制御を
行なうメインシーケンサ、１３１２〜１３１８はメイン
シーケンサ１３１０の制御下で対応する機能ブロック１
３０２〜１３１８を制御するサブシーケンサである。Ｄ
ＭＡ転送要求はメインシーケンサ１３１０より出る。マ
イクロプログラム制御部１６００は、マイクロプログラ
ム制御バス１６０２を介し、復号器１３００に対する復
号化モード、１ラインの復元幅幅の指定や起動などの制
御を行なうことができ、また復号器１３００の状態を取
得できる。

【００２２】復号器１３００はライン単位のＭＨ、Ｍ
Ｒ、ＭＭＲ復号化を実行する専用ユニットである。この
復号化処理動作は前記文献１に説明した通りである。

【００２３】画像変換部の構成図４は画像変換部１４００のブロック図である。図４に
おいて、レジスタ１４０２はＦＩＦＯバッファ１０００
より入力する変化画素アドレスと色情報（Ｂ／Ｗ）を保
持するもので、レジスタ１４０４は内部データバス（Ｂ
Ｅデータバス）１８００を通じて拡大縮小率をセットさ
れるものである。乗算器１４０６は、その変化画素アド
レスと拡大縮小率を乗算することによって、拡大縮小後
の変化画素アドレスを求め描画部１４０８に与える。

【００２４】描画部１４０８は、与えられた変化画素ア
ドレスとレジスタ１４０２より与えられる色情報に基づ
き拡大縮小後の画像データを生成する。この画像データ
はレジスタ１４１０を介しワード単位で内部データバス
（ＢＥデータバス）１８００へ出力される。１４１２は
内部データバス１８００を介し変換前の１ライン幅（ワ
ード数）をカウントするためのレジスタである。１４１
６は画像変換部１４００内各部を制御するシーケンサで
あり、ＤＭＡ転送要求も出す。

【００２５】画像変換部１４００の処理動作は前記文献
１に説明した通りである。算術論理演算部、レジスタバンクなどの構成図５は算術論理演算部１２００及びレジスタバンク５０
０とその周辺の構成を示している。図５において、１２
０２、１２０４は４０ビットのＡＬＵとシフタである。

【００２６】図から明らかなように、レジスタバンク５
００などからのデータをＡＬＵ／シフタ部１２００にロ
ードして必要な演算を行ない、演算結果をレジスタバン
ク５００内のレジスタやバスＩ／Ｆ１２０６を介して
ＢＥデータバスに接続される機能ユニット、例えばデー
タＲＡＭ２００などに書き込むことができる。算術論理
演算部１２００の演算機能は加算、減算、ビットシフ
ト、論理ＡＮＤ／ＯＲなどの論理演算である。これらの
処理に必要な制御信号はマイクロプログラム制御部１６
００から出力される。

【００２７】図６はレジスタバンク５００内部の一つの
レジスタ５０２の構成とバスＩ／Ｆ１２０６を示したも
のである。レジスタ５０２は３つの部分、即ちビット０
〜ビット１５（下位ワード）、ビット１６〜ビット３１
（上位ワード）、ビット３２〜ビット３９（拡張バイ
ト）に分けられている。ＢＥデータバス１８００に対し
て、下位ワード、上位ワード独立してリード／ライトで
きる構成である。セレクタ５０４、５０６とバスＩ／Ｆ
１２０６内のセレクタはそのためのものである。レジス
タ各部のリード／ライト信号５０８、５１０、５１２と
レジスタの選択信号５１４は図５のアドレス制御部から
出力される。

【００２８】マイクロプログラム制御部１６００、シス
テムバス制御部４００、イメージバス制御部１００は前
記文献１に説明したものと同一である。

【００２９】ラインメモリ関連の構成図７は内部バスＤＭＡ制御部３００の内部構成、レジス
タバンク５００上に定義されるアドレスレジスタ、デー
タＲＡＭ２００上に定義されるメモリ領域と、それらの
対応関係を説明するための図である。

【００３０】データＲＡＭ２００は、ｎ個のメモリ領域
（ＭＥＭ＃０〜ＭＥＭ＃（ｎ−１））に分割されて使わ
れる。各メモリ領域に対応して、内部バスＤＭＡ制御部
３００には、ｎ個のアドレスポインタ（ＡＤＰ０〜ＡＤ
Ｐ（ｎ−１））があり、レジスタバンク５００には、ｎ
個のアドレスレジスタ（ＡＤＲＥＧ０〜ＡＤＲＥＧ（ｎ
−１））がある。このｎ個のアドレスレジスタはレジス
タ５０２（図６）の下位ワードまたは上位ワードに定義
されるが、図では、これらを１６ビットレジスタの連続
した集合体として示している。

【００３１】ｉ番目のアドレスレジスタＡＤＲＥＧｉ
は、メモリ領域の先頭アドレスを格納するアドレス部分
と、そのメモリ領域に付随したフラグ情報、例えばライ
ンメモリに有効データが有るか否か、などを格納するフ
ラグ部分に分かれている。アドレス部分には、初期値と
してｉ番目のメモリ領域ＭＥＭ＃ｉの先頭アドレスがマ
イクロプログラム制御部１６００によって、圧縮伸長装
置の初期化時に書き込まれる。ＭＥＭ＃ｉをアクセスす
るアドレスポインタはＡＤＰｉである。ＡＤＰｉの初期
値は、ＡＤＲＥＧｉの値がＢＥデータバス１８００を通
して書き込まれる。各アドレスポインタはアップダウン
カウンタとして構成され、初期値設定後は、１ワードＲ
／Ｗする毎にメモリアドレスがインクリメントまたはデ
クリメントされる。

【００３２】算術符号の概説本発明の圧縮伸長装置による算術符号の実施例を説明す
る前に、マルコフモデル算術符号化の概要を説明する。
本実施例の算術符号化は、ＩＴＵ−Ｔ勧告Ｔ.８２記載
の方式に準拠する。

【００３３】図８はマルコフモデルを構築するための参
照画素の配置を示したものである。Ｙラインを符号化ラ
インとし、その前ライン、前々ラインをそれぞれ（Ｙ−
１）ライン、（Ｙ−２）ラインとする。Ｙライン上の”
？”が符号化の対象となる符号化シンボル（画素）であ
り、Ａ〜Ｉの１０画素が参照画素である。

【００３４】これらの参照画素を適当な順序に並べて、
例えばＡＢＣ順に並べて

【００３５】とする。Ｓｎは各画素が２通りの値をとるので、全部で
２10通り存在する。以下では、Ｓｎ、ｎ＝０、・・・、
（２10−１）を状態識別信号またはコンテクストと呼
ぶ。

【００３６】マルコフモデル算術符号化では、各コンテ
クスト毎に算術符号化処理を行なう。算術符号は、符号
化シンボル系列の発生確率に対応する２進小数点を符号
とする。

【００３７】図９はマルコフモデル算術符号器の概念図
を示したものである。符号器全体はコンテクスト生成
部、コンテクストテーブル、確率推定部、及び算術符号
器から構成され、それらの相互関係を示している。コン
テクスト生成部は、上述したように参照画素の値による
状態分離を行ない、その状態を示すコンテクスト識別番
号Ｓｎを出力する。

【００３８】コンテクストテーブルはＲＡＭで構成さ
れ、各コンテクスト毎に発生しやすいシンボル（優勢シ
ンボル：ＭＰＳ）の値（ＭＰＳ値）と、後述する確率推
定器（またはＱｅテーブル）の状態番号が書かれてい
る。ＭＰＳ値は符号化シンボル”？”の予測値として使
われる。確率推定器は、１１３状態から成るステートマ
シンであり、ＲＯＭまたはＲＡＭで構成される。各状態
（ＳＴ）は優勢シンボルの逆にあたる劣勢シンボル（以
下ＬＰＳ）の生起確率の推定値Ｑｅ（ＳＴ）と、符号化
後の状態遷移先などが書かれている。算術符号器は、符
号化シンボル”？”、ＭＰＳ値、Ｑｅ（ＳＴ）を入力情
報として、符号化シンボル”？”のＭＰＳ値による予測
結果に応じて、数直線の再帰的分割に相当する処理を実
行し符号を出力する。符号はビットシフト操作によって
生成され、それ以前の符号ビット系列に次々に連結され
る。ここでは、これを

【００３９】

【数２】Ｃi＝Ｃi-1＋ｆ｛ＭＰＳ予測値、Ｑｅ（ＳＴ）｝＝Ｃi-1＋ｆ｛＊Ｓｎ、＊［＊Ｓｎ］｝と表わす。ここで＋は連結処理、＊ＸはＸが示すメモリ
の内容を示す。ｆは算術符号化処理を表わし、加算、減
算、ビットシフト、論理演算の組み合わせである。ま
た、復号化も符号化の逆演算として同様にして実行でき
る。

【００４０】マルコフモデル算術符号器の第１の実施例図１０は、本発明の圧縮伸長装置における算術符号化処
理時のデータＲＡＭ２００の使用方法を示したものであ
る。メモリ領域は、ラインメモリ領域、コンテクストテ
ーブル、確率推定テーブル、符号データバッファに分か
れている。

【００４１】前記文献１に示したように、ＭＥＭ＃０、
ＭＥＭ＃１は、それぞれ入力ラインメモリと変換前ライ
ンメモリとして使用する。主走査変換後の画像データが
順にＭＥＭ＃１〜ＭＥＭ＃４に格納される。ＭＥＭ＃４
を符号化ラインとすると、ＭＥＭ＃１〜ＭＥＭ＃３が参
照ラインであり、この領域から参照画素が選ばれる。

【００４２】コンテクストテーブルの各コンテクストは
１ワードで表わされる。例えば、コンテクストＳは、２
０４のように下位１２ビットがＱｅテーブルのアドレ
ス、上位１ビットが、そのコンテクストでのＭＰＳ値が
書かれている。この領域は、符号化の初期状態で全て”
０”が書かれる。確率推定テーブルは、１つの状態を３
ワードで記述する構成である。２０６に示すように、第
１ワードがＬＰＳの生起確率の推定値Ｑｅ、第２ワー
ド、第３ワードはそれぞれ符号化シンボルをＭＰＳ、Ｌ
ＰＳとして符号化した場合の次の遷移先を示すアドレス
である。ＳＷは符号化シンボルをＬＰＳとして符号化し
た場合、次のＭＰＳ値を変更するか否かを示すフラグで
ある。これらの情報は、ＩＴＵ−Ｔ勧告Ｔ. ８２に規定
されている。

【００４３】符号データバッファは、符号を外部に出力
する前に一時的に符号データを格納する領域である。図
１１は復号化時におけるメモリ領域を示す。ＭＥＭ＃０
〜ＭＥＭ＃２に復元ラインを格納する。ＭＥＭ＃３はＭ
ＥＭ＃２の復元ラインを変換したライン（変換後ライ
ン）を格納する。ＭＥＭ＃４は外部に出力するラインを
格納する。変換後ラインや出力ラインの生成方法は、参
考文献１記載の実施例と同様にして実現できる。その他
の領域は符号化時と共通である。

【００４４】次に、算術符号化処理を説明する。図１２
はコンテクスト生成処理を示す。Ｒ１、Ｒ２、Ｒ３はレ
ジスタバンク５００内に定義されたレジスタである。符
号化ラインの画像データはＲ３に、データＲＡＭ２００
のＭＥＭ＃４のデータがロードされる。参照ラインは、
（Ｙ−１）ラインがＲ２に、（Ｙ−２）ラインがＲ１に
ロードされる。図中、ＩＭＧ（Ｙ、ｉ）は、Ｙラインの
第ｉワード目の画像データを表わす。

【００４５】ＩＭＧ（Ｙ、ｉ）をＲ３の下位ワードにロ
ードし、符号化シンボルをビット１５の位置に合わせ
る。参照ラインデータＩＭＧ（Ｙ−１、ｉ）、ＩＭＧ
（Ｙ−２、ｉ）をＲ２、Ｒ１の上位ワードにロードする
と、参照画素Ａ〜Ｊの配置は図示したようになる（図８
参照）。

【００４６】図１３は１ラインの算術符号化処理のフロ
ーを示す。処理２００１でＲ１、Ｒ２、Ｒ３をクリアす
る。処理２００２で画像データＩＭＧ（Ｙ、０）をＲ３
の下位ワードに、ＩＭＧ（Ｙ−１、０）、ＩＭＧ（Ｙ−
１、１）をＲ２の上位、下位ワードに、ＩＭＧ（Ｙ−
２、０）、ＩＭＧ（Ｙ−２、１）をＲ１の上位、下位ワ
ードにロードする。以上の処理は、各ラインの算術符号
化の初期化処理である。この２つの処理を実行すると、
符号化ラインの第１ワードが、Ｒ３の下位ワードに、前
ラインの第１ワードがＲ２の上位ワードに、前々ライン
の第１ワードがＲ１の上位ワードに入り、その他のビッ
トは”０”になる。

【００４７】処理２００３〜処理２０１０が１ワード画
像データの符号化処理である。処理２００３はコンテク
スト生成処理であり、後に詳しく説明する。処理２００
４で符号化シンボル”？”と予測値ＭＰＳ（Ｓ）の一致
を調べる。このとき、コンテクストはＳとする。予測が
一致すれば、符号化シンボルは処理２００５でＭＰＳと
して符号化され、そうでなければ処理２００６でＬＰＳ
として符号化される。

【００４８】処理２００７〜処理２００９でレジスタＲ
１〜Ｒ３を左に１ビットシフトする。そうすることで、
図１２から分かるように、符号化シンボルと参照画素が
更新される。

【００４９】処理２０１０で、１６シンボルの符号化が
終了したかどうか判断する。これは初期値を１６とする
カウンタを減算し、それがゼロになることを調べる。１
６シンボルの符号化が終了するまで、処理２００３〜処
理２０１０を繰り返す。

【００５０】１６シンボルの符号化が終了すると、処理
２００７〜処理２００９によって、１６ビットシフトさ
れるので、レジスタＲ１〜Ｒ３の下位ワードのデータが
全て上位ワードに移動する。処理２０１１〜処理２０１
３でＲ１〜Ｒ３の下位ワードに次の画像データをロード
する。Ｒ１ＬはレジスタＲ１の下位ワードを表わす。処
理２０１４で１ライン分の符号化処理の終了を判断し、
終了していなければ処理２００３〜処理２０１３を繰り
返す。

【００５１】図１４は処理２００３（図１３）の詳細を
示すフローである。この図ではコンテクスト識別信号
は、レジスタＲ０に生成するものとしている。Ｒ０は、
Ｒ１〜Ｒ３と同様にレジスタバンク５００内に設けられ
たレジスタである。処理２０２０は、レジスタＲ１を右
に１７ビットシフトする。その結果、Ｒ０は図１５の２
１００に示すようになる。処理２０２１は、Ｒ２を右に
１３ビットシフトし、それをＲ０の上位ワードにライト
する。Ｒ０ＨはＲ０の上位ワードを表わす。その結果、
Ｒ０は図１５の２１１１になる。処理２０２２は、Ｒ０
を右に５ビットシフトし、Ｒ０は図１５の２１１２にな
る。処理２０２３は、Ｒ３の上位ワードをＲ０の上位ワ
ードにライトする。その結果、Ｒ０は図１５の２１１３
になる。処理２０２４でＲ０を左に２２ビットシフト
し、参照画素Ｊをビット３９の位置に合わせる。処理２
０２５で、Ｒ０を右に３０ビットシフトし、参照画素Ａ
をビット０の位置に移動する。このとき、シフタ１２０
４の上位ビットからは”０”が入るように構成すると、
処理２０２５の結果、Ｒ０は図１５の２１１５になり、
下位ワードにコンテクストが生成される。処理２０２６
でアドレスポインタＡＤＰ（ｎ−３）に、このデータを
書き込み、ＭＰＳ符号化、ＬＰＳ符号化処理でコンテク
ストテーブルをアクセスすることができる。

【００５２】このコンテクストをＳとすると、図１０に
示すコンテクストテーブルの先頭アドレスからＳだけオ
フセットしたアドレスを、アドレスポインタＡＤＰ（ｎ
−３）にいれて、そのアドレスを読み出すことにより符
号化処理に必要なＭＰＳ（Ｓ）とＱｅテーブルのアドレ
ス２０４が得られる。次に、このＱｅテーブルのアドレ
スをアドレスポインタＡＤＰ（ｎ−２）に入れて、その
アドレスを読み出すと図１０の２０６に示すように、Ｑ
ｅ値（Ｑｅ（ＳＴ））と１シンボルの符号化終了後のＱ
ｅテーブルの状態遷移先（ここではＱｅテーブルのアド
レス）がＭＰＳ、ＬＰＳそれぞれの場合について得られ
る。

【００５３】図１６は、図１３の処理２００５のＭＰＳ
符号化処理フローである。文献３、４に示されるよう
に、算術符号化の実行には、Ａレジスタ、Ｃレジスタの
２つのレジスタが使われる。本圧縮伸長装置では、Ａ、
Ｃレジスタは、レジスタバンク５００内部に定義されて
いる。

【００５４】処理２１２０でＡレジスタ値とＱｅ（Ｓ
Ｔ）との減算を行なう。処理２１２１で、その値と、Ａ
レジスタの初期値の１／２にあたるＸ’８０００’（Ｘ
はヘキサ表示）を比較し、Ｘ’８０００’よりも大きけ
れば符号化が終了する。Ａレジスタ値がＸ’８０００’
よりも小さければ処理２１２２で、Ａレジスタ値とＱｅ
（ＳＴ）の比較を行なう。処理２１２３では、Ｃレジス
タへの加算、Ａレジスタ値のＱｅ（ＳＴ）による置き換
え処理を行なう。

【００５５】処理２１２４では、コンテクストＳのＱｅ
テーブルアドレス２０４を領域２０６の”次のＱｅテー
ブルアドレス（ＭＰＳ）”で置き換える。処理２１２５
では、Ａレジスタ値がＸ’８０００’より大きくなるま
で、Ａ、Ｃレジスタを左にシフトする。この処理でＣレ
ジスタから、吐き出されるビット系列が算術符号にな
る。この符号化データは、１６ビット貯まる毎に、デー
タＲＡＭのメモリ領域ＭＥＭ＃（ｎ−１）に書き込ま
れ、この領域からシステムバス制御部４００を通して圧
縮伸長装置の外部に出力される。

【００５６】図１７は、図１３の処理２００６のＬＰＳ
符号化処理フローである。処理２１２６でＡレジスタ値
とＱｅ（ＳＴ）との減算を行なう。処理２１２７で、Ａ
レジスタ値とＱｅ（ＳＴ）の比較を行なう。処理２１２
８では、Ｃレジスタへの加算、Ａレジスタ値のＱｅ（Ｓ
Ｔ）による置き換え処理を行なう。処理２１２９では、
コンテクストＳのＱｅテーブルアドレス２０４を領域２
０６の”次のＱｅテーブルアドレス（ＬＰＳ）”で置き
換える。処理２１３０は処理２１２５と同じである。

【００５７】次に、１ラインの算術復号化処理を説明す
る。復号化処理は、図８に示す画素配置において既に復
号化済みの画素Ａ〜Ｊを用いてコンテクストを生成し、
その各コンテクスト毎に、シンボル”？”を復号する。
復号化処理においても、図９のコンテクスト生成部、コ
ンテクストテーブル、確率推定部は符号化処理と共通で
ある。シンボル復元の手順は符号化と逆になるが、そこ
で必要となる演算は符号化と同じく加算、減算、ビット
シフトである。

【００５８】図１６は復号化時のレジスタＲ１〜Ｒ３の
使用方法を示す。Ｒ１とＲ２は符号化と同じである。Ｒ
３の下位ワードのビット１５の位置にシンボル”？”を
復号する。コンテクストがＳの時、復元シンボルがＭＰ
Ｓと判定されると、？にはコンテクストテーブルのＭＰ
Ｓ（Ｓ）が書き込まれる。逆にＬＰＳと判定されると、
ＭＰＳ（Ｓ）を反転したシンボルが書き込まれる。１シ
ンボルの復号が終了すると、レジスタＲ１〜Ｒ３を左に
１ビットシフトし、参照画素配置を更新し、そこで定義
されるコンテクストで次のシンボルを復号する。これを
１６回繰り返すと、Ｒ３の上位ワードに復元画像データ
が生成される。

【００５９】図１９は１ラインの算術復号化処理のフロ
ーである。処理３００１は、レジスタＲ１〜Ｒ３をクリ
アする。処理３００２で、Ｒ１、Ｒ２のそれぞれの上
位、下位ワードに参照ラインの先頭の画像データＩＭＧ
（Ｙ−２、０）、ＩＭＧ（Ｙ−２、１）とＩＭＧ（Ｙ−
１、０）、ＩＭＧ（Ｙ−１、１）をロードする。これら
の画像データは、既に復号化済みのデータとして、デー
タＲＡＭ２００（図１１）に格納されている。以上の処
理は復号化の初期化処理である。また、復号化対象にな
る符号化データは、圧縮伸長装置の外部からシステムバ
ス制御部４００（図１）を通して、データＲＡＭのメモ
リ領域ＭＥＭ＃（ｎ−１）に所定バイト数分が書き込ま
れている。

【００６０】処理３００３はコンテクスト生成処理であ
り、図１４に説明された内容と同一である。処理３００
４で、１シンボルの復号化を行なう。復号化シンボル”
０”または”１”は、Ｒ３のビット１５の位置に書き込
まれる。１シンボルの復号化が終了すると、処理３００
５〜３００７によってＲ１、Ｒ２、Ｒ３を左に１ビット
シフトする。処理３００８によって、１６シンボルの復
号化が終了するまで、処理３００３〜処理３００８を繰
り返す。１６シンボルの復号化が終了すると、Ｒ１、Ｒ
２の下位ワードが空くので、処理３００９と処理３０１
０によって、そこに新しい参照画像データを入力する。
復号化された画像データがＲ３の上位ワードにできるの
で、それをデータＲＡＭのメモリ領域ＭＥＭ＃２（図１
１の２０２）に書き込む。それを１ライン分の画像デー
タが復元されるまで繰り返す。処理３０１２は、そのた
めの判定である。

【００６１】図２０は、１シンボルの復号化処理の概略
フローであり、図１９の処理３００４に対応する。処理
３０２０は、コンテクストテーブルを読み出すために、
アドレスポインタにコンテクストデータＳをライトす
る。処理３０２１は、そのコンテクストに対応する確率
推定テーブルを読み出すために、Ｑｅテーブルアドレス
２０４（図１１）をアドレスポインタＡＤＰ（ｎ−２）
にライトする。

【００６２】処理３０２２は、ＭＰＳ（Ｓ）、Ｑｅ値、
Ａ、Ｃレジスタを使って復号化演算を行なう。ＭＰＳ、
ＬＰＳ判定の詳細は省略するが、加算、減算、ビットシ
フトによって符号化の逆演算として実行できる。

【００６３】その結果、復号すべきシンボルがＭＰＳで
あるかＬＰＳであるかの判定が行なわれる。ＭＰＳと判
断された場合は、処理３０２３に示すように、コンテク
ストテーブル２０４に書かれているＭＰＳ（Ｓ）の値を
復元シンボルとする。ＬＰＳと判定された場合は、処理
３０２４によって、ＭＰＳ（Ｓ）の反転値（！ＭＰＳ
（Ｓ））を復元シンボルとする。ＭＰＳ（Ｓ）は”０”
または”１”であるから、これらの処理は、Ｒ３の下位
ワードにＸ’００００’またはＸ’ＦＦＦＦ’を書き込
むことによって実現できる。

【００６４】ＭＨ、ＭＲ、ＭＭＲ符号と算術符号間の符
号変換算術符号化データを１ライン復元し（Ｙライン、図１１
の２０２）、それをＭＨ、ＭＲ、ＭＭＲの符号器１５０
０によって符号化することは、容易に実現できる。Ｍ
Ｒ、ＭＭＲの参照ラインとしては、その前ラインであ
る、（Ｙ−１）ラインを使用する。文献１には、ＭＨ、
ＭＲ、ＭＭＲ符号間の符号変換の実施例が詳細に示され
ている。それと同様にして、１ライン毎に、算術復号化
とＭＨ、ＭＲ、ＭＭＲ符号化を繰り返すことによって、
１ページ分の算術符号化データを他の符号に変換でき
る。

【００６５】本実施例の算術符号化、算術復号化処理は
マイクロプログラム処理のため、専用のハードウェアに
よる実現方法に比べて処理速度は遅い。しかし、ＭＨ、
ＭＲ、ＭＭＲ符号器１５００やＭＨ、ＭＲ、ＭＭＲ復号
器１３００が高速であれば、算術符号化、算術復号化の
処理は遅くても、上記の符号変換機能によって高速の入
出力装置に対するリアルタイム処理を実現することがで
きる。

【００６６】マルコフモデル算術符号器の第２の実施例上述した第１の実施例では、マルコフモデル算術符号化
のための回路を、他の目的のための回路と共有化するの
で、回路規模の増大を抑えることができる。その反面、
すべてがプログラム処理のため処理速度が遅いという問
題がある。図２１、図２２に示すのは、マルコフモデル
構築のための専用回路のみを有し、処理効率の向上を図
った構成例である。

【００６７】図２１は圧縮伸長装置の第２の実施例を示
すブロック図である。状態分離処理部２０００が、コン
テクストを生成するための専用回路である。その他のブ
ロックは、参考文献１の相当ブロックと同じである。算
術符号化のアルゴリズムは、ＡＬＵ／シフタ部１２００
とマイクロプログラム制御部１６００によって実行す
る。

【００６８】図２２は、状態分離処理部２０００のブロ
ック図である。図１２と対比して説明すると、シフトレ
ジスタ２００１〜２００３が図１２のＲ１に相当し、こ
のうちシフトレジスタ２００１はＲ１の下位ワードに相
当する。同様にシフトレジスタ２００４〜２００６がＲ
２に、シフトレジスタ２００７〜２００９がＲ３に相当
する。コンテクストレジスタ２０１０は、１６ビットレ
ジスタで、その下位１０ビットが参照画素Ａ〜Ｊ、上位
６ビットは”０”に固定されている。参照画素Ａ〜Ｊ
は、コンテクストレジスタ２０１０の対応するビット位
置に、それぞれ接続している。例えば、参照画素Ａはシ
フトレジスタ２００２の上位２ビット目（ビット位置３
０）から、コンテクストレジスタの最下位ビットに接続
されている。

【００６９】符号化時は、シフトレジスタ２００７の最
上位ビットにある符号化シンボル２０１１とコンテクス
ト識別信号２０１２を参照して符号化処理を実行する。
コンテクストの更新は、全てのシフトレジスタを１ビッ
ト左にシフトすることで実行される。図１４相当の処理
が１サイクルで実行できる。シフト信号など必要な制御
信号は、命令デコーダ２０１３から出力される。

【００７０】復号化時は、シフトレジスタ２００７に復
号化シンボルを書き込む。この時、復号化シンボルが”
０”であればＸ’００００’を、復号化シンボルが”
１”であればＸ’ＦＦＦＦ’をシフトレジスタ２００７
に書き込む。復元画像データは、シフトレジスタ２００
８に得られる。それをデータＲＡＭ２００の所定アドレ
スに書き込むことによって、１ラインの画像データが得
られる。図２２の構成自体は特徴的なものではない。

【００７１】本発明は、以上説明した実施例に限定され
るものではない。本発明によればＭＨ、ＭＲ、ＭＭＲ符
号化を実行する圧縮伸長装置に、回路の増加を抑えて算
術符号化処理を実装することができる。

【００７２】

【発明の効果】以上の説明から明らかなように、本発明
の画像処理装置は、ＭＨ、ＭＲ、ＭＭＲ符号化または復
号化を実行するための専用処理回路と、該専用処理回路
の符号化または復号化を実行させるとともにマルコフモ
デル算術符号化処理を実行するマイクロプログラム制御
部とを備えたことにより、回路規模の増加をおさえて、
ＭＨ、ＭＲ、ＭＭＲ符号器と算術符号器（マイクロプロ
グラム制御部）を統合することができる。さらに、算術
符号化処理を実行するにおいて、ソフト処理では多大の
時間を有するコンテクスト生成処理を専用のハード回路
で実行するようにしたために、さらなる速度の向上を得
ることができる。

【図面の簡単な説明】

【図１】本発明の圧縮伸長装置の第１の実施例を示すブ
ロック図

【図２】ＭＨ、ＭＲ、ＭＭＲ符号器のブロック図

【図３】ＭＨ、ＭＲ、ＭＭＲ復号器のブロック図

【図４】画像変換器のブロック図

【図５】ＡＬＵ周辺のブロック図

【図６】レジスタの構成図

【図７】内部バスＤＭＡ制御部とデータＲＡＭとレジス
タバンクの関連を示すブロック図

【図８】参照画素の配置図

【図９】マルコフモデル算術符号器の概略図

【図１０】算術符号化時のデータＲＡＭ内部のメモリ領
域構成図

【図１１】算術復号化時のデータＲＡＭ内部のメモリ領
域構成図

【図１２】レジスタ内の画像データの配置図

【図１３】１ライン算術符号化処理フロー図

【図１４】コンテクスト生成処理フロー図

【図１５】コンテクスト生成処理時のレジスタ内容を示
す図

【図１６】ＭＰＳ符号化フロー図

【図１７】ＬＰＳ符号化フロー図

【図１８】レジスタ内の画像データの配置図

【図１９】１ライン算術復号化処理フロー図

【図２０】シンボル復号化フロー図

【図２１】第２の実施例を示すブロック図

【図２２】状態分離処理部のブロック図

【図２３】従来の画像処理装置を示すブロック図

【符号の説明】

１００イメージバス制御部２００ＲＡＭ３００ＤＭＡ制御部４００システムバス制御部１３００ＭＨ／ＭＲ／ＭＭＲ復号器１４００画像変換部１５００ＭＨ／ＭＲ／ＭＭＲ符号器１６００マイクロプログラム制御部

Claims

【特許請求の範囲】

【請求項１】ＭＨ、ＭＲ、ＭＭＲ符号化または復号化
を実行するための専用処理回路と、該専用処理回路の符
号化または復号化を実行させるとともにマルコフモデル
算術符号化処理を実行するマイクロプログラム制御部と
を具備した圧縮伸長装置。
【請求項２】ＭＨ、ＭＲ、ＭＭＲ符号化または復号化
を実行するための専用処理回路と、該専用処理回路の符
号化または復号化を実行させるとともにマルコフモデル
算術符号化処理を実行するマイクロプログラム制御部と
を備え、前記マイクロプログラム制御部は画像データを
所定数ライン分格納する第１のメモリと、該第１のメモ
リのワード幅の少なくとも２倍＋所定数ビット以上の容
量を有し、前記第１のメモリより画像データをワード単
位で入力する第２のメモリと、該第２のメモリに内の画
像データを左右にビット単位にシフト処理することによ
り、符号化処理のための状態分離信号を生成する手段
と、前記状態分離信号に応じて符号化時における確率推
定データを出力する手段と、前記確率推定データを用い
て符号データを出力する手段とを少なくとも有したこと
を特徴とする圧縮伸張装置。
【請求項３】画像データを入力し、該画像データにマ
ルコフモデル算術符号化処理を実行する制御手段を備
え、該制御手段は前記符号化処理におけるコンテクスト
生成処理を専用ハード回路で実行し、その後の符号デー
タを算出して出力する処理をマイクロプログラムで実行
することを特徴とする圧縮伸張装置。
【請求項４】ＭＨ、ＭＲ、ＭＭＲ符号化または復号化
を実行するための専用処理回路と、該専用処理回路の符
号化または復号化を実行させるとともにマルコフモデル
算術符号化処理を実行する制御部とを備え、該制御部は
前記マルコフモデル算術符号化処理におけるコンテクス
ト生成処理を専用ハード回路で実行し、前記専用処理回
路の制御及びコンテクスト生成後におけるマルコフモデ
ル算術符号化処理をマイクロプログラムで実行すること
を特徴とする圧縮伸長装置。