JP2517051B2 - デ―タ転送制御装置 - Google Patents
デ―タ転送制御装置Info
- Publication number
- JP2517051B2 JP2517051B2 JP63056611A JP5661188A JP2517051B2 JP 2517051 B2 JP2517051 B2 JP 2517051B2 JP 63056611 A JP63056611 A JP 63056611A JP 5661188 A JP5661188 A JP 5661188A JP 2517051 B2 JP2517051 B2 JP 2517051B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- register
- bit
- output
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Image Input (AREA)
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は固定長のビットから成るワードをアクセス単
位とするメモリ装置を用いたデータ処理システムにおけ
るデータ転送制御装置に関するものである。
位とするメモリ装置を用いたデータ処理システムにおけ
るデータ転送制御装置に関するものである。
従来の技術 従来のデータ転送制御装置としては、例えば特開昭61
-157962号公報に示されている。
-157962号公報に示されている。
第６図はこの従来のデータ転送制御装置のブロック図
を示すものであり、１は転送元のデータを格納する第１
のデータバッファ（以下、DQと称す。）である。２はレ
ジスタ（以下、TRと称す。）でDQ1からデータが読み出
された時にそのデータを格納する。３はTR2のデータを
第１の入力としDQ1の先頭のデータを第２の入力とする
シフタ（以下、SFTと称す。）、４はSFT3の出力を格納
する第２のデータバッファ（以下、DBRと称す。）、
５、６は内部バスであり、７はDBR4と転送先のデータの
間で演算を行う演算器（以下、ROPと称す。）である。
８は内部バスに接続された算術論理演算器（以下、ALU
と称す。）である。
を示すものであり、１は転送元のデータを格納する第１
のデータバッファ（以下、DQと称す。）である。２はレ
ジスタ（以下、TRと称す。）でDQ1からデータが読み出
された時にそのデータを格納する。３はTR2のデータを
第１の入力としDQ1の先頭のデータを第２の入力とする
シフタ（以下、SFTと称す。）、４はSFT3の出力を格納
する第２のデータバッファ（以下、DBRと称す。）、
５、６は内部バスであり、７はDBR4と転送先のデータの
間で演算を行う演算器（以下、ROPと称す。）である。
８は内部バスに接続された算術論理演算器（以下、ALU
と称す。）である。
以上のように構成された従来のデータ転送制御装置に
おい以下その動作を説明する。
おい以下その動作を説明する。
転送元のデータは読み込まれた順にDQ1に格納され
る。DQ1の先頭のデータは内部バス５を介してTR2とSFT3
におくられる。同時にTR2は１サイクル前のデータを内
部バス６を介してSFT3に出力すると共にDQ1からのデー
タを格納する。SFT3にはTR2とDQ1からのデータ（転送元
の連続した２ワードのデータ）が入力され、その内の有
効な１ワード分のデータが出力される。DBR4は前記SFT3
の出力を格納し、ROP7はこのデータと転送先のデータ間
で演算を行う。ALU8は内部バス５、６に出力れたデータ
間で算術論理演算を行う。
る。DQ1の先頭のデータは内部バス５を介してTR2とSFT3
におくられる。同時にTR2は１サイクル前のデータを内
部バス６を介してSFT3に出力すると共にDQ1からのデー
タを格納する。SFT3にはTR2とDQ1からのデータ（転送元
の連続した２ワードのデータ）が入力され、その内の有
効な１ワード分のデータが出力される。DBR4は前記SFT3
の出力を格納し、ROP7はこのデータと転送先のデータ間
で演算を行う。ALU8は内部バス５、６に出力れたデータ
間で算術論理演算を行う。
発明が解決しようとする課題 しかしながら上記のような構成では、２値データを多
値データに変換して転送するフォント転送などの転送元
データと転送先データの１ピクセル当りのビット数が異
なる転送を行おうとした場合、２値データを多値データ
に変換するために内部バスに接続された算術論理演算器
で１ピクセル単位のコード比較、データの組立等の処理
が必要となり時間がかかるという問題点を有していた。
値データに変換して転送するフォント転送などの転送元
データと転送先データの１ピクセル当りのビット数が異
なる転送を行おうとした場合、２値データを多値データ
に変換するために内部バスに接続された算術論理演算器
で１ピクセル単位のコード比較、データの組立等の処理
が必要となり時間がかかるという問題点を有していた。
本発明はかかる点に鑑み、転送元データと転送先デー
タの１ピクセル当りのビット数が異なる転送も高速に行
えるデータ転送制御装置を提供することを目的とする。
タの１ピクセル当りのビット数が異なる転送も高速に行
えるデータ転送制御装置を提供することを目的とする。
課題を解決するための手段 本発明は、色コードを保持する第１のレジスタと、転
送元データと前記第１のレジスタの内容とを比較しピク
セルの色コードが一致しているか否か検出しピクセル単
位に“1"または“0"を出力する比較器と、前記比較器に
対し比較するピクセル内のビットを指定する第２のレジ
スタと、前記比較器の出力を順次蓄えておく第１のデー
タバッファと、前景色コード、背景色コードを格納する
第３、第４のレジスタと、第２のデータバッファと、第
２のデータバッファからのデータの各ビットをその論理
に従って前記第３、第４のレジスタの内容に変換する選
択回路と、前記選択回路の出力と転送先のデータの間で
演算を行う演算器と、前記演算器に対して演算を行うピ
クセル内のビット位置を指定する第５のレジスタを備え
たデータ転送制御装置である。
送元データと前記第１のレジスタの内容とを比較しピク
セルの色コードが一致しているか否か検出しピクセル単
位に“1"または“0"を出力する比較器と、前記比較器に
対し比較するピクセル内のビットを指定する第２のレジ
スタと、前記比較器の出力を順次蓄えておく第１のデー
タバッファと、前景色コード、背景色コードを格納する
第３、第４のレジスタと、第２のデータバッファと、第
２のデータバッファからのデータの各ビットをその論理
に従って前記第３、第４のレジスタの内容に変換する選
択回路と、前記選択回路の出力と転送先のデータの間で
演算を行う演算器と、前記演算器に対して演算を行うピ
クセル内のビット位置を指定する第５のレジスタを備え
たデータ転送制御装置である。
作用 本発明は前記した構成により、転送元のデータが多値
で転送先のデータが２値の場合、比較器により色コード
と一致をとることで多値データを２値データに変換し、
転送元のデータが２値で転送先のデータが多値の場合、
第２のデータバッファに格納された２値データを前景色
コードが背景色コードで置き換えることで２値データを
多値データに変換する。これらの動作は転送先のワード
を合成する内部処理と並行して行えるため高速化が図れ
る。また内部処理では２値のデータを処理すればよく演
算器の簡単化が図れる。
で転送先のデータが２値の場合、比較器により色コード
と一致をとることで多値データを２値データに変換し、
転送元のデータが２値で転送先のデータが多値の場合、
第２のデータバッファに格納された２値データを前景色
コードが背景色コードで置き換えることで２値データを
多値データに変換する。これらの動作は転送先のワード
を合成する内部処理と並行して行えるため高速化が図れ
る。また内部処理では２値のデータを処理すればよく演
算器の簡単化が図れる。
実施例 第１図は本発明の一実施例におけるデータ転送制御装
置のブロック図を示すものである。第１図において、11
は２値に変換した転送元のデータを格納する第１のデー
タバッファ（以下、DQと称す。）である。12はレジスタ
（以下、TRと称す。）でDQ11からデータが読み出された
時にそのデータを格納する。13はTR12のデータを第１の
入力としDQ11の先頭のデータを第２の入力とするシフタ
（以下、SFTと称す。）、14はSFT13の出力を格納する第
２のデータバッファ（以下、DBRと称す。）、15、16は
内部バスで以上は第６図の１〜６と同様なものである。
20は比較器（以下、CMPと称す。）で第１のレジスタ
（以下、CMPCOLと称す。）21で指定された色コードと転
送元データをピクセル単位で比較する。22はCMP20に対
して比較を行うビットを指定する第２のレジスタ（以
下、CMPMSKと称す。）である。23、24は前景色コード、
背景色コードを各々格納する第３、第４のレジスタ（以
下、それぞれFGCOL、BGCOLと称す。）25は前記DBR14の
出力に従ってピクセル単位に前記第３、第４のレジスタ
の内容を出力する選択回路（以下、COLEXと称す。）、2
6はCOLEX25の出力と転送先のデータの間で演算を行う演
算器（以下、ROPと称す。）であり、27はROP26に対して
演算を行うビット位置を指定する第５のレジスタ（以
下、WTMSKと称す。）で、28は前記第１〜第５のレジス
タに対するデータ設定用のバスである。
置のブロック図を示すものである。第１図において、11
は２値に変換した転送元のデータを格納する第１のデー
タバッファ（以下、DQと称す。）である。12はレジスタ
（以下、TRと称す。）でDQ11からデータが読み出された
時にそのデータを格納する。13はTR12のデータを第１の
入力としDQ11の先頭のデータを第２の入力とするシフタ
（以下、SFTと称す。）、14はSFT13の出力を格納する第
２のデータバッファ（以下、DBRと称す。）、15、16は
内部バスで以上は第６図の１〜６と同様なものである。
20は比較器（以下、CMPと称す。）で第１のレジスタ
（以下、CMPCOLと称す。）21で指定された色コードと転
送元データをピクセル単位で比較する。22はCMP20に対
して比較を行うビットを指定する第２のレジスタ（以
下、CMPMSKと称す。）である。23、24は前景色コード、
背景色コードを各々格納する第３、第４のレジスタ（以
下、それぞれFGCOL、BGCOLと称す。）25は前記DBR14の
出力に従ってピクセル単位に前記第３、第４のレジスタ
の内容を出力する選択回路（以下、COLEXと称す。）、2
6はCOLEX25の出力と転送先のデータの間で演算を行う演
算器（以下、ROPと称す。）であり、27はROP26に対して
演算を行うビット位置を指定する第５のレジスタ（以
下、WTMSKと称す。）で、28は前記第１〜第５のレジス
タに対するデータ設定用のバスである。
以上のように構成されたこの実施例のデータ転送制御
装置について、以下その動作を第２図〜第５図を用いて
説明する。
装置について、以下その動作を第２図〜第５図を用いて
説明する。
まず転送元のデータが多値で転送先のデータが２値の
場合、転送元の多値データは順にCMP20でCMPCOL21とCMP
MSK22と比較されることで２値に変換されDQ11に格納さ
れる。DQ11のデータは内部バス15を介してSFT13におく
られる。SFT13はDQ11とTR12からのデータを連結し有効
な部分のデータをTR12に出力するという処理を転送先の
１ワードに対応するデータ合成できるまで繰り返す。DB
T14は前記SFT13からの転送先の１ワードに対応するデー
タを格納する。第２図は転送元のデータのうち特定の色
コードを検出して転送する場合のCMP20からDBR14までの
動作を説明した図で、１ワードが８ビット、１ピクセル
が４ビットの場合で転送元のデータが順に“1010000
1"、“11100101"、“10110000"、“01010011"であり、C
MPCOL21には“0101"の色コードが、CMPMSK22には“111
1"（１ピクセル内の４ビットがすべて一致することとい
う条件）が設定された例を示している。同図の場合CMP2
0はまず転送元のデータ“10100001"のワードと“0101"
のコードの比較を行いDQ11に対して２ピクセル分の不一
致を示す“00＊＊＊＊＊＊”（ここで＊は意味のないデ
ータを示す）のデータを出力する。以下CMP20は“11100
101"の転送元データに対しては“01＊＊＊＊＊＊”、
“10110000"には“00＊＊＊＊＊＊”、“01010011"には
“10＊＊＊＊＊＊”のデータを出力する。STR13はDQ11
からのデータを２ビットづつシフトしてはTR12に格納す
る。シフトを４回行うと転送先の１ワードのデータが合
成でき、このデータをDBR14に格納する。第３図は転送
元のピクセルのうち特定のビット（例えばピクセル内の
３ビットめ）だけを検出して転送する場合のCMPCOL21と
CMPMSK22の設定例を図示したもので動作は第２図で説明
したものと同様である。
場合、転送元の多値データは順にCMP20でCMPCOL21とCMP
MSK22と比較されることで２値に変換されDQ11に格納さ
れる。DQ11のデータは内部バス15を介してSFT13におく
られる。SFT13はDQ11とTR12からのデータを連結し有効
な部分のデータをTR12に出力するという処理を転送先の
１ワードに対応するデータ合成できるまで繰り返す。DB
T14は前記SFT13からの転送先の１ワードに対応するデー
タを格納する。第２図は転送元のデータのうち特定の色
コードを検出して転送する場合のCMP20からDBR14までの
動作を説明した図で、１ワードが８ビット、１ピクセル
が４ビットの場合で転送元のデータが順に“1010000
1"、“11100101"、“10110000"、“01010011"であり、C
MPCOL21には“0101"の色コードが、CMPMSK22には“111
1"（１ピクセル内の４ビットがすべて一致することとい
う条件）が設定された例を示している。同図の場合CMP2
0はまず転送元のデータ“10100001"のワードと“0101"
のコードの比較を行いDQ11に対して２ピクセル分の不一
致を示す“00＊＊＊＊＊＊”（ここで＊は意味のないデ
ータを示す）のデータを出力する。以下CMP20は“11100
101"の転送元データに対しては“01＊＊＊＊＊＊”、
“10110000"には“00＊＊＊＊＊＊”、“01010011"には
“10＊＊＊＊＊＊”のデータを出力する。STR13はDQ11
からのデータを２ビットづつシフトしてはTR12に格納す
る。シフトを４回行うと転送先の１ワードのデータが合
成でき、このデータをDBR14に格納する。第３図は転送
元のピクセルのうち特定のビット（例えばピクセル内の
３ビットめ）だけを検出して転送する場合のCMPCOL21と
CMPMSK22の設定例を図示したもので動作は第２図で説明
したものと同様である。
次に転送元のデータが２値で転送先のデータが多値の
場合、転送元の２値データは転送先のワードに対応して
STR13により順にDBR14に格納される。COLEX25はDBR14か
らのデータを論理“1"のビットはFGCOL23のコードで、
論理“0"のビットはBGCOL24のコードで置き換えること
で２値データを多値データに変換する。ROP26はこの変
換されたデータと転送先のデータ間で演算を行う。第４
図は転送先へ２値データを色コードに変換して転送する
場合のDBR14の内容とCOLEX25の動作を説明した図で、１
ワードが８ビット、１ピクセルが４ビットの場合でDBR
のデータが“00010010"であり、FGCOL23には“1100"の
色コードが、BGCOL24には“0011"の色コードが、WTMSK2
7には“1111"が設定された例を示している。同図の場合
COLEX25はまずDBRデータ“00010010"のうち上位２ビッ
トを使用して“00110011"のデータを出力する。以下COL
EX25は順に“00111100"、“00110011"、“11000011"の
データを出力する。第５図は転送先のピクセルの特定の
ビットだけに２値データを転送する場合のFGCOL23とBGC
OL24とWTMSK27の設定例を図示したもので動作は第４図
で説明したものと同様である。
場合、転送元の２値データは転送先のワードに対応して
STR13により順にDBR14に格納される。COLEX25はDBR14か
らのデータを論理“1"のビットはFGCOL23のコードで、
論理“0"のビットはBGCOL24のコードで置き換えること
で２値データを多値データに変換する。ROP26はこの変
換されたデータと転送先のデータ間で演算を行う。第４
図は転送先へ２値データを色コードに変換して転送する
場合のDBR14の内容とCOLEX25の動作を説明した図で、１
ワードが８ビット、１ピクセルが４ビットの場合でDBR
のデータが“00010010"であり、FGCOL23には“1100"の
色コードが、BGCOL24には“0011"の色コードが、WTMSK2
7には“1111"が設定された例を示している。同図の場合
COLEX25はまずDBRデータ“00010010"のうち上位２ビッ
トを使用して“00110011"のデータを出力する。以下COL
EX25は順に“00111100"、“00110011"、“11000011"の
データを出力する。第５図は転送先のピクセルの特定の
ビットだけに２値データを転送する場合のFGCOL23とBGC
OL24とWTMSK27の設定例を図示したもので動作は第４図
で説明したものと同様である。
以上のようにこの実施例によれば、転送元の検出すべ
き色コードを設定するCMPCOL（第１のレジスタ）と、比
較するピクセル内のビットを指定するCMPMSK（第２のレ
ジスタ）と、前景色コード、背景色コードを設定するFG
COL（第３のレジスタ）、BGCOL（第４のレジスタ）と、
転送先データとの演算を行うビットを指定する第５のレ
ジスタを各々独立に設定可能としたことで２値データを
色コードに変換して転送するだけでなく、２値データの
特定ビットへの転送、多値データの特定色コード検出、
多値データの特定ビットの検出等が高速に行える。
き色コードを設定するCMPCOL（第１のレジスタ）と、比
較するピクセル内のビットを指定するCMPMSK（第２のレ
ジスタ）と、前景色コード、背景色コードを設定するFG
COL（第３のレジスタ）、BGCOL（第４のレジスタ）と、
転送先データとの演算を行うビットを指定する第５のレ
ジスタを各々独立に設定可能としたことで２値データを
色コードに変換して転送するだけでなく、２値データの
特定ビットへの転送、多値データの特定色コード検出、
多値データの特定ビットの検出等が高速に行える。
なお、この実施例においてはCMPCOL21、CMPMSK22、FG
COL23、BGCOL24、WTMSK27を１ピクセルの幅で示したが
複数ピクセル分同じものを格納したワード幅のものでで
もよい。また、１ピクセルを４ビット、１ワードを８ビ
ットで示したが何ビットでもよい。
COL23、BGCOL24、WTMSK27を１ピクセルの幅で示したが
複数ピクセル分同じものを格納したワード幅のものでで
もよい。また、１ピクセルを４ビット、１ワードを８ビ
ットで示したが何ビットでもよい。
また、この実施例においては画像処理の例で説明した
が、画像処理には限らない。
が、画像処理には限らない。
また、この実施例においてはCMPCOL21、CMPMSK22、FG
COL23、BGCOL24、WTMSK27に値を設定するためのバスを
内部バスとは独立に示したが、内部バスと共通でも構わ
ない。
COL23、BGCOL24、WTMSK27に値を設定するためのバスを
内部バスとは独立に示したが、内部バスと共通でも構わ
ない。
さらに、転送元と転送先の１ピクセルのビット数が同
じ場合の転送は、CMPCOL21、CMPMSK22、FGCOL23、WTMSK
27に全て“1"を設定し、BGCOL24に全て“0"を設定して
１ピクセルが１ビットである状態で動作させれば実現で
きることは言うまでもない。
じ場合の転送は、CMPCOL21、CMPMSK22、FGCOL23、WTMSK
27に全て“1"を設定し、BGCOL24に全て“0"を設定して
１ピクセルが１ビットである状態で動作させれば実現で
きることは言うまでもない。
発明の効果 以上説明したように、本発明によれば、転送元データ
と転送先データの１ピクセル当りのビット数が異なる転
送も高速に行うことができ、その実用的効果は大きい。
と転送先データの１ピクセル当りのビット数が異なる転
送も高速に行うことができ、その実用的効果は大きい。
第１図は本発明における一実施例のデータ転送制御装置
のブロック図、第２図は同実施例における多値２値（特
定色コード検出）転送の場合の内部動作説明図、第３図
は同実施例における多値２値（特定ビットからの）転送
の場合の内部動作説明図、第４図は同実施例における２
値多値（色コード変換）転送の場合の内部動作説明図、
第５図は同実施例における２値多値（特定ビットへの）
転送の場合の内部動作説明図、第６図は従来のデータ転
送制御装置のブロック図である。 11……DQ（第１のデータバッファ）、13……SFT（シフ
タ）、14……DBR（第２のデータバッファ）、20……CMP
（比較器）、21……CMPCOL（第１のレジスタ）、22……
CMPMSK（第２のレジスタ）、23……FGCOL（第３のレジ
スタ）、24……BGCOL（第４のレジスタ）、25……COLEX
（選択回路）、26……ROP（演算器）、27……WTMSK（第
５のレジスタ）、28……データ設定用バス。
のブロック図、第２図は同実施例における多値２値（特
定色コード検出）転送の場合の内部動作説明図、第３図
は同実施例における多値２値（特定ビットからの）転送
の場合の内部動作説明図、第４図は同実施例における２
値多値（色コード変換）転送の場合の内部動作説明図、
第５図は同実施例における２値多値（特定ビットへの）
転送の場合の内部動作説明図、第６図は従来のデータ転
送制御装置のブロック図である。 11……DQ（第１のデータバッファ）、13……SFT（シフ
タ）、14……DBR（第２のデータバッファ）、20……CMP
（比較器）、21……CMPCOL（第１のレジスタ）、22……
CMPMSK（第２のレジスタ）、23……FGCOL（第３のレジ
スタ）、24……BGCOL（第４のレジスタ）、25……COLEX
（選択回路）、26……ROP（演算器）、27……WTMSK（第
５のレジスタ）、28……データ設定用バス。
Claims (3)
- 【請求項１】複数のビット（ｎビット）よりなる比較デ
ータを保持する第１のレジスタと、転送元データと前記
第１のレジスタの内容とを比較しｎビットのデータが一
致しているか否か検出しｎビット単位に“1"または“0"
を出力する比較器と、前記比較器に対し比較するｎビッ
ト内のビットを指定する第２のレジスタと、前記比較器
の出力を順次蓄えておく第１のデータバッファと、第１
のデータバッファからの連続したデータを転送先の１ワ
ードに対応するデータに組み立てるシフタと、シフタの
出力を順次蓄えておく第２のデータバッファと、前記第
２のバッファの出力と転送先のデータの間で演算を行う
演算器を備え、前記第１、第２のレジスタに任意の値が
設定できることを特徴とするデータ転送制御装置。 - 【請求項２】複数のビット（ｎビット）よりなる比較デ
ータを保持する第１のレジスタと、転送元データと前記
第１のレジスタの内容とを比較しｎビットのデータが一
致しているか否か検出しｎビット単位に“1"または“0"
を出力する比較器と、前記比較器に対し比較するｎビッ
ト内のビットを指定する第２のレジスタと、前記比較器
の出力を順次蓄えておく第１のデータバッファと、第１
のデータバッファからの連続したデータを転送先の１ワ
ードに対応するデータに組み立てるシフタと、シフタの
出力を順次蓄えておく第２のデータバッファと、第１の
データ、第２のデータを格納する第３、第４のレジスタ
と、第２のデータバッファからのデータの各ビットをそ
の論理に従って前記第３、第４のレジスタの内容に変換
する選択回路と、前記選択回路の出力と転送先のデータ
の間で演算を行う演算器と、前記演算器に対して演算を
行うワード内のビット位置を指定する第５のレジスタを
備え、前記第１から第５のレジスタに任意の値が設定で
きることを特徴とするデータ転送制御装置。 - 【請求項３】色コードを保持する第１のレジスタと、転
送元データと前記第１のレジスタの内容とを比較しピク
セルの色コードが一致しているか否か検出しピクセル単
位に“1"または“0"を出力する比較器と、前記比較器に
対し比較するピクセル内のビットを指定する第２のレジ
スタと、前記比較器の出力を順次蓄えておく第１のデー
タバッファと、第１のデータバッファからの連続したデ
ータを転送先の１ワードに対応するデータに組み立てる
シフタと、シフタの出力を順次蓄えておく第２のデータ
バッファと、前景色コード、背景色コードを格納する第
３、第４のレジスタと、第２のデータバッファからのデ
ータの各ビットをその論理に従って前記第３、第４のレ
ジスタの内容に変換する選択回路と、前記選択回路の出
力と転送先のデータの間で演算を行う演算器と、前記演
算器に対して演算を行うピクセル内のビット位置を指定
する第５のレジスタを備え、前記第１から第５のレジス
タに任意の値が設定できることを特徴とする画像用デー
タ転送制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056611A JP2517051B2 (ja) | 1988-03-10 | 1988-03-10 | デ―タ転送制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63056611A JP2517051B2 (ja) | 1988-03-10 | 1988-03-10 | デ―タ転送制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01230092A JPH01230092A (ja) | 1989-09-13 |
| JP2517051B2 true JP2517051B2 (ja) | 1996-07-24 |
Family
ID=13032043
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63056611A Expired - Lifetime JP2517051B2 (ja) | 1988-03-10 | 1988-03-10 | デ―タ転送制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2517051B2 (ja) |
-
1988
- 1988-03-10 JP JP63056611A patent/JP2517051B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01230092A (ja) | 1989-09-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7191310B2 (en) | Parallel processor and image processing apparatus adapted for nonlinear processing through selection via processor element numbers | |
| US5854620A (en) | Method and apparatus for converting monochrome pixel data to color pixel data | |
| US5687357A (en) | Register array for utilizing burst mode transfer on local bus | |
| US5191647A (en) | Image data processing system | |
| KR890004306B1 (ko) | 라스터주사 디지탈 디스플레이 시스템과 상기 시스템의 예정된 데이타조합 및 화소 검출방법과 그래픽제어 시스템 및 그 방법 | |
| US4887302A (en) | Labelling circuit for image processor | |
| US4837844A (en) | Image processing apparatus | |
| EP0256838B1 (en) | System for improving two-color display operations | |
| JP2517051B2 (ja) | デ―タ転送制御装置 | |
| US5157739A (en) | Digital image processing apparatus | |
| JPS6321694A (ja) | 画像処理装置 | |
| US5313610A (en) | Direct memory access control device for use with a single n-bit bus with MOF the n-bits reserved for control signals and (n-m) bits reserved for data addresses | |
| US7460718B2 (en) | Conversion device for performing a raster scan conversion between a JPEG decoder and an image memory | |
| US5821948A (en) | Image processing circuit and display unit having the image processing circuit | |
| US7158110B2 (en) | Digital image processing device | |
| JPH0514458B2 (ja) | ||
| US5678035A (en) | Image data memory control unit | |
| JPH02126321A (ja) | 命令コードのデコード装置 | |
| JPS5947394B2 (ja) | 可変長二次元シストレジスタ | |
| JPH0514605Y2 (ja) | ||
| JP2575695B2 (ja) | 図形処理装置 | |
| US5894568A (en) | Apparatus and method for computing a difference in a digital processing system | |
| US5912677A (en) | Method for forming a sum in a signal processing system | |
| JPS6341273B2 (ja) | ||
| JPH03206578A (ja) | データ変換回路 |