JPS61281671A - 画像処理における画像情報記憶方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は、ビデオ画像信号により入力される画像情報を
デジタル画像処理する場合に当り、短時間で処理を行い
得るようにした画像処理における画像情報記憶方法に関
するものである。

［従来の技術］ 従来、この種の画像処理装置におけるメモリには、たと
え２値化したデータであっても、！ワードに１個の映像
データつまり１ワードに１画素を格納するようにしてい
る。従って、膨大な情報量のある画像情報をＣＰＵから
アクセスして読出すには、直列的に１画素ずつ行うので
は時間が掛かり過ぎるという欠点を持っている。特に、
複雑な図形処理を行う場合には、同じ情報を何回も時間
の掛かるアクセスをしなければならないこ、ともあり、
処理に要する時間は相当大きくなる。

［発明の目的］ 未発明の目的は、上述の欠点を解消し、メモリに格納し
た画像情報のアクセス回数も減少し、短時間で画像処理
を実施し得る画像処理における画像情報記憶方法を提供
することにある。

［発明の概要］ 上述の目的を達成するための本発明の要旨は、アナログ
ビデオ画像信号により入力される画像情報を画像処理す
る場合において、前記画像信号をデジタル化して記憶す
る２値化メモリと、該メモリから画像信号を読出し画像
処理を行う演算制御回路とを有し、前記メモリには１画
素を２値化してｌワードに複数画素を収納するようにし
たことを特徴とする画像処理における画像情報記憶方法
である。

［発明の実施例ゴ 本発明を図示の実施例に基づいて詳細に説明する。

第１図は本発明の方法を実現するための装置の第１の実
施例の構成図である。１はコンパレータであり、十端子
にはアナログビデオ画像信号ａが、一端子にはスレシュ
ホールド値である電位すが入力されている。コンパレー
タ１の出力Ｃは２値化メモリ２に格納され、更にメモリ
２内の画像情報はＣＰ　Ｕ　（Ｃｅｎｔｒａｌ　Ｐｒｏ
ｃｅｓｓｉｎｇ　Ｕｎｉｔ）３により読出されるように
なっている。また、メモリ２にはクロックジェネレータ
４からのクロック信号ｄが入力され、メモリ２はこのク
ロック信号ｄのタイミングにより作動するようになって
いる。

第２図はタイムチャート図を示し、コンパレータ１にお
いて（ａ）に示す画像信号ａはスレシュホールド値であ
る電位すによって（ｂ）に示すようにハイレベルとロー
レベルに分かれた矩形波信号Ｃとなってメモリ２に出力
される。そして、この信号Ｃは（Ｃ）に示すクロック信
号ｄとの同期によって（ｄ）に示す２価値号とされ、各
画素Ｐｉ、Ｐ２．　Ｐ３．　　・・・・は（ｄ）に示す
ように、クロック信号ｄにそれぞれ対応することになる
。

メモリ２の１ワードを例えば８ビツトとすると、第３図
に示すようにアドレス０には画素ＰＩ〜Ｐ８の情報が、
アドレス１には画素２８〜Ｐ１１３の情報のように順次
に入力される。これは従来の格納方法が第４図に示すよ
うに、１ワードに１画素の情報、或いは濃淡情報であれ
ば１画素を複数個のビットを用いて格納する場合に比較
して大きく異なるところである。

なお、必ずしも１ワード８ビツト、或いはｌワード１６
ビツトの全てのビットに画素Ｐを割り当てる必要はなく
、空きビットに画素Ｐに関連した情報を格納してもよい
、しかし、ｌワードにより多くの画素を格納したほうが
アクセス回数を減少させるという本発明の趣旨からも好
ましい。

かくすることにより、１ワード８ビツトのメモリにおい
ては、１回の読出しで８個の画素ＰをＣＰＵ３に入力さ
せることができ、アクセスを８回行う必要がなくなり、
処理時間が極めて短縮されることになる。

第５図は同様に本発明に係る方法を実現するための第２
の実施例を示し、画像信号ａを２値化メモリ２に格納す
る前に、従来の格納方法によって１画素を数ビットの濃
淡情報として、ｌワード・１画素として多値化メモリ５
に一旦格納するようになっている。つまり、アナログ画
像信号ａはＡ／Ｄコンバータ６によりデジタル信号ｅに
デジタル変換され、クロックジェネレータ４のクロック
信号ｄの同期の基に多値化メモリ５に格納される。この
格納が終了すると、多値化メモリ５の情報はデジタルコ
ンパレータ７において、スレシュホールド値に相当する
基準データ値ｆと比較されて２値化され、１ワ一ド分の
メモリを有するバッファメモリ８を介して、２値化メモ
リ２に第３図に示すように格納され、更にＣＰＵ３との
間に先の実施例と同様の処理がなされる。

この場合においても、多値化メモリ５への画像信号ａの
入力、及び多値化メモリ５から２値化メモリ２への変換
は、２値化メモリの読出しのためのアクセスに比較して
極めて短時間で済むから。

先の実施例と同様の効果が得られる。

［発明の効果］ 上述したように本発明に係る画像処理における画像情報
記憶方法は、メモリのｌワー下中に多数個の画素情報を
格納するので、デジタル画像処理に際しての時間の掛か
るアクセスの回数が少なくて済み、複雑な画像処理に要
する時間を短縮することはできる。また、第１図に示す
ように画像情報データを直接２値化メモリに格納するよ
うにすれば、必要とするメモリ容量も従来よりも少なく
なる利点がある。

【図面の簡単な説明】

図面は本発明に係る画像処理における画像情報記憶方法
の実施例を示すものであり、第１図は本発明を実現する
ため第１の実施例のブロック回路構成図、第２図はタイ
ムチャート図、第３図はｚ値化メモリにおける格納状態
の説明図、第４図は従来の格納状態の説明図、第５図は
同様に本発明を実現するための第２の実施例のブロック
回路構成図である。 符号１はコンパレータ、２は２値化メモリ、３はＣＰＵ
、４はクロックジェネレータ、５は多値化メモリ、６は
Ａ／Ｄコンバータ、７はデジタルコンパレータ、８はバ
ラ２アメモリである。 第１図 第２図

Claims (1)

1. 【特許請求の範囲】 １、アナログビデオ画像信号により入力される画像情報
   を画像処理する場合において、前記画像信号をデジタル
   化して記憶する２値化メモリと、該メモリから画像信号
   を読出し画像処理を行う演算制御回路とを有し、前記メ
   モリには１画素を２値化して１ワードに複数画素を収納
   するようにしたことを特徴とする画像処理における画像
   情報記憶方法。 ２、前記メモリの１ワード全てのビットに個々の画素を
   収納した特許請求の範囲第１項に記載の画像処理におけ
   る画像情報記憶方法。 ３、前記アナログビデオ画像信号はデジタル化して多値
   化メモリに格納した後に、前記２値化メモリに移し変え
   るようにした特許請求の範囲第１項に記載の画像処理に
   おける画像情報記憶方法。