JPS62219754A - 画像読取り装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は１画像読取り装置に関する。

［従来の技術］ 従来の画像読取り装置は、その電気的縮小を行なう場合
、画像信号の二値化を行なった後に、間引き方式によっ
て、画像の縮小を行なっている。

このために、画像情報の欠落が著しいという問題がある
。

また、この場合、情報の欠落を防ぐためにＯＲを取った
り、前後の情報によって補完を行なったりしていたが、
画像のツブシや自然な感じの縮小画像が得られないとい
う問題がある。

［発明の目的］ 本発明は、上記従来例における問題点に着目してなされ
たもので、高品位な縮小画像を簡単に得ることができる
画像読取り装置を提供することを目的とするものである
。

［発明の実施例］ 第１図は、本発明の一実施例を示すブロック図である。

この実施例は、画像読取りを行なうＣＣＤリニアイメー
ジセンサ１と、イメージセンサ１の出力信号であるアナ
ログ画信号の増幅を行なう増幅部３と、そのアナログ画
信号を二値画信号に変換する二値化部５と、その二値画
信号を取込むメモリ７と、コントローラ９とを有する。

コントローラ９は、蓄積時間決定用クロックと、転送り
ロックと、リセットパルスと、書込みクロックとを出力
するものである。蓄積時間決定用クロックは、ＣＣＤリ
ニアイメージセンサ１の蓄積時間を決定するクロックで
あり、このクロックの周期で蓄積が行なわれる。上記転
送りロックは、ＣＣＤリニアイメージセンサ１からアナ
ログ画信号を１ビツトずつ出力させるものである。リセ
ットパルスは、ＣＣＤリニアイメージセンサ１をリセッ
トするパルスであり、書込みクロックは、メモリ７への
画信号を害込むタイミングを取るものである。

また、コントローラ９は、原稿を読取る倍率に応じて、
等倍読取時のリセットパルスを、所定間隔で間引くもの
である。この間引きによって、ＣＯＤリニアイメージセ
ンサｌが、隣接する画素の信号を加算し、出力するよう
になっている。

上記間引きの所定間隔は、等倍読取時におけるリセット
パルスを１つおきに間引いてもよく、また、他の間隔で
そのリセットパルスを間引くようにしでもよい。

次に、上記実施例の動作について説明する。

第２図は、上記実施例における蓄積時間決定用クロック
と、ＣＣＤリニアイメージセンサ１の出力信号であるア
ナログ画信号との関係を示す図である。

第３図は、上記実施例において、上記アナログ画信号を
横軸方向に拡大して示した図である。

この第３図において同図（１）はアナログ画信号を示し
、同図（２）は転送りロックを示し、同図（３）はＣＣ
Ｄリニアイメージセンサ１へのリセットパルスを示し、
同図（４）は、メモリ７への書込みクロックを示す図で
ある。

なお第３図において、破線は等倍読取時における信号波
形であり、実線は、展倍読取時の波形を示しである。

まず、等倍読取時（破線で示す状態）について説明する
。

ｔｌにおいて、リセットパルスが発生し、ＣＣＤリニア
イメージセンサ１がリセットし、Ｌ２において、転送り
ロックが立ち上がり、この時点で、ＣＣＤリニアイメー
ジセンサｌからアナログ画信号が１ビツト出力される。

そして、ｔ３において、メモリ７への書込みクロックが
発生し、この時点におけるアナログ画信号を二値化した
信号がメモリ７に書込まれる。

ｔ４において、リセット信号が発生しＣＣＤりこアイメ
ージセンサ１がリセットされ、ｔ５において、転送りロ
ックが立ち下り、この時点において、アナログ画信号が
１ビツト出力される。そし工、七６においてメモリ７へ
の書込みクロックが発生し、メモリ７がそのときの両信
号を取込む。

このようにして、等倍読取時において、２ビツト分の動
作が終了する。この後、上記動作を繰返す。

次に、埼倍読取時の動作について説明する。

まず、ｔｉにおいて、リセットパルスが発生し、ＣＯＤ
リニアイメージセンサｌがリセットされ、ｔ２において
転送りロックが立ち上がり、このときにアナログ画信号
が１ビツト出力される。

ここまでは、上記した等倍読取時の動作と同じである。

しかし、ｔ３において、メモリ７への書込みクロックが
発生しないので、そのときにおける画信号は、メモリ７
へは書込まれない、さらに、ｔ４において、リセットパ
ルスは発生しないので、ＣＣＤリニアイメージセンサ１
はリセットされず、それまでに入力されたアナログ画信
号と、その後に入力されたアナログ画信号とが加算され
る。

つまり、ｔ５において、転送りロックが立ち下るので、
このときに、次のアナログ画信号が１ビツト入力され、
これによって、ｔ１〜ｔ４におけるアナログ画信号（破
線で示す信号）と、ｔ４〜ｔ６におけるアナログ信号（
破線で示す信号）とが加算される。この加算された信号
を、ｔ４〜ｔ１の間に実線で示しである。

そして、ｔ６においてメモリ７への書込みクロックが発
生するので、上記加算されたアナログ画信号を二値化し
た信号が、メモリ７に書込まれる。

したがって、坏読取時において、隣接する画素の加算出
力を二値化した信号がメモリ７に書込まれるので、高品
位な縮小画像を得ることができる。

さらに、アナログ的に加算出力を得ることができるので
、スムーズな縮小画像を得ることができるとともに、中
間調読取を行なう場合にも好ましい結果を得ることがで
きる。

上記実施例は、二値化部５によって、アナログ画信号を
二値化しているが、二値以外に多値化するようにしても
よい。

また、上記実施例は、二値化したデータをメモリ７に潜
込むようにしているが、メモリ７の代わりに、記録部、
コンピュータ７他のａ塁に、そのデジタルデータを転送
するようにしてもよい。

［発明の効果］ 本発明によれば、高品位な縮小画像を簡単に得ることが
できるという効果を有する。

【図面の簡単な説明】

第１図は、本発明の一実施例を示すブロック図である。 第２図は、上記実施例において蓄積時間決定用クロック
とアナログ画信号との関係を示すタイムチャートである
。 第３図は、上記実施例における動作を示すタイムチャー
トである。 １・・・ＣＣＤリニアイメージセンサ、５・・・二値化
部、 ７・・・メモリ。 ９・・・コントローラ・ 特許出願人　　キャノン株式会社 同代理人　　　用久保　　新　− 第１図 第２図

Claims (2)

【特許請求の範囲】
1. （１）リニアイメージセンサへのリセットパルスを間引
   くことによって、隣接する画素の加算出力を得ることを
   特徴とする画像読取り装置。
2. （２）特許請求の範囲第１項において、 前記加算出力を、二値化または多値化することを特徴と
   する画像読取り装置。