JPS63174470A

JPS63174470A - 画像読取装置

Info

Publication number: JPS63174470A
Application number: JP62006608A
Authority: JP
Inventors: Toshihiro Fujishima; 藤島　俊博; Takaaki Maehara; 前原　孝明
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1987-01-14
Filing date: 1987-01-14
Publication date: 1988-07-18
Anticipated expiration: 2011-09-25
Also published as: JP2537831B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】産業上の利用分野本発明は、ファクシミリ、ディジタル複写機等に用いら
れる画像読取装置に関するものである。

従来の技術以下、従来の画像読取装置について説明する。

従来、ライン型イメージセンサを用い、このライン型イ
メージセンサを副走査方向に移動させて読み取り動作を
行うという形態の画像読取装置において、画像の副走査
方向の縮小はライン型イメージセンサを載せたキャリッ
ジの移動速度を変えることによって可能であり、−吉事
走査方向の縮小は縮小率に応じた数の画素を間引いて行
うことが考えられる。

発明が解決しようとする問題点しかしながら、上記従来の技術では、縮小印字モードに
おいて、たとえば原稿中に縦方向の非常に細い線があっ
場合にその線に対応する画素データが間引かれると、そ
の線自体が欠落してしまう恐れがあった。つまり、その
細い線の輻が読み取り可能な最少画素の幅よりも小さい
場合に、その線の輝度情報は１ライン分の画素データの
中の一つの画素データのみに含まれる事となる。もしこ
のデータが印字に用いられないのであれば、前記線を示
す輝度情報は全（無（なってしまうこととなり、非常に
不都合であった。

本発明は以上の問題点に鑑みてなされたものであり、縮
小印字をしても印字品質が落ちることのない画素データ
を出力することができる画像読み爪装置を提供すること
を目的とする。

問題点を解決するための手段本発明は以上の問題点を解決するため、読み取った一つ
画素データと、その画素に隣接する複数の画素の画素デ
ータを平均して一つの画素データを生成する平均化回路
を設け、上記平均化回路から出力する画素データを主走
査線上の一ライン分まとめてラインメモリに格納するよ
うに構成し、上記ラインメモリから画素データを読みだ
す際にそのアドレスを指定するアドレスコントロール手
段を設け、このアドレスコントロール手段に所々の画素
データを間引いて一部の画素データのみを連続的に出力
させるモートを設けた。

作　　用上記のように構成したことにより、主走査方向に縮小さ
れた画像を再生するための画像信号を出力することが可
能であり、単に所々の画素を間引くという縮小方法であ
るにもかかわらず、前後の画素データに間引かれた画素
の輝度情報が残っているので、再生された画像に大きな
情報の欠落が生じることがない。

実施例以下、本発明の実施例として、サーマルプリンタを用い
る複写機の画像読取装置について説明する。まず第２図
および第３図に基づいて機械的な構成について説明する
。第２図において１は原稿、２は光源、３は内部の屈折
率が半径方向に変化するセルフォックレンズアレイ（日
本板硝子株式会社商標、以下ロッドレンズアレイと略称
する。）、４はライン型のイメージセンサである。

第３図は本実施例の画像読取装置の要部斜視図であり、
５は光源２、ロッドレンズアレイ３、イメージセンサ４
を備えたキャリッジである。６はベルト、７はキャリッ
ジ５にヘルド６を固定する固定部材、８は従動ローラ、
９は駆動ローラ、］０はキャリッジ移動用のモータであ
る。

第１図は本実施例の画像読取装置の回路ブロック図であ
り、１０１はイメージセンサ４およびその他のデバイス
に主走査開始信号及び画素データ転送用の走査クロック
信号を与えるトライバ、１０２は増幅器、１０３はＡ／
Ｄ変換器である。１０４はＡ／Ｄ変換器１０３からの出
力データを受けて、その１ライン分のデータを一時的に
記憶するラインメモリによって構成された一列遅延回路
である。１０５はＡ／Ｄ変換器１０３からの出力と、−
列遅延回路１０４に記憶したデータを加算して平均する
加算平均回路である。１０６はドライバ１０１から出力
される走査開始信号でリセットされ、走査クロックによ
りカウントアツプして一列遅延回路１０４に順次アドレ
スデータを与えるアドレスカウンタである。１０７は加
算平均回路１０５の出力を、トライバ１０１の走査クロ
ックの１クロック分遅延させる遅延回路、１０８は加算
平均回路１０５の出力及び遅延回路１０７の出力を加算
平均する加算平均回路である。

１、０９は加算平均回路１０８にて平均化補正が完了し
た１ライン分の画素データ列を格納するラインメモリで
ある。ラインメモリ１０９は一つのアドレスに一画素分
の画素データが格納されるようになっている。そして外
部から与えられるアドレスデータに従って任意のアドレ
スの画素データを出し入れできるようになっている。た
だし、ラインメモリ１０９は内部に第１および第２の計
２ライン部のメモリ領域を有しており、交互に切り替え
られ、入力する画素データ列を１ライン分毎に第１およ
び第２の領域に交互に格納し、また交互に読み出すよう
になっている。１１０はラインメモリ１０９へ与えるア
ドレスデータをセレクトするデータセレクタで、ライン
メモリ１０９へ画素データを格納する時はアドレスカウ
ンタ１０６からのアドレス信号を与え、一方、画素デー
タの読み出しを行う時は別途用意されたアドレスカウン
タ１１］からのアドレス信号を与える。１１２はトライ
バ１０１からの走査開始信号に同期してラインメモリ１
０９のデータ書き込み・読み出し動作の切換え、および
データセレクタ１１０の制御を行うフリップ・フロップ
回路である。

ラインメモリ１０９へ画素データを格納する時は前述し
たようにアドレスカウンタ１０６からのアドレス信号が
用いられているが、そのアドレスカウンタ１０６のカウ
ントアツプ信号としてはドライバ１０１からの走査クロ
ック信号がそのまま用いられている。しかし、ラインメ
モリ１０９がら画素データを読み出す時に用いられるア
ドレスカウンタ１１１のカウントアツプ信号は別途用意
されたアドレスコントロール回路１１３から供給される
。ラインメモリ１０９から１ライン分の総ての画素デー
タを読み出す場合には各読み出しサイクル毎に一つずつ
カウントアツプ信号を与えてアドレスの更新を行う事と
なるが、縮小モードでは所々のデータを間引いて出力さ
せる必要があるため、各読み出しサイクル毎に複数のカ
ウントアツプ信号を与えてアドレスデータのみ早いザイ
クルで更新させる必要がある。

本実施例では、読み取り用のイメージセンサ４の受光素
子の密度は１　ｍｍ当たり１６個であり、１６画素／　
ｍｍの読み取り能力を持っている。画素データはこの能
力をフルに使って１　ｍｍ当たり１６個の密度で読み込
まれ、またそのままの密度で平均処理がなされて、１　
ｍｍ当たり１６個の状態でラインメモリ１０９に格納さ
れる。ところで本実施例において使用される画像出力器
すなわちサーマルプリンタは１　ｍｍ当たり８画素の密
度で画像を出力するように構成されたものであり、その
サーマル印字ヘッドは発熱体が１　ｍｍ当たり８個の密
度で並べられた構成になっている。したがって、１　ｍ
ｍ当たり１６個の画素データ総てが印字に使用されるわ
けではな（、常時、所定のルールに従って所々のデータ
を間引いて使用している。等倍モード、すなわち拡大率
１００％のモートでは一画素おきに間引いた半分のデー
タが用いられる。本実施例では１００％モードの他に、
拡大モートでは１４１％、１２１％、１１５％、また縮
小モードでは８５％、８０％、７１％のモードがある。

そして、ラインメモリ１０９からデータを読みだす際に
、各読み出しサイクル毎にそのモードに応じた数のカウ
ントアツプ信号を与えて、その倍率に応じたデータを読
み飛ばすことによって画素データを間引いている。この
ようにラインメモリ１０９に格納される１ライン分の画
素データの中からある画素データを読み飛ばすことによ
って間引くので、ある位置の画素データを間引いたとし
てもそこに空白が残されるのではなく、次の位置の画素
データが続くことになり、出力される画素データ列は主
走査方向に縮小されたものとなる。前述したようにサー
マルヘッドは１ｍｍ当たり８個の密度で構成され、いか
なる倍率の場合でも個々の発熱体に画素データ列上の各
々の画素データを一つずつ与えていくという構成になっ
ている。プリンタがこのような構成であっても、例えば
縮小モードではすでに縮小化処理がされた画素データ列
が与えられるので、このサーマルプリンタがら縮小画像
を得る事が出来る。

アドレスコントロール回路］１３は、各読み出しサイク
ル毎に拡大率および縮小率に応じた数のカウントアツプ
信号を出力するためのものてある。ただし本実施例では
、特定の縮小率または拡大率にて動作する動作モードで
あっても、各読み出しサイクル毎のカウントアツプ数は
一定しているわけてはなく、アドレスコントロール回路
１１３内のメモリに記憶されているデータによって変え
られる。

以下、第４図に基づいてアドレスコントロール回路１１
３について説明する。第４図において１１４は読み出し
専用メモリによって構成され、各倍率毎にカウントアツ
プ情報が格納された変倍データＲＯＭである。１１５は
倍率を指定する３ヒツトの変倍データ（ＶＹｏ、ＶＹ＋
、ＶＹ２）にしたがって各入力信号の内の一つをセレク
トして出力するデータセレクタである。変倍データＲＯ
Ｍ１１４より出力されるパラレル信号（Ａ、Ｂ。

Ｃ，Ｄ、Ｅ、Ｆ、Ｇ）はデータセレクタ１１５に与えら
れ、変倍データによって指定された１桁のデータＹ（例
えばＹ＝Ａ、Ｙ＝Ｂとなる。）がカウントアツプに用い
るものとして出力される。

変倍データＲ，ＯＭ１．１４自身のアドレスは、変倍Ｒ
ＯＭカウンタ１１６によってカウントアツプされる。１
１７は発振器１１８の信号を分周してアドレスコントロ
ール回路１１３全体の動作クロックを発生させる分周器
である。変倍ＲＯＭカウンタ１１６はこの分周器１１７
から出力されるリートクロック信号ＲＣＬＫに同期して
、１画素分の読み出しサイクル毎にアドレスカウントア
ツプがなされる。

分周器１１７はデータ読み出しサイクルを決定するＲＣ
ＬＫの他に、第５図に示されるようにその１／２周期の
２ＲＣＬＫ、１／４周期の４ＲＣＬＫ、１／８周期の８
ＲＣＬＫというクロック信号を出力する。ＲＣＬＫは２
ＲＣＬＫとともにＡＮＤ回路１２３へ加えられ、アドレ
ス更新タイミング信号ＡＴが作成される。そして、アド
レス更新タイミング信号ＡＴはＮＡＮＤゲート１１７と
１１８にゲート制御用として加えられる。ＡＣＩは８Ｒ
ＣＬＫ信号をＮＡＮＤゲート１１７に通して得られた信
号、またＡＣ２は４ＲＣＬＫ信号をＮＡＮＤゲート１１
８に通して得られた信号てあり、後にこの信号がアドレ
スカウントアツプ信号に挿入されることとなる。

以下余白表１に示されるように変倍データのうち最上位ビットＶ
Ｙ２のデータは縮小モートでは必ず「０」、拡大モード
では必ず「１」となるので、縮小モードと拡大モードの
切り替え用として使用される。

１４１％モードではラインメモリ１０９内に格納された
画素データの内のほとんとを使うが、■−１３＝２１％モード、１１５％モートとなるにつれて間引き数
が増え、１００％すなわち等倍モートでは１つおきのデ
ータを間引く事になる。このように構成した場合では、
拡大モートでは２つ以上の連続した間引きがおこなわれ
ることはない。すなわち拡大モードでは読み出しサイク
ル毎に１または２回のカウントアツプのみがなされ、３
回以上のカウントアツプはない。

一方、８５％、８０％および７１％の縮小モードの場合
はさらに多くの画素データを間引くことになる。もとよ
り、隣あった２画素分のデータを間引いてしまうとその
部分の情報の欠落が大きくなる。しかし、これら縮小モ
ートにおいてはそれもやむを得ないので、所々で２つの
画素を連続して間引くことになる。すなわち、縮小モー
ドでは各読み出しサイクル毎に２または３回のカウント
アツプが行われ、１回の読み出しサイクルで１回だけの
カウントアツプということはない。

もちろん、拡大モードにおいても縮小モードにおいても
読み出しサイクル毎に少なくとも１回のカウントアツプ
は必要なので、本実施例では１画素を読み飛ばす時には
カウントアツプを１回付は加える事によって、また２画
素を読み飛ばす時にはカウントアツプを２回付は加える
事によって達成している。前述のＡｃｔは２回のカウン
トアツプを付は加えるために作成されたものであり、一
方ΔＣ２は１回のカウントアツプ付は加えるために作成
されたものである。

１１９はデータセレクタ１１５から出力された信号Ｙに
よってＡＣＩとＡＣ２のうちの一方を選択して出力させ
るセレクタである。Ｙが「Ｏ」のときはＡＣＩが選択さ
れ、Ｙが「１」の。ときはＡＣ２が選択されるように構
成されており、このセレクタ１１９の出力ＡＣ３は縮小
モードにおいて使用される。一方、１２０は同じくデー
タセレクタ１１５から出力された信号Ｙによって、ＡＣ
２とヌルデータのうちの一方を選択して出力させるセレ
クタである。Ｙが「０」のときはヌルデータ、すなわち
カウントアツプ付加を行わないという情報が選択され、
Ｙが「１」のときはＡＣ２が選択されるように構成され
ている。そしてこのセレクタ１２０の出力ＡＣ４は拡大
モードにおいて使用される。１２１は前述変倍データの
中のＶＹ２すなわち拡大または縮小を指定するデータに
従ってＡＣ３が、また拡大モードにおいてはＡＣ４が出
力される。１２２はセレクタ１２１から出力されたカウ
ントアツプ付加信号を前述ＲＣＬ　Ｋ信号に加えるＯＲ
回路であり、その出力ＡＣがカウントアツプ信号となる
。

最終的にＯＲ回路１１２から出力される信号ＡＣには第
５図に示されるように１回のカウントアツプのみの場合
、２回のカウントアツプを行う場合、３回のカウントア
ツプを行う場合の３通りがある。

以上のように構成された本実施例の画像読取装置につい
て、以下にその動作について説明する。

第９図（イ）に示されるように原稿１は第１のラインで
点ａ１．ａ２．ａ３〜、第２のラインで点ｂｌ、ｂ２．
ｂ３　〜、第３のラインで点Ｃ１、Ｏ２，Ｏ３〜、の情
報が読み取られるものとする。まずキャリッジ５は、モ
ーター１０により第１のラインの画像情報を読み取る位
置へ移動されている。ここで第６図に示すようにドライ
バ１０１がイメージセンサ４に走査開始信号を出力する
と、イメージセンサ４は走査クロックに同期して原稿の
点ａｌ、ａ２．ａ３〜の各々の明暗に比例した電圧とし
て画素データを出力する。

第１のラインでの走査が終わると、次にキャリッジ５は
第２のラインの画像情報を読み取る位置へ移動する。こ
の後に再び走査開始信号と、走査クロックが、ドライバ
１０１よりイメージセンサ４に出力され、原稿の点ｂｌ
、ｂ２．ｂ３〜の各画素の読み取りが行われ、画素デー
タが順次出力される。この時アナログ形式である画素デ
ータは増幅器１０２により増幅され、Ａ／Ｄ変換器１０
３で各画素の明暗レベルに比例したディジタル値に変換
される。以降、同様に第３のライン、第４のラインで画
像データの読み取りが行われる。

−回目の走査開始信号により順次出力される第１ライン
の画素データはいったん一列遅延回路１Ｏ４に書き込ま
れる。次の走査開始信号とともに第２ラインの画素デー
タがＡ／Ｄ変換器１０３より順次出力されるが、この時
−列遅延回路１０４は読み出しモードとなっており、第
２ラインの画素データと同期して一列遅延回路１０４か
ら第１ラインの画素データも出力され、ともに加算平均
回路１０５に入力され、加算平均が行われる。この時第
１ラインの各点の画素データをＡｌ、Ａ２、Ａ３〜、第
２ラインの各点の画素データをＢｌ、Ｂ２，８３〜で表
す。加算平均回路１０５からは互いに上下の位置関係と
なったデータ、すなわちＡ１とＢ１、Ａ２とＢ２、Ａ３
とＢ３・・・・・・、の加算平均値が出力される。

次にこの加算平均回路１０５の出力データは、１クロッ
ク遅延回路１０８によって、走査クロック１りロツタ分
保持される。この保持されたデータと、次に加算平均回
路１０５より出力されたデータを加算平均回路１０８て
加算平均することにより、４つの格子点の画素データた
とえばＡｌ。

Ｂｌ、Ａ２．Ｂ２を加算平均した１（１、次の４つの格
子点の画素データＡ２．Ｂ２．Ａ３．Ｂ３を加算平均し
たに２が、以降同様にに３．に４が第６図に示すように
次々と出力される。

加算平均回路１０８より出力したデータはラインメモリ
１０９に入力し、アドレスカウンタ１０６によって指定
されたアドレスに順次格納される。すなわち、第６図に
示されるようにアドレス１にに１が、アドレス２にに２
が、アドレス３にに３が、という具合に総てのデータが
順次格納される。ただし、これらはラインメモリ１０９
内の第１の領域に格納される。ところで、次の第３ライ
ンの読み取りの際に第２ラインの画素データと平均化デ
ータ（ｋ’ｌ、に’２〜）が作られるがこれは印字には
使用されないので、ラインメモリ１０９に格納されるこ
とはない。そのため、その次の第４ラインの読み取りの
際に第４ラインの画素データと第３ラインの画素データ
より作られた平均化データ（ＬＬ、Ｌ２．Ｌ３〜）が第
１ラインと第２ラインの平均化データ（ｋｌ、に２．に
３〜）の次にラインメモリ１０９に格納される。ただし
、これらはラインメモリ１０９内の第２の領域に格納さ
れる。

１ライン分の平均化データ（例えばｋｌ、］＜２、に３
〜　）が総てラインメモリ１０９内に格納されると、フ
リップ・フロップ１１２の出力ＱがＨレベルとなって、
データ読み出しモードへ移行する。

第７図において、読み出しスタートパルスＲ３Ｔが入力
するとアドレスカウンタ１１１は初期値にリセットさ、
れる。同時にアドレスカウンタ１１６はＲＣＬＫに同期
してカウントアツプを開始し、変倍データＲＯＭ１１４
のアドレスを１つずつカウントアツプさせる。まずは、
縮小モードに設定されている場合について説明する。ま
た、データセレクタ１１５より出力される信号ＹがＲＣ
ＬＫに同期して「１」と［０コを繰り返す事ものである
とする。縮小モートではセレクタ１２１において信号Ａ
Ｃ３が選択されており。Ｙが「１」の時には１回のカウ
ントアツプが付加され、「Ｏ」の時には２回のカウント
アツプが付加される事となるので、ＯＲ回路１２２によ
ってＲＣＬＫと加え合わされて最終的にアドレスカウン
タ１１１に加えられるカウントアツプ信号ＡＣは第７図
に示されるようになる。すなわち、アドレスカウンタ１
１１は３回のカウントアツプと２回のカウントアツプを
交互に繰り返しながら、ラインメモリ１０９にアドレス
データを送出する。

一方等倍モードに設定されている場合には、データセレ
クタ１１５がらの信号Ｙは各読み出しサイクル総てにわ
たって「１」であり、セレクタ１２０においては常時Ａ
Ｃ２が選択されたままとなる。また等倍モードではセレ
クタ１２１において信号ＡＣ４が選択されるので、カウ
ントアツプ信号ＡＣは常時２回ずつカウントアツプされ
るものきなる。

以上のようにアドレスカウンタ１１１がら指定されるア
ドレスデータに従ってラインメモリ１゜９から出力され
るデータは、例えば等倍モードでは第８図および第９図
（ロ）に示されるように、一つおきにに１　、に３．に
５．に７．に９．Ｋｌｌ　　〜のデータが連続的に出力
される。一方この間、第３ラインノ画素データ（Ｃ１，
Ｃ２，Ｃ３〜）と第４ラインの画素データ（Ｄｉ、Ｄ２
．Ｄ３〜）より平均化データ（Ｌ　１．Ｌ２．Ｌ３．Ｌ
４゜〜　）が作成され、ラインメモリ１０９の第２の領
域に格納される。そして、前の１ライン分のデータ（Ｋ
ｌ、に３．に５．に７．に９．Ｋｌｌ　　〜　）が総て
ラインメモリ１０９から読み出された後に、Ｌ　１．Ｌ
３．Ｌ５．Ｌ？、Ｌ９．Ｌｌｌ　　〜　というようにラ
インメモリ１０９から読み出される。

たとえば等倍モードではに２．に４．に６．に８〜およ
びＬ　２．Ｌ　４．Ｌ　６．Ｌ　８〜が間引かれている
が、このデータも含めてラインメモリ１０９に格納され
た総てのデータは、前述のように原データ（たとえばＡ
１．Ａ２．Ａ３〜、Ｂｌ、Ｂ２．３３〜）から加算平均
によって生成されたものであるので、実際に出力される
データ（Ｋ１　、に３．に５．に７．に９．Ｋｌｌ　　
〜　）には原データの情報が残っており、再生された画
像に大きな情報の欠落が生じることはない。

なお、本実施例における画像読み取り部は、イメージセ
ンサ４の受光素子への結象に用いられるロッドレンズア
レイ３の構成および個々の受光素子の読み取り開口面の
広さは、画像の空間周波数８ラインペア／　ｍｍ以上成
分の通過を阻止するように構成されている。前述のよう
に受光素子の密度は１　ｍｍ当たり１６個であるが、８
ラインペア／　ｍｍ以上の画像の成分はカットされてい
るので、画像読み取り部では８ラインペア／　ｍｍ以下
の空間周波数の成分のみを読み取り、画素データの中に
８ラインペア／　ｍｍ以上の成分が含まれることはない
。

そして、このようにして得られた１　ｍｍ当たり１６個
のデータを原データとして加算平均化することによって
隣り合う画素の濃淡較差を抑えている。

このような手法は網点原稿を読み取った場合に非常に有
効であり、イメージセンサによって網点原稿を読み取っ
た場合に問題となるモアレ現象を防ぐこきが出来、しか
もサンプリングの定理により８ラインペア／　ｍｍ以下
の画像情報は正確に読み取られる。本実施例では隣合う
データの加算平均化が網点原稿を読み取った場合の不具
合の解消と、データを間引いて縮小化する際の不具合の
解消に非常に有効に作用することとなり、非常に有利で
ある。

発明の効果本発明は、読み取った一つ画素データと、その画素に隣
接する複数の画素の画素データを平均して一つの画素デ
ータを生成する平均化回路と、上記平均化回路から出力
する画素データを主走査線上の一ライン分まとめて格納
するラインメモリと、上記ラインメモリから画素データ
を読みだす際にそのアドレスを指定し、主走査線に沿っ
て総ての画素データを連続的に出力させるモードの他に
、所々の画素データを間引いて一部の画素データのみを
連続的に出力させるモードを有するアドレスコントロー
ル手段を設けたことにより、主走査方向に縮小された画
像信号を出力することが可能であり、単に所々の画素を
間引くという縮小方法であるにもかかわらず、前後の画
素データには間引かれた画素の輝度情報が残っているの
で、再生された画像に大きな情報の欠落が生じることが
ない。そのため、原稿中に縦方向の非常に細い線があっ
場合にその線に一致する画素データが間引かれても、再
生画像中にその細い線を残すことが出来、印字品質は良
好に保たれることとなる。

【図面の簡単な説明】

第１図は本発明の一実施例における画像読取装置の回路
ブロック図、第２図は同画像読取装置の基本構成を示す
図、第３図は同画像読取装置の要部斜視図、第４図は第
１図におけるアドレスコントロール回路を詳細に示す回
路図、第５図は同アドレスコントロール回路のタイミン
グチャート、第６図は同画像読取装置のデータ書き込み
時のタイミングチャート、第７図は同画像読取装置のデ
ータ読み出し時におけるアドレスコントロール回路の動
作を示すタイミングチャート、第８図は同画像読取装置
のデータ読み出し時のタイミングチャート、第９図（イ
）は原稿上の読み取り点の配置を示す図、第９図（ロ）
は等倍モードにおけるプリンタ出力画像の画素配列を示
す図である。１・・・・原　稿２・・・・光　源３・・・・ロッドレンズアレイ４・・・・イメージセンサ５・・・・キャリッジ１０・・・・モータ１０１・・・・ドライバ回路１０２・・・・増幅器１０３・・・・Ａ／Ｄ変換器１０４・・・・−列遅延回路１０５・・・・加算平均回路１０６・・・・アドレスカウンタ１０７・・・・遅延回路１０８・・・・加算平均回路１０９・・・・ラインメモリ

Claims

【特許請求の範囲】

原稿情報を読み取るライン型センサと、読み取った一画
素データと、その画素に隣接する複数の画素の画素デー
タを平均して一つの画素データを生成する平均化回路と
、上記平均化回路から出力する画素データを主走査線上
の一ライン分まとめて格納するラインメモリと、上記ラ
インメモリから画素データを読みだす際に、所々の画素
データを間引いて一部の画素データのみを連続的に出力
させるように上記ラインメモリのアドレスを指定するア
ドレスコントロール手段を有することを特徴とする画像
読取装置。