JPS6260358A - 記録補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はファクシミリ装置に関し、特に、高解像度の記
録手段を備えたファクシミリ装置においり て２画像信号の持啓相関を利用して低解像度で読み取っ
た画像を再生記録する際に用いられる記録補生回路に関
する。

〔従来の技術〕

現在一般に用いられているファクシミリ装置では、解像
度として、主走査方向では８画素／　ＴＷｎ＋副走査方
向としては３．８５ライン／ｆｆ１Ｉ＋＋と７．７ライ
ン／ｓＩの２種類を有している。従って一般的にファク
シミリ装置の場合、解像度は、主走査線密度と副走査線
密度との組合せによってあられされ、記録デバイスとし
て９例えば８画素／ｍＸ　３．８５ライン／閣と８画素
／ｍ　Ｘ　７．７ライン／瓢の２種類の解像度を持つ場
合にはファクシミリ装置は８画素／ｍ　Ｘ７．７ライン
／■の解像度が再現できる記録デ・々イスを持ってい７
る。つまシ、複数の解像度を持つファクシミリ装置では
、より高解像度の記録デバイスを用意しておき、その解
像度よシ低い解像度の画信号を再生する時には２周辺回
路によシ補正している。

〔発明が解決しようとする問題点〕

ところで例えば、３．８５ライン／■×８画素りの解像
度の画信号を７．７ライン／簡×８画素／■の記録デバ
イスで再生しようとする場合、主走査線密度は同じ８画
素／■なので、副走査線密度に着目して、記録紙の砥送
シを７．７ライン／慎一定とし、１ラインおきに記録す
ることによって。

３．８５ライン／ｆｍの画信号を再生する方式がある。

しかしこの場合、１ラインおきに記録のない白のライン
が発生し、再生した画信号が副走査方向に白抜けした絵
となシ、その結果９画質が劣化する。

一方、この白抜けをなくすために、３．８５ライン／■
の画信号を、２度書きする方式がある。つまシ、記録紙
の紙送シを７．７２イン／ｌｌｌｌｍ一定としておき、
３．８５ライン／！１Ｉ１１の画信号を連続する２ライ
ン分同じ画信号で記録する。ところがこの場合。

白抜けは発生しないが、再生した画信号の線の巾や文字
の形が原稿と比べると著しく変化してしまい、やはシ画
質として劣化してしまうという問題点がある。

特に、最近のファクシミリ装置ではより高解像度で、し
かも線密度の種類も増えてきている。例えば、一般の０
３フアクシミリ装置においても。

１６画素／ｍｍＸ１５．４ライン／−の解像度まで持つ
装置があり、またＧ４ファクシミリ装置のように２００
画素／インチ×２００ライン／インチ。

２４０画素／インチ×２４０ライン／インチ。

３００画素／インチ×３００ライン／インチ。

４００画素／インチ×４００ライン／インチの解像度の
うちの複数の解像度を持つファクシミリ装置が提案され
ている。従って、このような高解像度を持つファクシミ
リ装置では、さらに低解像度の画信号の再生、劣化の防
止が難しくなる。

本発明の目的は低解像度で読取った画像を再生記録する
際に画像の持つ主走査方向及び副走査方向の相関を利用
して１画質の劣化を少くすることのできる記録補生回路
を提供することにある。

〔問題点を解決するための手段〕

本発明の記録補生回路は白黒２値画信号からなる一連の
画信号を一時蓄積するためのラインメモリと、ラインメ
モリへの書込みを制御するための書込制御回路と、ライ
ンメモリからの読出しを制御するための読出制御回路と
、補間対象となるラインの画信号を決定するための一補
正回路部とを有している。

〔実施例〕

以下に本発明の一実施例につき図面を参照しながら詳細
に説明する。

第１図は２本発明の一実施例を示すブロック図で９本実
施例は、特に、７，７ライン／咽×８画素／、、の解像
度の記録再生が可能な記録デバイスを用いて、３．８５
ライン／瓢×８画素／、、の解像度の画信号を記録する
場合について表わしている。

第１図を参照して、この記録補生回路は、ラインメモリ
８〜１１．書込みアドレスカウンタ（ライトアドレスカ
ウンタ）１７．読出しアドレスカウンタ（リードアドレ
スカウンタ）１６．リード及びライトアドレスカウンタ
１６及び１７を選択するだめのセレクタ１２〜１５．ラ
インメモリ８録部（図示せず）へ転送する一信号が蓄積
されているラインメモリの読出出力を選択するためのセ
レクタ７と、補間対象となるラインの前ラインの蓄積画
信号を選択するためのセレクタ６と、補間対象となるラ
インの主走査方向の画信号変化を検出するために用いる
シフトレジスタ２と、補間対象となるラインの次ライン
の画信号の主走査方向の変化を検出するために用いるシ
フトレジスタ１と、補間対象となるラインの前ラインと
次ラインの相関を判定し、その結果に従って補間ライン
に書込む画信号を決定するためのマトリクス回路３（例
えばＲＯＭを用いてもよい。）と、ラインメモリへ書込
む画信号データといずれのラインメモリへ書込むかを選
択するために用いられる３・ステートバッファ１８〜２
５とから構成される。なお。

シフトレジスタ１，２及びマトリクス回路３によって補
正回路部が構成される。

次にこの記録補生回路の動作について説明する。

ラインメモリ８〜１１への画信号の書込み及び読出は書
込制御回路４と読出制御回路５との間の信号Ｚ、〜ｚ４
を用いて行なわれ、特に、読出制御回路５ば、記録部へ
の画信号出力を制御し、書込制御回路４は、補間ライン
の画信号を書込むラインメモリの選択、参照用としての
補間ラインの前ラインを書き込むラインメモリの選択、
現ラインの画信号（補間ラインの次のラインを示す。）
を書込むラインメモリの選択、及びラインメモリの書込
みを制御する。読出制御回路５は、書込可信号ｚ３を用
いて、書込制御回路４に対して、ラインメモリへの書込
みが可能であることを示し、書込めるラインメモリがな
い場合、書込可信号Ｚ３を用いて書込制御回路４に対し
て書込みを禁止する。

ｌライン読出中信号ｚ４は、読出制御回路５が。

ラインメモリ８〜１１の間のいずれか一つのラインメモ
リの画信号を読出して記録画信号Ｓとして記録部へ転送
中であることを示し、読出途中のラインメモリへの書込
みを禁止するために用いる。

読出可信号ｚ１は、書込制御回路４から読出制御回路５
に対してラインメモリ８〜１１に記録部へ転送できる画
信号があることを示す。１ライン書込中信号Ｚ２は、書
込制御回路４がラインメモリへ画信号を書込中であるこ
とを示し、書込途中のラインメモリの読出を禁止するた
めに用いる。ラインメモリ８〜１１への書込み、読出し
は、ラインメモリ８から頭にラインメモリ１１まで行な
われ、再び、ラインメモリ８へ戻る様サイクリックに制
御され、記録部へ出力される記録画信号Ｓは。

読出制御回路５によって２選択信号ｔを用いてセレクタ
７を制御し、ラインメモリ８〜１１の出力画信号ｒ８〜
ｒ４を順次選択出力する。この際記録部には、１ライン
転送中信号Ｕとともに転送りロックダに同期させて記録
画信号３を出力する。

なお、この時、記録部は、その記録対象となる解像度よ
シ高い線密度で記録できる動作していることが前提とな
る。

読出制御回路５によって選択指示ｑを用いてセレクタ１
２〜１５はそれぞれ読出対象となるラインメモリのみが
リードアドレスカウンタ１６の出力ｐを選択するように
指示される。なおセレクタ１２〜１５は１通常ライトア
ドレスカウンタ１７の出力Ｏを選択している。ラインメ
モリ８〜１１への書込みは、書込制御回路５の制御信号
に工〜に４　　ｙ　ｍｌ　〜ｍ４　　ｔ　ｎｌ　〜”４
によって行なわれる。ｋ、〜に４信号は、実際に読取っ
た画信号をいずれのラインメモリへ書込むかを選択する
ために用い、ｍｌ〜ｍ４信号は、補間ラインの画信号を
いずれのラインメモリへ書込むかを選択するたメニ用い
る。ｎ１〜ｎ４信号は、ラインメモリ８〜】１への書込
みパルスで、書込み対象となるラインメモリへのみ書込
みパルスが供給される。３ステートバツフア１８〜２５
は、ラインメモリ８ステートバツフア１８〜２１は、実
際に読取った画信号を書込む時にのみ、書込み対象とな
るラインメモリに対応してオン（ｏｎ）するよう制御さ
れ、３ステートバツフア２２〜２５は、補間ライ応して
オンする。

例えば、ラインメモリ８に実際に読取った画信号を書込
む場合には、３ステートバツフア１８がオンし、３ステ
ートバツフア１９〜２１はオフ（ｏｆｆ　）　、同時に
ラインメモリ９に補間ラインの画信号を書込む時には、
３ステートバツフア２３がオンし、他の３ステートバツ
フア２２　、２４　。

２５はオフし、それぞれ、書込み画信号ｊ□　＋　Ｊ２
として供給される。参照となるラインとしての補間ライ
ンの前ラインのラインの選択は、セレクタ６を用い、書
込制御回路４が選択指示Ｗを用いて行なう。この参照の
ための補間ラインの前ラインの画信号は、ラインメモリ
への書込タイミングに同期して順次読出される。補間ラ
インの画信号の書込みは、現ラインの画信号を書込む時
に同時に書込むように書込制御回路４が行なう。

実際に読取った画信号は、書込制御回路４が。

書込可信号すをオンにすることによって行なう。

書込制御回路４は、ラインメモリ８〜１１への書゛込み
が可能な場合、書込可信号すをオンして画信号の書込み
を開始する。実際に読取られた画信号の書込みは、１ラ
イン転送中信号Ｃオンの間に転送りロックｄに同期して
２画像号ａを転送することによって行なう。この画信号
の転送は、書込可信号すがオンの間のみ行なう。シフト
レジスタ１゜２及びマトリクス回路３（ここではＲＯＭ
を用いる）は、補間ラインの画信号を画像の相関を利用
しな取った補間ラインの次ラインの画信号の主走査方向
の画信号変化を検出するために用い、シフトレジスタ２
は、補間ラインの前ラインの画信号の主走査方向の画信
号変化を検出する。シフトレジスタ１の出力ｆと、シフ
トレジスタ２の出力ｇはそれぞれマトリクス回路３へ供
給され、マトリクス回路３は、この主走査方向の情報か
ら画像の相関を判定し、その結果を補間ラインの画信号
ｔとしてラインメモリへ供給する。なおこのマトリクス
回路３の相関判定規準は、実際には実験等で求める必要
があるが、第２図に示すように、前ライン（ｎライン）
と次ライン（ｎ　＋　１　）ラインとの画信号変化に合
わせて補間ラインの画信号変化を決定するように動作さ
せる。シフトレジスタ１，２は、転送りロックｄｌＣ同
期してシフトされ、１ライン転送中信号Ｃがオンの時に
シフト動作をさせる。

次に第３図も参照して２時間Ｔ１でラインメモリ８へｎ
ラインの画信号が書き込まれると２時間Ｔ２では、ライ
ンメモリ８へ書込まれたｎラインの画信号を参照用とし
て読出しつつ、現ラインの画信号（ｎ＋１ラインの画信
号）をラインメモリ１０へ書込み、同時に補間ラインの
画信号を両面信号（ｎラインの画信号及びｎ　＋　１ラ
インの画信号）の変化をシフトレジスタ１，２及びマト
リクス回路３で補正しながらラインメモリ９へ書込む。

時間Ｔ３では、ラインメモリ８の内容の記録部への転送
を開始する。本実施例では、ラインメモリの保有数が４
個であるため、この時間（Ｔ３）ではラインメモリへの
書込みを禁止する。記録部への転送は以後、Ｔ４でライ
ンメモリ９を、Ｔ、でラインメモリ１０をと順次転送し
て行けばよい。

ラインメモリの書込みは現ラインと補間ラインの２ライ
ンを同時に行なうため、１４時、１６時というようにラ
インメモリ１に２ライン分の書込みが可能な時にのみ行
なう。

〔発明の効果〕

以上説明したように本発明によれば、補間ラインの前後
のラインの画信号の相関を利用して、補間ラインの画信
号を補正しながら記録させているから、低解像度で読取
った画信号の劣化を少なくすることができるという効果
がある。

【図面の簡単な説明】

第１図は２本発明による記録補生回路の一実施例を示す
ブロック図、第２図は、補間ラインの画信号補正の一例
を示す図、第３図は記録補生回路を構成するラインメモ
リの書込み及び読出しの制御シーケンスの一例を示す図
である。 １．２・・・シフトレジスタ、３・・・マトリクス回路
。 ４・・・書込制御回路、５・・・読出制御回路、６，７
・・・セレクタ、８〜１工・・・ラインメモリ、１２〜
１５・・・セレクタ、１６・・・リードアドレスカウン
タ。 １７・・・ライドアルレスカウンタ、１８〜２５・・・
３ステートバツフア。

Claims (1)

【特許請求の範囲】
1. １、白・黒２値画信号からなる一連の画信号を一時蓄積
   するラインメモリと、該ラインメモリへの書込みを制御
   するための書込制御回路と、前記ラインメモリからの読
   出を制御するための読出制御回路と、補間対象となるラ
   インの画信号を決定するための補正回路部とを有し、該
   補間対象となるラインに隣接するラインの画信号間の相
   関を利用して、低解像度で読取った画信号を記録する際
   に、前記補間対象となるラインを補正しながら再生記録
   するようにしたことを特徴とする記録補生回路。